JP2015043367A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015043367A JP2015043367A JP2013174462A JP2013174462A JP2015043367A JP 2015043367 A JP2015043367 A JP 2015043367A JP 2013174462 A JP2013174462 A JP 2013174462A JP 2013174462 A JP2013174462 A JP 2013174462A JP 2015043367 A JP2015043367 A JP 2015043367A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- insulating material
- semiconductor device
- manufacturing
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】実施形態は、低密度でありながら高い強度を持つ絶縁体を溝内に形成することができる半導体装置の製造方法を提供する。【解決手段】実施形態によれば、半導体装置の製造方法は、被加工層に複数の溝を形成する工程と、炭素を含む複数のフィラーを溝内に供給する工程と、溝内における複数のフィラー間の隙間に液状の絶縁材料を埋め込む工程と、絶縁材料を硬化させる工程と、炭素を気化させて溝内から除去し、溝内にポーラス構造の絶縁体を形成する工程と、を備えている。【選択図】図4
Description
本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置において、溝内に絶縁体を埋め込んだ構造による絶縁分離法がよく用いられている。溝のアスペクト比が高くなると、例えばCVD(Chemical Vapor Deposition)法では絶縁膜を溝内に埋め込むことが難しくなる。
そこで、フィラーを含む溶液を溝内に塗布法により供給した後硬化させて、溝内に絶縁体を埋め込む方法がある。
本発明の実施形態は、低密度でありながら高い強度を持つ絶縁体を溝内に形成することができる半導体装置の製造方法を提供する。
実施形態によれば、半導体装置の製造方法は、被加工層に、複数の溝を形成する工程と、炭素を含む複数のフィラーを、前記溝内に供給する工程と、前記溝内における前記複数のフィラー間の隙間に、液状の絶縁材料を埋め込む工程と、前記絶縁材料を硬化させる工程と、前記炭素を気化させて前記溝内から除去し、前記溝内にポーラス構造の絶縁体を形成する工程と、を備えている。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図1(a)〜図5は、実施形態の半導体装置の製造方法を示す模式断面図である。
図1(a)に示すように、被加工層としての例えばシリコン基板12は、溝を利用した絶縁分離の対象となる要素を含む。そのような絶縁分離要素として、例えば、電極層、配線層、半導体層、電荷蓄積層などを基板12は含む。基板12は、STI(Shallow Trench Isolation)構造によって複数の要素に絶縁分離される。
図1(b)に示すように、基板12には、複数の溝tが形成される。複数の溝tは、例えば、図示しないマスクを用いたRIE(Reactive Ion Etching)法で形成される。
複数の溝tは、ストライプ状の平面パターンで形成され、図1(b)において紙面を貫く方向に延びている。複数の溝tの形成によって、基板12にラインアンドスペースパターンが形成される。
溝tにおいて、長手方向(紙面を貫く方向)に対して直交する方向の幅をwとする。その幅wは、溝tの深さよりも小さい。
次に、溝tの内壁に、図2(a)に示すように、コンフォーマルにライナー膜14を形成する。ライナー膜14は、絶縁膜である。ライナー膜14は、例えばシリコン酸化膜であり、熱酸化法で形成される。
シリコン酸化膜であるライナー膜14が、シリコン基板10の表面及び溝tの内壁面を覆って保護している。
次に、図2(b)に示すように、複数のフィラー31がコロイド粒子として分散された溶液(コロイド溶液)30を、溝t内に供給する。溶液30は、例えばスピンコート法により供給される。溝t内は、複数のフィラー31を含む溶液30で満たされる。
フィラー31は、例えば炭素粒子である。あるいは、フィラー31は炭素を含む有機物であってもよい。フィラー31のサイズは、溝tの幅wの二分の一以下である。ここで、フィラー31のサイズとは、複数のフィラー31の平均粒径、または粒径分布におけるピーク粒径を表す。フィラー31のサイズは小さい場合で、概略5nm程度である。したがって、溝tの幅wは、最も小さい場合で概略10nm程度である。
フィラー31を分散させている溶媒(分散媒)32は、例えば、イソプロピルアルコール、エチレングリコールなどの有機溶媒、純水、またはこれらの混合液である。
溶液30の供給後、加熱処理により溶媒32を気化させ、溝t内から溶媒32を除去する(図3(a))。
次に、図3(b)に示すように、溝t内に、液状の絶縁材料50を供給する。液状の絶縁材料50は、例えばスピンコート法により供給される。絶縁材料50は、溝t内における複数のフィラー31間の隙間を埋める。
絶縁材料50は、例えば、シリコン、窒素および水素を含む。絶縁材料50は、例えば、-(SiH2NH)-を基本単位にもつポリシラザンである。
液状の絶縁材料50を溝t内に供給した後、硬化させる。例えば、窒化性雰囲気中での熱処理により、絶縁材料50は硬化される。この熱処理により、絶縁材料50の窒素の一部は脱離し、絶縁材料50は酸化シリコンを含む絶縁体に転化する。
絶縁材料50を硬化させた後、溝t上及び被加工層12上の絶縁材料50を、図4(a)に示すように、エッチバックして除去する。
次に、酸化性雰囲気中での熱酸化処理により、絶縁材料50の窒素を完全に脱離させ、絶縁材料50を酸化シリコンを含む絶縁体に転化させるとともに、溝t内に残っているフィラー31を気化させる。炭素粒子であるフィラー31は、酸化反応により、炭酸ガスとして気化する。
フィラー31が気化して溝t内から除去されることで、図4(b)に示すように、溝t内にポーラス構造の絶縁体50が形成される。フィラー31が抜けた箇所が空隙42となる。
次に、ポーラス構造の絶縁体50の表面(上面)のラフネスを解消するために、絶縁体50の表面上及び基板12の表面上に、図5に示すように、ライナー膜15を形成する。ライナー膜15は、例えば、シリコン酸化膜であり、CVD(Chemical Vapor Deposition)法で形成される。ライナー膜15の厚さは、例えば、数nmである。
以上説明した工程により、絶縁分離用の溝t内に、複数の空隙42が形成されたポーラス構造の絶縁体50が形成される。また、溝tの内壁と絶縁体50との間には、ライナー膜14としてシリコン酸化膜が形成されている。絶縁体50は酸化シリコンを主に含む。
酸化シリコンは、絶縁性に優れ、また、窒化シリコンや一般にhigh-k材料と言われている絶縁材料よりも誘電率が低い。
さらに、溝t内には、酸化シリコンよりも誘電率が低い空隙42が多数形成されている。したがって、溝tを挟んで隣り合う絶縁分離要素は、低誘電率の絶縁分離構造によって分離されている。そのため、隣り合う絶縁分離要素間の容量結合を抑え、それら要素間の電気的干渉を抑制できる。
実施形態によれば、溝t内にひとつながりの大きな空隙が形成されるのではなく、液状の絶縁材料が硬化して溝t内に残された絶縁体50中に複数の空隙42が散在している。絶縁体50は、溝tの幅方向につながった部分を有する。そのため、実施形態によれば、エアギャップによる低誘電率構造でありながら、高い強度を持つ。
液状の絶縁材料50の硬化処理(熱酸化処理)によるポリシラザンから酸化シリコンへの転化過程において、絶縁材料50は体積収縮する。この体積収縮は、溝tの周辺の基板12に応力を与え、クラックを生じさせてしまう原因となり得る。一方、フィラー31は、気化して脱離するとき、周辺に対してはほとんど応力を与えない。
したがって、溝t内において酸化シリコンとして残る絶縁体50に対する空隙42の体積比率(空隙率)は1より大きい方が望ましい。また、誘電率を低くする観点からも、空隙率は1より大きい方が望ましい。そのため、フィラー31のサイズは、溝tの幅wの二分の一以下であることが望ましい。
上記実施形態では、フィラー31自体が炭素粒子あるいは有機物であるとしたが、例えばシリカなどの無機物粒子の表面に有機物が付着したフィラー構造であってもよい。
この場合でも、フィラーを溝t内に供給した後、例えば酸化反応により、シリカの表面に付着した炭素を含む有機物を気化させることで、その有機物が気化して抜けた箇所に空隙が形成され、ポーラス構造の絶縁体を形成することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
12…基板、31…フィラー、42…空隙、50…絶縁材料(絶縁体)、t…溝
Claims (5)
- 被加工層に、複数の溝を形成する工程と、
炭素を含む複数のフィラーを、前記溝内に供給する工程と、
前記溝内における前記複数のフィラー間の隙間に、液状の絶縁材料を埋め込む工程と、
前記絶縁材料を硬化させる工程と、
前記炭素を気化させて前記溝内から除去し、前記溝内にポーラス構造の絶縁体を形成する工程と、
を備えた半導体装置の製造方法。 - 前記フィラーは炭素粒子である請求項1記載の半導体装置の製造方法。
- 前記炭素粒子は、酸化反応により、炭酸ガスとして気化する請求項2記載の半導体装置の製造方法。
- 前記絶縁材料は、シリコン、窒素および水素を含み、
前記絶縁材料は、熱処理により硬化され、
前記熱処理により、前記絶縁材料の前記窒素が脱離して、前記絶縁材料は酸化シリコンを含む絶縁体に転化する請求項1〜3のいずれか1つに記載の半導体装置の製造方法。 - 前記フィラーのサイズが、前記溝の幅の二分の一以下である請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013174462A JP2015043367A (ja) | 2013-08-26 | 2013-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013174462A JP2015043367A (ja) | 2013-08-26 | 2013-08-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015043367A true JP2015043367A (ja) | 2015-03-05 |
Family
ID=52696776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013174462A Pending JP2015043367A (ja) | 2013-08-26 | 2013-08-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015043367A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195855A (ja) * | 1998-12-25 | 2000-07-14 | Sony Corp | 半導体装置の製造方法 |
JP2001502840A (ja) * | 1996-10-23 | 2001-02-27 | ヴァランス テクノロジー,インコーポレーテッド | 強靱化剤を含む固体電解質及びそれにより作製した電解槽 |
US6406975B1 (en) * | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
JP2002289604A (ja) * | 2001-03-27 | 2002-10-04 | Japan Science & Technology Corp | 回路基板とその製造方法 |
JP2003060032A (ja) * | 2001-08-17 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置および製造方法 |
US20030134503A1 (en) * | 1997-10-09 | 2003-07-17 | Werner Juengling | Methods of forming materials between conductive electrical components, and insulating materials |
US20030224591A1 (en) * | 2002-05-31 | 2003-12-04 | Applied Materials, Inc. | Airgap for semiconductor devices |
JP2008258433A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 配線、電子装置及び電子装置の製造方法 |
JP2010003983A (ja) * | 2008-06-23 | 2010-01-07 | Az Electronic Materials Kk | シャロー・トレンチ・アイソレーション構造とその形成方法 |
JP2013004548A (ja) * | 2011-06-13 | 2013-01-07 | Renesas Electronics Corp | 半導体装置の製造方法、半導体装置、及びこれらの層間絶縁層の形成に用いる溶液 |
-
2013
- 2013-08-26 JP JP2013174462A patent/JP2015043367A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001502840A (ja) * | 1996-10-23 | 2001-02-27 | ヴァランス テクノロジー,インコーポレーテッド | 強靱化剤を含む固体電解質及びそれにより作製した電解槽 |
US20030134503A1 (en) * | 1997-10-09 | 2003-07-17 | Werner Juengling | Methods of forming materials between conductive electrical components, and insulating materials |
JP2000195855A (ja) * | 1998-12-25 | 2000-07-14 | Sony Corp | 半導体装置の製造方法 |
US6406975B1 (en) * | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
JP2002203896A (ja) * | 2000-11-27 | 2002-07-19 | Chartered Semiconductor Manufacturing Inc | エアギャップを有するsti構造体の製造方法 |
JP2002289604A (ja) * | 2001-03-27 | 2002-10-04 | Japan Science & Technology Corp | 回路基板とその製造方法 |
JP2003060032A (ja) * | 2001-08-17 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置および製造方法 |
US20030224591A1 (en) * | 2002-05-31 | 2003-12-04 | Applied Materials, Inc. | Airgap for semiconductor devices |
JP2008258433A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 配線、電子装置及び電子装置の製造方法 |
JP2010003983A (ja) * | 2008-06-23 | 2010-01-07 | Az Electronic Materials Kk | シャロー・トレンチ・アイソレーション構造とその形成方法 |
JP2013004548A (ja) * | 2011-06-13 | 2013-01-07 | Renesas Electronics Corp | 半導体装置の製造方法、半導体装置、及びこれらの層間絶縁層の形成に用いる溶液 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020041312A (ko) | 에어 갭 셸로우 트랜치 절연체(sti) 구조를 제조하는방법 | |
KR20080029654A (ko) | 반도체소자의 소자분리막 형성 방법 | |
US20140295641A1 (en) | Semiconductor memory device and method of manufacturing the same | |
US20050253199A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20150128870A (ko) | 저-k 유전체 막들에 대한 기계적 강도 및 처리량을 개선하기 위한 uv 경화 프로세스 | |
TW201508891A (zh) | 半導體裝置及其製造方法 | |
KR20140067923A (ko) | 절연성 페이스트, 전자 디바이스 및 절연부 형성 방법 | |
TW201918578A (zh) | 形成氧化矽層的方法 | |
KR20150129810A (ko) | 저 k 유전체 막들에 대한 세공 생성과 유전 상수 감소를 위한 후 처리 | |
JP2015043367A (ja) | 半導体装置の製造方法 | |
KR102587426B1 (ko) | 반도체 장치의 제조 방법 및 에칭 가스 | |
KR100972675B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100967677B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
US8450211B2 (en) | Method for fabricating semiconductor device | |
JP2015050375A (ja) | 半導体装置の製造方法 | |
JP2010171231A (ja) | シリコン酸化膜の形成方法 | |
JP2011187471A (ja) | 半導体装置およびその製造方法 | |
KR100855272B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
US8716104B1 (en) | Method of fabricating isolation structure | |
JP2011181683A (ja) | 半導体装置の製造方法 | |
TWI515824B (zh) | 隔離結構之製造方法 | |
JP2007266460A (ja) | 半導体装置およびその製造方法 | |
JP2016174052A (ja) | 半導体装置とその製造方法 | |
JP2007142311A (ja) | 半導体装置及びその製造方法 | |
KR100526748B1 (ko) | Sod 막과 유기용매를 이용한 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161116 |