JP2010003983A - シャロー・トレンチ・アイソレーション構造とその形成方法 - Google Patents

シャロー・トレンチ・アイソレーション構造とその形成方法 Download PDF

Info

Publication number
JP2010003983A
JP2010003983A JP2008163596A JP2008163596A JP2010003983A JP 2010003983 A JP2010003983 A JP 2010003983A JP 2008163596 A JP2008163596 A JP 2008163596A JP 2008163596 A JP2008163596 A JP 2008163596A JP 2010003983 A JP2010003983 A JP 2010003983A
Authority
JP
Japan
Prior art keywords
groove
isolation structure
trench isolation
silicon dioxide
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008163596A
Other languages
English (en)
Inventor
Tatsuro Nagahara
原 達 郎 長
Masanobu Hayashi
昌 伸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AZ Electronic Materials Japan Co Ltd
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Priority to JP2008163596A priority Critical patent/JP2010003983A/ja
Priority to PCT/JP2009/060849 priority patent/WO2009157333A1/ja
Priority to TW098120811A priority patent/TWI436450B/zh
Publication of JP2010003983A publication Critical patent/JP2010003983A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

【課題】絶縁特性に優れたシャロー・トレンチ・アイソレーション構造とそれを形成するための簡便かつ低コストな方法の提供。
【解決手段】表面の溝構造が二酸化ケイ素膜により埋設されており、前記二酸化ケイ素膜が前記基板の表面側に局在し、前記溝の底部に空孔を具備してなるシャロー・トレンチ・アイソレーション構造。このようなアイソレーション構造は、基板表面にポリシラザン組成物を塗布し、前記塗膜の表面に紫外線を照射して、塗膜の表面近傍にあるポリシラザンの一部を硬化させ、さらに前記塗膜を焼成することにより形成させることができる。
【選択図】図１

Description

本発明は、電子デバイスにおける二酸化ケイ素膜の製造法に関するものである。さらに詳しくは、本発明は半導体素子などの電子デバイスの製造において、電子デバイスに用いられる絶縁膜の形成、例えばシャロー・トレンチ・アイソレーション構造の形成に用いるための二酸化ケイ素膜を形成させる方法に関するものである
一般に、半導体装置の様な電子デバイスにおいては、半導体素子、例えばトランジスタ、抵抗、およびその他、が基板上に配置されているが、これらは電気的に絶縁されている必要がある。したがって、これら素子の間には、素子を分離するための領域が必要であり、これをアイソレーション領域と呼ぶ。従来は、このアイソレーション領域を半導体基板の表面に選択的に絶縁膜を形成させることにより行うことが一般的であった。
一方、電子デバイスの分野においては、近年、高密度化、および高集積化が進んでいる。このような高密度および高集積度化が進むと、必要な集積度に見合った、微細なアイソレーション構造を形成させることが困難となり、そのようなニーズに合致した新たなアイソレーション構造が要求される。そのようなものとして、トレンチ・アイソレーション構造が挙げられる。この構造は、半導体基板の表面に微細な溝を形成させ、その溝の内部に絶縁物を充填して、溝の両側に形成される素子の間を電気的に分離する構造である。このような素子分離のための構造は、従来の方法に比べてアイソレーション領域を狭くできるため、昨今要求される高集積度を達成するために有効な素子分離構造である。
このようなトレンチ・アイソレーション構造を形成させるための方法のひとつとして、ポリシラザン組成物を塗布し、それを二酸化ケイ素に転化させる方法が検討されている（例えば、特許文献１および２）。このような方法では、ポリシラザン組成物を溝構造が形成された基板表面に塗布して溝内にポリシラザン組成物を充填し、次いでポリシラザン組成物を焼成などにより硬化させて二酸化ケイ素に転化させ、基板表面に形成された余剰の二酸化ケイ素を化学的機械的研磨方法（Chemical Mechanical Polishing：以下、ＣＭＰといいます）によって除去するのが一般的である。
このような方法でトレンチ・アイソレーション構造を形成させる場合、製造プロセスの効率を考えると、ＣＭＰ工程を短縮するためには余剰の二酸化ケイ素が少ないほうが好ましい。このために、ポリシラザン組成物を相対的に低濃度として塗布することが考えられる。しかし、ポリシラザン組成物を低濃度にすると、溝内に充填されるポリシラザン組成物の固形分も相対的に少なくなる。その結果、焼成後に溝内に形成される二酸化ケイ素が不足し、溝内を十分に充填できなかったり、溝内に強い引張応力が発生して、最終的な電子デバイスの特性に悪影響を与えることがある。最悪の場合には、溝内に形成された二酸化ケイ素が溝内面と十分に密着しないために溝内から脱落し、溝内には二酸化ケイ素が残存しないことさえ起こりえる。この結果、絶縁特性が不十分なトレンチ・アイソレーション構造となってしまう。
このようなポリシラザン組成物濃度を低くすることによる問題点を解決するために、ポリシラザン組成物を複数回塗布する方法も提案されている（特許文献３）。しかしながら、このような方法はプロセスコストの観点からは好ましくない。
このような問題点を回避するためには、前記の手段とは反対に、ポリシラザン組成物の濃度を相対的に高くすることが考えられる。しかし、この場合には基板表面に形成される余剰の二酸化ケイ素が増加するため、ＣＭＰ工程において研磨すべき二酸化ケイ素量も増加してプロセスコストが増大する。さらには、塗布により形成されるポリシラザン組成物の塗膜が厚くなるので、雰囲気から取り込まれる水分および酸素が溝内部まで十分に供給されず、溝内部でポリシラザンから二酸化ケイ素への転化が十分に進行しないという問題も発生する。また、二酸化ケイ素の厚い膜が形成された場合には、膜中残留応力により膜にクラックが発生することもある。
以上の通り、ポリシラザン組成物を塗布し、二酸化ケイ素に転化させる方法を用いた場合には、ポリシラザン組成物の濃度によって異なった問題が発生する傾向にあり、その最適な条件を調整するために多大な労力が必要であった。
特許第３１７８４１２号公報（段落０００５〜００１６） 特開２００１−３０８０９０号公報 特開２００７−０３６２６７号公報 特開平０８−１２５０２１号公報 特開平０１−２４８５２８号公報
本発明は上記のような問題点に鑑みて、ポリシラザン組成物を相対的に薄く塗布し、かつ十分な絶縁特性を有するトレンチ・アイソレーション構造、およびその製造法を提供するものである。
本発明により提供されるシャロー・トレンチ・アイソレーション構造は、表面に溝構造を有する基板と、前記溝を埋設する二酸化ケイ素膜とを具備してなり、前記二酸化ケイ素膜が前記基板の表面側に局在し、前記溝の底部に空孔を具備してなることを特徴とするものである。
また、本発明により提供されるシャロー・トレンチ・アイソレーション構造の製造方法は、
（Ａ）溝構造を有する基板表面にポリシラザン組成物を塗布して塗膜を形成させる塗布工程、
（Ｂ）前記塗膜の表面に紫外線を照射して、塗膜の表面近傍にあるポリシラザンの一部を硬化させ、溝部分の底部に空孔を形成させる紫外線照射工程、および
（Ｃ）前記塗膜を焼成することにより、塗膜全体を硬化させて二酸化ケイ素膜を形成させる焼成工程、
を含んでなることを特徴とするものである。
本発明によれば、従来のシャロー・トレンチ・アイソレーション構造とは異なった、空孔を有していながら絶縁特性にすぐれたシャロー・トレンチ・アイソレーション構造が提供される。また、本発明の方法によれば、簡便かつ低コストでシャロー・トレンチ・アイソレーション構造を形成させることができる。
シャロー・トレンチ・アイソレーション構造
本発明によるトレンチ・アイソレーション構造は、表面に溝構造を有する基板と、前記溝を埋設する二酸化ケイ素膜とを具備してなる。そして、溝を埋設している二酸化ケイ素膜が、溝内を完全に充填しておらず、前記基板の表面側に局在し、前記溝の底部には空孔が存在することが本発明によるシャロー・トレンチ・アイソレーション構造の特徴である。この構造を図示すると図１の通りである。
すなわち、基板１の溝部の表面近傍に二酸化ケイ素膜（絶縁膜）２が形成され、溝部の底部には空孔３が形成されている。この図１から明らかなように、本発明において空孔３は相対的に小さな空孔が集合したものではなく、実質的に一つの連続したものとなっている。すなわち、本発明における空孔は、溝の形状に沿った帯状または紐状の形状を有するものである。そして、溝を埋設している二酸化ケイ素膜２は、溝の内側に存在するが、基盤の表面側に局在している。すなわち、二酸化ケイ素膜２は溝内に空孔３を封じ込んでいるといえる。そして、空孔３と溝の内面との界面は直接接触しており、溝の内側表面には二酸化ケイ素膜は存在しない。従来、シャロー・トレンチ・アイソレーション構造を形成させる場合、溝内を絶縁膜で緻密かつ均一に充填することが好ましいと考えられていた。確かに、溝内が緻密かつ均一に充填することによりアイソレーション構造の絶縁性は高くなる。しかしながら、本発明者らの検討によれば、実際に基板表面上に素子が実装された場合、溝内の底部には電界が比較的かかりにくいために、あまり高い絶縁性は要求されないことがわかった。しかも、溝内に形成される空孔は、それ自体絶縁性が比較的高い。すなわち、特に高い絶縁性が要求されるのは素子に近い表面近傍であり、表面近傍に緻密な絶縁膜を形成させれば、溝の底部に空孔があったとしても、アイソレーション構造として必要な絶縁性を達成できるのである。そして、溝の底部に空孔が形成されるがゆえに、その直上にある二酸化ケイ素膜が圧縮され、より緻密な二酸化ケイ素膜となるものと考えられる。
ここで、このようなアイソレーション構造が好ましい絶縁特性を達成するためには、特定の寸法であることが好ましいが、本発明においてはトレンチ・アイソレーション溝の溝幅がより狭く、またアスペクト比がより高い場合に優れた特性を示す。すなわち、溝の幅ａが５〜５０ｎｍであることが好ましく、５〜４０ｎｍであることが好ましい。また、溝の幅ａに対する溝の深さｂの比、すなわちアスペクト比ｂ／ａが１０〜１００であることが好ましく、１０〜５０であることがより好ましい。
また、空孔の溝深さ方向の長さをｃとしたとき、ｃが５〜１００ｎｍであることが好ましく、５〜５０ｎｍであることがより好ましい。また、溝の長さ方向に垂直な断面を観察したとき、溝構造の断面積に対する、空孔の断面積の割合が５〜２０％であることが好ましく、８〜１５％であることが好ましい。この空孔の溝深さ方向の長さ、または空孔の断面積の割合が一定以上あるときに緻密な二酸化ケイ素膜が得られ、アイソレーション構造の絶縁特性が十分に発揮される。また空孔が大きくなることにより、二酸化ケイ素膜が圧縮されて緻密となり、引張り応力が低減されるとともに、その物理的強度が十分なものとなる。
また、本発明において溝の底部に空孔が存在するが、その部分には二酸化ケイ素膜はほとんど存在しない。すなわち、空孔部分においては、溝内壁には二酸化ケイ素はほとんど付着していない。このため、溝構造の断面積に対する、空孔の断面積の割合は、ｃ／ｂに相当するので、ｃ／ｂは、０．０５〜０．２であることが好ましく、０．０８〜０．１５であることが好ましい。
なお、本発明によるトレンチ・アイソレーション構造は、ここに記載したような溝の溝幅およびアスペクト比、ならびに空孔の大きさであるとき、効果が強く発現するが、これらの大きさは特に限定されず、基板上の溝が二酸化ケイ素膜により埋設され、その二酸化ケイ素膜が基板の表面側に局在し、前記溝の底部に空孔を具備してなる構造を有するものであれば、本発明の効果を得ることができる。
シャロー・トレンチ・アイソレーション構造の形成方法
上記のようなシャロー・トレンチ・アイソレーション構造は、任意の方法で形成させることができる。そのような方法のひとつとして、
（Ａ）溝構造を有する基板表面にポリシラザン組成物を塗布して塗膜を形成させる塗布工程、
（Ｂ）前記塗膜の表面に紫外線を照射して、塗膜の表面近傍にあるポリシラザンの一部を硬化させ、溝部分の底部に空孔を形成させる紫外線照射工程、および
（Ｃ）前記塗膜を焼成することにより、塗膜全体を硬化させて二酸化ケイ素膜を形成させる焼成工程、
を含んでなる方法がある。
本発明によるシャロー・トレンチ・アイソレーション構造の形成方法の特徴は、ポリシラザン組成物を塗布した後、まず塗膜の表面に紫外線を照射して表面近傍を仮に硬化させ、その後に焼成して、塗膜全体を二酸化ケイ素膜に転化させることにある。まず、基板表面に紫外線を照射することにより、ポリシラザンの酸化および重合が起こり、それによって体積収縮が起こる。この結果、溝内のポリシラザン組成物またはそれが転化して形成された二酸化ケイ素膜に引き上げられる力が作用する。そして、表面近傍においては、二酸化ケイ素膜の密度が高くなって、より緻密になり、トレンチ底部には空孔が生じるのである。引き続く焼成工程においては、二酸化ケイ素膜はさらに収縮する傾向にあるが、溝内の底部には接触していないために底面方向には引っ張り力が作用せず、二酸化ケイ素膜はより高い密度が達成できる。
すなわち、従来は溝内を均一に充填しようとするために、溝内を比較的密度が低い二酸化ケイ素膜が充填していたのに対して、本願発明の方法により形成されるシャロー・トレンチ・アイソレーション構造は、密度の高い二酸化ケイ素膜（絶縁膜）が表面近傍にのみ形成されるのである。
本発明によるシャロー・トレンチ・アイソレーション構造の形成方法について、より詳細に説明すると以下の通りである。
（Ａ）塗布工程
まず、シャロー・トレンチ・アイソレーション構造を形成させるための溝構造、すなわち凹凸を有する基板を用意する。基板の材質は特に限定されず、従来知られている任意の基板、たとえばシリコン基板を用いることができる。また基板表面に溝を形成するには、任意の方法を用いることができ、例えば特許文献１または２にも記載されている。具体的な方法は、以下に示すとおりである。
まず、シリコン基板表面に、例えば熱酸化法により、二酸化ケイ素膜を形成させる。ここで形成させる二酸化ケイ素膜の厚さは一般に５〜３０ｎｍである。
必要に応じて、形成された二酸化ケイ素膜上に、例えば減圧ＣＶＤ法により、窒化シリコン膜を形成させる。この窒化シリコン膜は、後のエッチング工程におけるマスク、あるいは後述する研磨工程におけるストップ層として機能させることのできるものである。窒化シリコン膜は、形成させる場合には、一般に１００〜４００ｎｍの厚さで形成させる。
このように形成させた二酸化ケイ素膜または窒化シリコン膜の上に、フォトレジストを塗布する。必要に応じてフォトレジスト膜を乾燥または硬化させた後、所望のパターンで露光および現像してパターンを形成させる。露光の方法はマスク露光、走査露光など、任意の方法で行うことができる。また、フォトレジストも解像度などの観点から任意のものを選択して用いることができる。
形成されたフォトレジスト膜をマスクとして、窒化シリコン膜およびその下にある二酸化ケイ素膜を順次エッチングする。この操作によって、窒化シリコン膜および二酸化ケイ素膜に所望のパターンが形成される。
パターンが形成された窒化シリコン膜および二酸化ケイ素膜をマスクとして、シリコン基板をドライエッチングして、トレンチ・アイソレーション溝を形成させる。
形成されるトレンチ・アイソレーション溝の幅は、フォトレジスト膜を露光するパターンにより決定される。半導体素子におけるトレンチ・アイソレーション溝の幅は、目的とする半導体素子により適切に設定されるが、本発明においては前記のシャロー・トレンチ。アイソレーション構造の項で述べた範囲から選択されることが好ましい。本発明によるトレンチ・アイソレーション構造の形成方法は、従来の方法とは異なり、溝内を均一に充填するものではない。このため、基板表面に形成される溝構造が、より狭く、より深いものであってもよい。
次いで、このように準備されたシリコン基板上に、二酸化ケイ素膜の材料となるポリシラザン組成物を塗布して、塗膜を形成させる。このポリシラザン組成物は、従来知られている任意のポリシラザン化合物を溶媒に溶解させたものを用いることができる。
本発明に用いられるポリシラザン化合物は特に限定されず、本発明の効果を損なわない限り任意に選択することができる。これらは、無機化合物あるいは有機化合物のいずれのものであってもよい。これらポリシラザンのうち、好ましいものとして下記一般式（Ｉａ）〜（Ｉｃ）で表される単位の組み合わせからなるものが挙げられる：
Figure 2010003983
 （式中、ｍ１〜ｍ３は重合度を表す数である）
このうち、特に好ましいものとしてスチレン換算重量平均分子量が７００〜３０，０００であるものが好ましい。
また、他のポリシラザンの例として、例えば、主として一般式：
Figure 2010003983
 （式中、Ｒ１、Ｒ２およびＲ３は、それぞれ独立に水素原子、アルキル基、アルケニル基、シクロアルキル基、アリール基、もしくはこれらの基以外でフルオロアルキル基等のケイ素に直結する基が炭素である基、アルキルシリル基、アルキルアミノ基またはアルコキシ基を表す。但し、Ｒ１、Ｒ２およびＲ３の少なくとも１つは水素原子であり、ｎは重合度を表す数である）で表される構造単位からなる骨格を有する数平均分子量が約１００〜５０，０００のポリシラザンまたはその変性物が挙げられる。これらのポリシラザン化合物は２種類以上を組み合わせて用いることもできる。
本発明に用いられるポリシラザン組成物は、前記のポリシラザン化合物を溶解し得る溶媒を含んでなる。ここで用いられる溶媒は、前記の浸漬用溶液に用いられる溶媒とは別のものである。このような溶媒としては、前記の各成分を溶解し得るものであれば特に限定されるものではないが、好ましい溶媒の具体例としては、次のものが挙げられる：
（ａ）芳香族化合物、例えば、ベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン等、（ｂ）飽和炭化水素化合物、例えばｎ−ペンタン、ｉ−ペンタン、ｎ−ヘキサン、ｉ−ヘキサン、ｎ−ヘプタン、ｉ−ヘプタン、ｎ−オクタン、ｉ−オクタン、ｎ−ノナン、ｉ−ノナン、ｎ−デカン、ｉ−デカン等、（ｃ）脂環式炭化水素化合物、例えばエチルシクロヘキサン、メチルシクロヘキサン、シクロヘキサン、シクロヘキセン、ｐ−メンタン、デカヒドロナフタレン、ジペンテン、リモネン等、（ｄ）エーテル類、例えばジプロピルエーテル、ジブチルエーテル、ジエチルエーテル、メチルターシャリーブチルエーテル（以下、ＭＴＢＥという）、アニソール等、および（ｅ）ケトン類、例えばメチルイソブチルケトン（以下、ＭＩＢＫという）等。これらのうち、（ｂ）飽和炭化水素化合物、（ｃ）脂環式炭化水素化合物（ｄ）エーテル類、および（ｅ）ケトン類がより好ましい。
これらの溶媒は、溶剤の蒸発速度の調整のため、人体への有害性を低くするため、または各成分の溶解性の調製のために、適宜２種以上混合したものも使用できる。
本発明に用いられるポリシラザン組成物は、必要に応じてその他の添加剤成分を含有することもできる。そのような成分として、例えばポリシラザンの架橋反応を促進する架橋促進剤等、二酸化ケイ素に転化させる反応の触媒、組成物の粘度を調製するための粘度調整剤などが挙げられる。また、半導体装置に用いられたときにナトリウムのゲッタリング効果などを目的に、リン化合物、例えばトリス（トリメチルシリル）フォスフェート等、を含有することもできる。
また、前記の各成分の含有量は、塗布条件や焼成条件などによって変化する。ただし、ポリシラザン化合物の含有率がポリシラザン組成物の総重量を基準として１〜３０重量％であることが好ましく、２〜２０重量％とすることがより好ましい。ただし、ポリシラザン組成物に含まれるポリシラザンの濃度はこれに限定されるものではなく、本発明において特定されたトレンチ・アイソレーション構造を形成できるのであれば、任意濃度のポリシラザン組成物を用いることができる。また、ポリシラザン以外の各種添加剤の含有量は、添加剤の種類などによって変化するが、ポリシラザン化合物に対する添加量が０．００１〜４０重量％であることが好ましく、０．００５〜３０重量％であることがより好ましく、０．０１〜２０重量％であることがさらに好ましい。
前記のポリシラザン組成物は、任意の方法で基板上に塗布することができる。具体的には、スピンコート、カーテンコート、ディップコート、およびその他が挙げられる。これらのうち、塗膜面の均一性などの観点からスピンコートが特に好ましい。塗布される塗膜の厚さ、すなわち基板表面の溝のない部分における塗膜の厚さは、２０〜１５０ｎｍであることが好ましく、３０〜１００ｎｍであることがより好ましい。この塗膜の厚さが過度に高いと、溝内の表面近傍まで後述する紫外線が到達しないことがあり、一方で膜厚が薄すぎると、溝内に充填されるポリシラザン組成物が不足し、トレンチの側壁が倒れたり、十分な膜厚の二酸化ケイ素膜が形成できないことがあるので注意が必要である。
（Ｂ）紫外線照射工程
次いで、ポリシラザン組成物の塗膜の表面に紫外線を照射する。この紫外線は塗布工程で形成されたポリシラザン塗膜の表面近傍に酸化または重合反応を起こさせることを目的としている。したがって、溝内まで紫外線が到達する必要がある。
用いられる紫外線の波長はポリシラザン組成物の種類にも依存するが、１５０〜２００ｎｍであることが好ましく、１７０〜１９０ｎｍであることがより好ましい。照射する光エネルギーは、好ましくは０．０５〜１００ｍＪ／ｃｍ２、より好ましくは０．１〜５０Ｊ／ｃｍ２、である。
照射は一般に空気中で行うことができる。しかし、酸素は例えば２００ｎｍ以下の波長を有する光を吸収するため、雰囲気の酸素濃度や光源と基板との間の距離によっては、光が基板表面に到達するまでに雰囲気中の酸素に吸収されてしまい、十分な光が溝内まで到達しないこともあり得る。このため、必要に応じて、窒素などの紫外線吸収のない不活性気体と空気または酸素とが混合された雰囲気下、あるいは紫外線吸収のない不活性気体雰囲気下で紫外線照射を行うことも好ましい。
このような紫外線照射によって、溝内に充填されたポリシラザンのうち、基板表面近傍に存在するものが酸化または重合反応を起こし、溝内底部からポリシラザン組成物を引き上げ、緻密な二酸化ケイ素膜と溝内底部の空孔の原型ができあがる。
なお、特許文献４および５には、紫外線を照射することを含むＳＯＧ膜の形成方法が開示されている。しかし、これらの方法は溝内を均一に絶縁膜で充填するものであり、本発明とは異なった構造を達成するためのものである。
（Ｃ）焼成工程
紫外線照射工程に引き続き、ポリシラザン塗膜を焼成して、塗膜全体を二酸化ケイ素膜に転化させる。この焼成によって、紫外線照射工程により形成された二酸化ケイ素膜の原型が完全に二酸化ケイ素膜、すなわち絶縁膜に転化される、焼成は、硬化炉やホットプレートを用いて、水蒸気を含んだ、不活性ガスまたは酸素雰囲気下で行うことが好ましい。水蒸気は、ケイ素含有化合物またはケイ素含有重合体、ならびに存在する場合にはポリシラザン化合物を二酸化ケイ素に十分に転化させるのに重要であり、好ましくは１％以上、より好ましくは１０％以上、最も好ましくは２０％以上とする。特に水蒸気濃度が２０％以上であると、シラザン化合物の二酸化ケイ素膜への転化が進行しやすくなり、ボイドなどの欠陥が発生が少なくなり、二酸化ケイ素膜の特性が改良されるので好ましい。雰囲気ガスとして不活性ガスを用いる場合には、窒素、アルゴン、またはヘリウムなどを用いる。
硬化させるための温度条件は、用いるポリシラザン組成物の種類や、工程の組み合わせ方によって変化する。しかしながら、温度が高いほうがケイ素含有化合物、ケイ素含有重合体、およびポリシラザン化合物が二酸化ケイ素膜に転化される速度が速くなる傾向にあり、また、温度が低いほうがシリコン基板の酸化または結晶構造の変化によるデバイス特性への悪影響が小さくなる傾向がある。このような観点から、本発明による方法では、通常１０００℃以下、好ましくは４００〜９００℃で加熱を行う。ここで、目標温度までの昇温時間は一般に１〜１００℃／分であり、目標温度に到達してからの硬化時間は一般に１分〜１０時間、好ましくは１５分〜３時間、である。必要に応じて硬化温度または硬化雰囲気の組成を段階的に変化させることもできる。
この加熱により、塗布膜中に存在するポリシラザン化合物を二酸化ケイ素に転化させて最終的なシャロー・トレンチ・アイソレーション構造を得ることができる。このようにして得られた、本発明によるシャロー・トレンチ・アイソレーション構造は、溝部近傍の引張り応力が低減されており、物理的強度が高いものである。これは、焼成に先立って行われる紫外線照射によって溝底部に空孔が形成され、空孔の直上部分に存在するポリシラザン組成物またはそれに由来する二酸化ケイ素膜の前駆体の密度が高くなっているために、焼成によって形成される二酸化ケイ素膜の密度が高くなるためである。
本発明によるシャロー・トレンチ・アイソレーション構造の形成方法は、前記した（Ａ）〜（Ｃ）の工程を必須とするが、必要に応じて、下記の補助工程を組み合わせることもできる。
（ａ）溶媒除去工程
塗布工程後、焼成工程に先立って、ポリシラザン組成物が塗布された基板をプリベーク処理をすることができる。この工程では、塗膜中に含まれる溶媒の少なくとも一部を除去することを目的とする。
通常、溶媒除去工程では、実質的に一定温度で加熱する方法がとられる。このとき、実質的にポリシラザンの酸化または重合反応が起こらない条件で溶媒除去を行うべきである。したがって、溶媒除去工程における温度は通常５０〜２５０℃、好ましくは８０〜２００℃、の範囲内である。溶媒除去工程の所要時間は一般に０．５〜１０分、好ましくは１〜５分、である。
（ｂ）研磨工程
硬化させた後、硬化した二酸化ケイ素膜の不要な部分は除去することが好ましい。そのために、まず研磨工程により、基板上の溝部内側に形成された二酸化ケイ素膜を残し、基板表面の平坦部上に形成された二酸化ケイ素膜を研磨により除去する。この工程が研磨工程である。この研磨工程は、硬化処理の後に行うほか、プリベーク工程を組み合わせる場合には、プリベーク直後に行うこともできる。
研磨は、一般的にＣＭＰにより行う。このＣＭＰによる研磨は、一般的な研磨剤および研磨装置により行うことができる。具体的には、研磨剤としてはシリカ、アルミナ、またはセリアなどの研磨材と、必要に応じてその他の添加剤とを分散させた水溶液などを用いることができる、研磨装置としては、市販の一般的なＣＭＰ装置を用いることができる。
（ｃ）エッチング工程
前記の研磨工程において、基板表面の平坦部上に形成されたポリシラザン組成物に由来する二酸化ケイ素膜はほとんど除去されるが、基板表面の平坦部に残存している二酸化ケイ素膜を除去するために、さらにエッチング処理を行うことが好ましい。エッチング処理はエッチング液を用いるのが一般的であり、エッチング液としては、二酸化ケイ素膜を除去できるものであれば特に限定されないが、通常はフッ化アンモニウムを含有するフッ酸水溶液を用いる。この水溶液のフッ化アンモニウム濃度は５％以上であることが好ましく、３０％以上であることがより好ましい。
本発明を諸例を用いて説明すると以下の通りである。
実施例１
まず、表面に溝構造を有するシリコン基板を準備した。その溝の幅は４０ｎｍであり、深さは６００ｎｍ（アスペクト比１５）であった。
ポリシラザンのジブチルエーテル溶液（組成物の総重量を基準とした固形分濃度が１２重量％）を前記の基板に回転数１０００ｒｐｍの条件でスピンコートし、１５０℃で１分間の条件で溶媒の一部を除去した。このとき、基板表面の溝構造以外の部分におけるポリシラザン組成物塗膜の膜厚は８０ｎｍであった。また、この基板を表面に垂直に切断して溝構造の断面を走査型電子顕微鏡（株式会社日立製作所製Ｓ−４７００型（商品名））を用いて観察したところ、溝内には空孔は認められなかった。
この基板表面に、エキシマＵＶ照射装置（ウシオ電機株式会社製）を用いて、波長１７２ｎｍの紫外線を１０ｍＷ／ｃｍ２で３分間照射した。
このときの溝構造の断面を走査型電子顕微鏡を用いて観察したところ、溝構造の底部に空孔が形成されていることが確認できた。
さらにこの基板を、水蒸気酸化炉ＶＦ−１０００（商品名：光洋サーモシステム株式会社製）にて、酸素／水蒸気混合ガス（Ｈ２Ｏ／（Ｏ２＋Ｈ２Ｏ）＝８０ｍｏｌ％）を８リットル／分の速度で流した雰囲気下、４００℃で１時間、焼成した。さらに引き続いて、Ｎ２雰囲気下７００℃でアニール処理を１時間行った。得られた試料の引張り応力を測定したところ、１０Ｍｐａであった。
また、その断面を走査型電子顕微鏡で観察したところ、焼成前の空孔が維持されており、溝の底部に空孔を有するシャロー・トレンチ・アイソレーション構造が形成させていた。
ここで、空孔の直上に形成された二酸化ケイ素膜のウェットエッチングレートを、緩衝剤として０．５％重量％のフッ酸を含む、２０重量％濃度のフッ化アンモニウム水溶液を用いて、測定した。実施例１による二酸化ケイ素膜のウェットエッチングレートは熱酸化膜を基準として１．８０であった。
比較例１
実施例１に対して、紫外線を照射しないほかは同様にして、溝構造を有する基板上にポリシラザン塗膜を形成させた。この塗膜の断面を観察したところ、溝内はほぼ均一に充填され、空隙は認められなかった。
さらに実施例１と同様に焼成およびアニール処理を行い、得られた試料の引張り応力を測定したところ、１２０ＭＰａであった。実施例１に比較して非常に高く、溝内部にクラックや脱落などの欠陥が起きやすいことがわかった。
また、その断面を走査型電子顕微鏡で観察したところ、溝内に空孔の無いシャロー・トレンチ・アイソレーション構造が形成されていた。
得られた二酸化ケイ素膜について、実施例１と同様にウェットエッチングレートを測定した。比較例１よる二酸化ケイ素膜のウェットエッチングレートは熱酸化膜を基準として４．１０であった。ここで、ウェットエッチングレートは膜応力（引張応力）と正の相関関係があることが知られている、すなわち、実施例１による二酸化ケイ素膜はウェットエッチングレートが低く優れている。なお、一般にこのウェットエッチングレートが３を超えると実用性の観点から用途が限定される。
本発明によるシャロー・トレンチ・アイソレーション構造の断面模式図。
符号の説明
１ 基板
２ 絶縁膜
３ 空孔

Claims (10)

  1. 表面に溝構造を有する基板と、前記溝を埋設する二酸化ケイ素膜とを具備してなり、前記二酸化ケイ素膜が前記基板の表面側に局在し、前記溝の底部に空孔を具備してなることを特徴とする、シャロー・トレンチ・アイソレーション構造。
  2. 前記溝の溝幅が、５〜５０ｎｍである、請求項１に記載のシャロー・トレンチ・アイソレーション構造。
  3. 前記溝のアスペクト比が、１０〜１００である、請求項１または２に記載のシャロー・トレンチ・アイソレーション構造。
  4. 前記空孔の溝深さ方向の長さが５〜１００ｎｍである、請求項１〜３のいずれか１項に記載のシャロー・トレンチ・アイソレーション構造。
  5. （Ａ）溝構造を有する基板表面にポリシラザン組成物を塗布して塗膜を形成させる塗布工程、
    （Ｂ）前記塗膜の表面に紫外線を照射して、塗膜の表面近傍にあるポリシラザンの一部を硬化させ、溝部分の底部に空孔を形成させる紫外線照射工程、および
    （Ｃ）前記塗膜を焼成することにより、塗膜全体を硬化させて二酸化ケイ素膜を形成させる焼成工程、
    を含んでなることを特徴とする、シャロー・トレンチ・アイソレーション構造の形成方法。
  6. 塗布工程（Ａ）と紫外線照射工程（Ｂ）との間に、前記ポリシラザン組成物に含まれる溶剤の少なくとも一部を蒸発させて除去する溶媒除去工程をさらに含んでなる、請求項５に記載のシャロー・トレンチ・アイソレーション構造の形成方法。
  7. 溝内部に形成された二酸化ケイ素膜を残し、基板表面に形成された余剰の二酸化ケイ素膜を研磨により除去する、請求項５または６に記載のシャロー・トレンチ・アイソレーション構造の形成方法。
  8. ポリシラザン組成物の固形分含有率が、組成物の総重量を基準として１〜３０重量％である、請求項５〜７のいずれか１項に記載のシャロー・トレンチ・アイソレーション構造の形成方法。
  9. 塗布工程（Ａ）において形成される塗膜の厚さが、基板上の溝構造のない部分において１５０ｎｍ以下である、請求項５〜８のいずれか１項に記載のシャロー・トレンチ・アイソレーション構造の形成方法。
  10. 焼成工程における焼成温度が、４００〜１１００℃である、請求項５〜９のいずれか１項に記載のシャロー・トレンチ・アイソレーション構造の形成方法。
JP2008163596A 2008-06-23 2008-06-23 シャロー・トレンチ・アイソレーション構造とその形成方法 Pending JP2010003983A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008163596A JP2010003983A (ja) 2008-06-23 2008-06-23 シャロー・トレンチ・アイソレーション構造とその形成方法
PCT/JP2009/060849 WO2009157333A1 (ja) 2008-06-23 2009-06-15 シャロー・トレンチ・アイソレーション構造とその形成方法
TW098120811A TWI436450B (zh) 2008-06-23 2009-06-22 淺溝槽隔離構造之形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008163596A JP2010003983A (ja) 2008-06-23 2008-06-23 シャロー・トレンチ・アイソレーション構造とその形成方法

Publications (1)

Publication Number Publication Date
JP2010003983A true JP2010003983A (ja) 2010-01-07

Family

ID=41444401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008163596A Pending JP2010003983A (ja) 2008-06-23 2008-06-23 シャロー・トレンチ・アイソレーション構造とその形成方法

Country Status (3)

Country Link
JP (1) JP2010003983A (ja)
TW (1) TWI436450B (ja)
WO (1) WO2009157333A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171231A (ja) * 2009-01-23 2010-08-05 Toshiba Corp シリコン酸化膜の形成方法
JP2010232433A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 半導体装置の製造方法
KR20140009369A (ko) * 2011-02-17 2014-01-22 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 이산화규소막의 제조 방법
US8883611B2 (en) 2011-09-01 2014-11-11 Samsung Electronics Co., Ltd Methods of fabricating semiconductor devices having air gaps in dielectric layers
JP2015043367A (ja) * 2013-08-26 2015-03-05 株式会社東芝 半導体装置の製造方法
US9607841B2 (en) 2013-10-17 2017-03-28 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
WO2019049735A1 (ja) * 2017-09-11 2019-03-14 東京エレクトロン株式会社 絶縁膜の成膜方法、基板処理装置及び基板処理システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6060460B2 (ja) * 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021539A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH01248528A (ja) * 1988-03-30 1989-10-04 Ushio Inc Ｓｏｇ膜の硬化方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
FR2826179A1 (fr) * 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171231A (ja) * 2009-01-23 2010-08-05 Toshiba Corp シリコン酸化膜の形成方法
JP2010232433A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 半導体装置の製造方法
KR20140009369A (ko) * 2011-02-17 2014-01-22 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 이산화규소막의 제조 방법
KR101927683B1 (ko) * 2011-02-17 2018-12-12 메르크 파텐트 게엠베하 이산화규소막의 제조 방법
US8883611B2 (en) 2011-09-01 2014-11-11 Samsung Electronics Co., Ltd Methods of fabricating semiconductor devices having air gaps in dielectric layers
US9196630B2 (en) 2011-09-01 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor devices having carbon-contained porous insulation over gate stack structures
JP2015043367A (ja) * 2013-08-26 2015-03-05 株式会社東芝 半導体装置の製造方法
US9607841B2 (en) 2013-10-17 2017-03-28 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
WO2019049735A1 (ja) * 2017-09-11 2019-03-14 東京エレクトロン株式会社 絶縁膜の成膜方法、基板処理装置及び基板処理システム
CN111052321A (zh) * 2017-09-11 2020-04-21 东京毅力科创株式会社 绝缘膜的成膜方法、基板处理装置和基板处理系统
KR20200051672A (ko) * 2017-09-11 2020-05-13 도쿄엘렉트론가부시키가이샤 절연막의 성막 방법, 기판 처리 장치 및 기판 처리 시스템
JPWO2019049735A1 (ja) * 2017-09-11 2020-10-01 東京エレクトロン株式会社 絶縁膜の成膜方法、基板処理装置及び基板処理システム
US11315784B2 (en) 2017-09-11 2022-04-26 Tokyo Electron Limited Method for forming insulating film, apparatus for processing substrate, and system for processing substrate
TWI787338B (zh) * 2017-09-11 2022-12-21 日商東京威力科創股份有限公司 絕緣膜之成膜方法、基板處理裝置及基板處理系統
CN111052321B (zh) * 2017-09-11 2023-10-24 东京毅力科创株式会社 绝缘膜的成膜方法、基板处理装置和基板处理系统
US11823897B2 (en) 2017-09-11 2023-11-21 Tokyo Electron Limited Method for forming insulating film, apparatus for processing substrate, and system for processing substrate
KR102639596B1 (ko) 2017-09-11 2024-02-23 도쿄엘렉트론가부시키가이샤 절연막의 성막 방법, 기판 처리 장치 및 기판 처리 시스템

Also Published As

Publication number Publication date
TWI436450B (zh) 2014-05-01
TW201003839A (en) 2010-01-16
WO2009157333A1 (ja) 2009-12-30

Similar Documents

Publication Publication Date Title
JP5405031B2 (ja) シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP5306669B2 (ja) シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP5710308B2 (ja) 二酸化ケイ素膜の製造方法
WO2009157333A1 (ja) シャロー・トレンチ・アイソレーション構造とその形成方法
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
JP5535583B2 (ja) トレンチ・アイソレーション構造の形成方法
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
WO2005119758A1 (ja) トレンチ・アイソレーション構造の形成方法
JP5781323B2 (ja) 絶縁膜の形成方法
JPWO2008029834A1 (ja) シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
JP2004273519A (ja) トレンチ・アイソレーション構造の形成方法
JP5405437B2 (ja) アイソレーション構造の形成方法
JP2015173283A (ja) 絶縁膜形成に用いられる組成物