JP3178412B2 - トレンチ・アイソレーション構造の形成方法 - Google Patents

トレンチ・アイソレーション構造の形成方法

Info

Publication number
JP3178412B2
JP3178412B2 JP11642798A JP11642798A JP3178412B2 JP 3178412 B2 JP3178412 B2 JP 3178412B2 JP 11642798 A JP11642798 A JP 11642798A JP 11642798 A JP11642798 A JP 11642798A JP 3178412 B2 JP3178412 B2 JP 3178412B2
Authority
JP
Japan
Prior art keywords
film
silicon
forming
isolation structure
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11642798A
Other languages
English (en)
Other versions
JPH11307626A (ja
Inventor
賢一 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14686837&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3178412(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11642798A priority Critical patent/JP3178412B2/ja
Priority to US09/299,020 priority patent/US6191002B1/en
Priority to CN99107542A priority patent/CN1113407C/zh
Priority to KR1019990015006A priority patent/KR100334474B1/ko
Publication of JPH11307626A publication Critical patent/JPH11307626A/ja
Application granted granted Critical
Publication of JP3178412B2 publication Critical patent/JP3178412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置に設
けられるトレンチ・アイソレーション（Trench Isolati
on）構造の形成方法に関する。
【０００２】
【従来の技術】一般に、半導体装置におけるアイソレー
ション（素子分離）構造は、半導体基板上に形成される
トランジスタや抵抗素子、容量素子などの半導体素子を
電気的に絶縁・分離するために設けられる。
【０００３】近年、ＬＳＩ（Large-Scale Integrated c
ircuit）の高集積化の進行と共に、アイソレーション領
域の縮小が強く求められている。このため、従来より一
般的に使用されてきたＬＯＣＯＳ（LOCal Oxidation of
Silicon）法、すなわち半導体基板の表面に絶縁膜を選
択的に形成する方法では、要求される集積度に見合った
アイソレーション領域を実現できなくなりつつある。そ
こで、半導体基板の表面にアイソレーション溝を形成す
ると共に、そのアイソレーション溝の内部に絶縁物（通
常は二酸化シリコン、ＳｉＯ2）を充填し、その絶縁物
によって隣接する半導体素子の間を電気的に絶縁・分離
する「トレンチ・アイソレーション構造」が用いられる
ことが多くなっている。
【０００４】この「トレンチ・アイソレーション構造」
では、ＬＯＣＯＳ法で得られる絶縁膜の幅に比べてアイ
ソレーション溝の幅を狭くできるので、近年の高い集積
度に見合った大きさのアイソレーション領域を実現でき
る。
【０００５】従来の「トレンチ・アイソレーション構
造」の形成方法を図８、図９に示す。非常に微細なアイ
ソレーション溝（例えば、幅が０．１μｍ程度）に対し
て二酸化シリコンを埋設するには、ＣＶＤ（Chemical V
apor Deposition）法が有効であることが知られてい
る。ＣＶＤ法により形成される二酸化シリコンの埋設性
が良好であるからである。図８、図９に示す方法では、
ＣＶＤ法の中でも埋設性が良好な高密度プラズマＣＶＤ
法が使用される。
【０００６】まず最初に、熱酸化法により、シリコン基
板１０１の表面に二酸化シリコン膜１０５（厚さ２０ｎ
ｍ程度）を形成する。次いで、その二酸化シリコン膜１
０５上に、減圧ＣＶＤ法で窒化シリコン（Ｓｉ3Ｎ4）膜
１０６（厚さ２００ｎｍ程度）を形成する。この時の状
態を図８（ａ）に示す。
【０００７】次に、フォトレジスト（図示せず）を窒化
シリコン膜１０６上に塗布した後、得られたフォトレジ
スト膜を露光、現像してパターン化する。このパターン
化されたフォトレジスト膜は、アイソレーション溝に対
応するパターンを持ち、アイソレーション溝が形成され
る部分に窓を持つ。
【０００８】そして、そのパターン化されたフォトレジ
スト膜をマスクとして窒化シリコン膜１０６と二酸化シ
リコン膜１０５を順にドライエッチングする。それによ
って、図８（ｂ）に示すように、フォトレジスト膜の窓
に対応する箇所に窒化シリコン膜１０６と二酸化シリコ
ン膜１０５を貫通する孔１１８が形成される。この貫通
孔１１８は、フォトレジスト膜の窓に対応するパターン
を持つ。
【０００９】フォトレジスト膜を除去した後、貫通孔１
１８を備えた窒化シリコン膜１０６をマスクとして、シ
リコン基板１０１をドライエッチングし、シリコン基板
１０１の表面に図８（ｃ）に示すようなアイソレーショ
ン溝１０３を形成する。このアイソレーション溝１０３
は、前記フォトレジスト膜の窓に対応するパターンを持
ち、その幅は例えば０．１μｍ、深さは例えば０．５μ
ｍである。
【００１０】さらに、貫通孔１１８を備えた窒化シリコ
ン膜１０６の上に、図９（ａ）に示すように、シリコン
基板１０１の全表面を覆うように二酸化シリコン膜１１
３を形成する。この二酸化シリコン膜１１３の形成工程
は、二酸化シリコンの埋設性に優れた高密度プラズマＣ
ＶＤ法により行う。このため、二酸化シリコンは窒化シ
リコン膜１０６の上だけでなく、アイソレーション溝１
０３の内部にも堆積する。
【００１１】続いて、アイソレーション溝１０３の外部
の二酸化シリコン膜１１３を、化学的機械的研磨（Chem
ical Mechanical Polishing、ＣＭＰ）法によって窒化
シリコン膜１０６の表面が露出するまで研磨する。その
結果、窒化シリコン膜１０６の上部の二酸化シリコン膜
１１３は除去され、また窒化シリコン膜１０６の表面は
平坦化される。
【００１２】最後に、シリコン基板１０１の表面に残っ
た窒化シリコン膜１０６と二酸化シリコン膜１０５をウ
エットエッチングにより順に除去する。すると、図９
（ｂ）に示すように、アイソレーション溝１０３の内部
に埋設された二酸化シリコン膜１１３のみが残される。
こうして、シリコン基板１０１のアイソレーション溝１
０３とその溝１０３の内部に残った二酸化シリコン膜１
１３により、トレンチ・アイソレーション構造１０２が
形成される。
【００１３】図８および図９に示す従来の方法では、高
密度プラズマＣＶＤ法によって二酸化シリコン膜１１３
を形成する工程において、図９（ａ）に示すように、ア
イソレーション溝１０３の内部の二酸化シリコン膜１１
３にボイド（未充填部分）１１４が形成されやすい。こ
れは、アイソレーション溝１０３の幅が非常に狭く且つ
そのアスペクト比が高いため、ＣＶＤ法としては埋設性
の良好な高密度プラズマＣＶＤ法によってもアイソレー
ション溝１０３の全体を二酸化シリコン膜１１３で充填
するのは困難であるからである。
【００１４】ボイド１１４が存在すると、トレンチ・ア
イソレーション構造１０２の機械的強度が低下するだけ
ではなく、そのアイソレーション性能も低下する。ま
た、ボイド１１４は、ＣＭＰ法によって平坦化した時
に、図９（ｂ）に示すように基板１０１の表面に現れる
恐れがある。基板１０１の表面に現れたボイド１１４
は、後の工程で基板１０１の上方に形成される配線層の
断線などの問題を引き起こす。
【００１５】図８および図９に示す従来の方法の改良と
して、高密度プラズマＣＶＤ法によって二酸化シリコン
膜１１３を形成する工程においてＣＶＤの条件を変え、
当該工程におけるプラズマエッチング効果を上げてボイ
ド１１４の発生を防止する方法がある。
【００１６】この方法によれば、ボイド１１４の発生を
防止できるが、プラズマエッチング効果を上げることに
よりアイソレーション溝１０３の開口部の周縁がプラズ
マエッチングされるため、図１０に示すように、二酸化
シリコン膜１１３を形成する際にアイソレーション溝１
０３の開口部が拡大されてしまう。したがって、この改
良された方法では、図８および図９に示す方法に比べて
アイソレーション溝１０３の幅が実質的に広がってしま
うので、アイソレーション領域の縮小という目的からす
れば好ましくない。また、アイソレーション溝１０３の
幅が広がることにより、アイソレーション性能が低下し
てリーク電流が増加するという問題も生じる。
【００１７】他方、埋設性に優れた二酸化シリコン膜の
形成方法としては、いわゆるスピンコーティング（Spin
Coating）法が知られている。スピンコーティング法は
ＳＯＧ（Spin−On−Glass）法とも呼ばれる。このスピ
ンコーティング（またはＳＯＧ）法は、シリコン基板を
回転させながらその表面にシリコンを含む膜材料の溶液
を滴下し、その溶液を遠心力によってそのシリコン基板
の全面に均一に塗布する方法である。その後、得られた
塗膜を加熱して溶媒を揮発させると共に化学反応を起こ
させ、シリコン基板の表面に二酸化シリコン膜を形成す
る。
【００１８】このスピンコーティング法では、シリコン
を含む膜材料の溶液をシリコン基板の表面に滴下して遠
心力により塗布するため、極めて優れた埋設性を持つ。
シリコンを含む膜材料の溶液としては、水酸化シリコン
（シラノール、ＳｉＯＨ4）をアルコールなどの有機溶
剤に分散して得た溶液が一般的に使用される。
【００１９】スピンコーティング法を用いてトレンチア
イソレーション構造１０２を形成する方法を図１１に示
す。
【００２０】図８および図９に示した方法と同様にし
て、シリコン基板１０１にアイソレーション溝１０３を
形成した後、水酸化シリコンを有機溶剤に分散して得た
溶液を用いて、スピンコーティング法により、シリコン
基板１０１の表面に水酸化シリコン溶液の塗膜１０７を
形成する。この時、図１１（ａ）に示すように、水酸化
シリコン溶液の塗膜１０７は、アイソレーション溝１０
３の全体に埋設されることができる。
【００２１】その後、水酸化シリコン溶液の塗膜１０７
に対して所定の熱処理を行う。この熱処理により、水酸
化シリコン溶液の塗膜１０７は、加水分解および脱水縮
合反応によって二酸化シリコン膜１０４となる。
【００２２】最後に、図８および図９に示した方法と同
様にして、ＣＭＰ法により窒化シリコン膜１０６の上方
にある二酸化シリコン膜１０４を除去し、さらに窒化シ
リコン膜１０６と酸化シリコン膜１０５をエッチングに
より除去すると、図１１（ｂ）に示すようにトレンチ・
アイソレーション構造１０２が得られる。
【００２３】しかし、このスピンコーティング法を用い
た方法では、次のような問題がある。
【００２４】すなわち、水酸化シリコン溶液の塗膜１０
７が二酸化シリコン膜１０４に変化する工程では、脱水
縮合反応により大きな体積収縮を生じる。このため、膜
厚が厚いアイソレーション溝１０３の内部ではその収縮
に耐えられず、その結果、図１１（ｂ）に示すように、
アイソレーション溝１０３の内部に残った二酸化シリコ
ン膜１０４にクラック１１７が発生する。
【００２５】また、その脱水縮合反応によって形成され
る二酸化シリコン膜１０４は、十分な緻密化が行われず
に多孔質となるだけでなく、多量のシラノール基を含む
ことが分かっている。このため、窒化シリコン膜１０６
の上方にある二酸化シリコン膜１０４を除去するＣＭＰ
工程や、窒化シリコン膜１０６と酸化シリコン膜１０５
を除去するウエットエッチング工程において、それらの
影響を受けやすい。その結果、図１１（ｂ）に示すよう
に、アイソレーション溝１０３の内部に残った二酸化シ
リコン膜１０４の頂部に窪み１１６が形成されてしま
う。
【００２６】二酸化シリコン膜１０５を熱酸化法で形成
した場合には、窪み１１６がいっそう形成されやすい。
これは、水酸化シリコン溶液の塗膜１０７の化学変化に
よって形成される二酸化シリコン膜１０４は、熱酸化に
よる二酸化シリコン膜１０５に比べて、ウエットエッチ
ングに対するエッチングレートが極端に大きいためであ
る。
【００２７】
【発明が解決しようとする課題】上述したように、図８
および図９に示した従来の方法では、アイソレーション
溝１０３内に残った二酸化シリコン膜１１３にボイド１
０６が形成されやすいという問題がある。
【００２８】図１０に示した従来の方法では、ボイド１
０６の形成は防止できるが、アイソレーション領域の拡
大、アイソレーション性能の低下、リーク電流の増加と
いう問題が生じる。
【００２９】図１１に示した従来の方法では、アイソレ
ーション溝１０３の内部に残った二酸化シリコン膜１０
４にクラック１１７や窪み１１６が生じやすいという問
題がある。
【００３０】そこで、この発明の目的は、アイソレーシ
ョン領域の拡大、アイソレーション性能の低下、リーク
電流の増加といった問題を生じることなく、アイソレー
ション溝の内部に埋設される絶縁膜のボイド、クラッ
ク、窪みなどの欠陥を防止できるトレンチ・アイソレー
ション構造の形成方法を提供することにある。
【００３１】この発明の他の目的は、アイソレーション
溝の幅が０．１μｍ程度の微細なアイソレーション構造
であっても、絶縁膜を良好にアイソレーション溝の内部
に埋設できるトレンチ・アイソレーションチ構造の形成
方法を提供することにある。
【００３２】
【課題を解決するための手段】（１） この発明のトレ
ンチ・アイソレーション構造の形成方法は、半導体基板
の表面にアイソレーション溝を形成する第１工程と、ス
ピンコーティング法により過水素化シラザン重合体溶液
を前記半導体基板の表面に直接または他の膜を介して塗
布し、前記アイソレーション溝の内部を埋設する過水素
化シラザン重合体溶液の塗膜を形成する第２工程と、前
記過水素化シラザン重合体の塗膜を化学反応させて酸化
シリコン膜を形成する第３工程と、前記酸化シリコン膜
に対して７００℃以上、１１００℃以下の温度で熱処理
を行い、その酸化シリコン膜の緻密化を行う第４工程
と、前記酸化シリコン膜を選択的に除去してその酸化シ
リコン膜の前記アイソレーション溝の内部に埋設された
部分を残す第５工程とを備え、前記酸化シリコン膜の前
記アイソレーション溝の内部に埋設された部分が、トレ
ンチ・アイソレーション構造のアイソレーション用絶縁
物として機能するようにしたことを特徴とする。
【００３３】（２） この発明のトレンチ・アイソレー
ション構造の形成方法では、第２工程において、埋設性
の極めて優れたスピンコーティング法により過水素化シ
ラザン重合体溶液の塗膜を形成した後、その塗膜を化学
反応させて酸化シリコン膜を形成している。このため、
アイソレーション溝の幅が０．１μｍ程度の微細なアイ
ソレーション構造であっても、アイソレーション領域の
拡大、アイソレーション性能の低下、リーク電流の増加
といった問題を生じることなく、酸化シリコン膜を良好
にアイソレーション溝の内部に埋設できる。
【００３４】また、スピンコーティング法を用いるの
で、アイソレーション溝内に残った酸化シリコン膜にボ
イドが形成されることはない。過水素化シラザン重合体
溶液の塗膜は酸化シリコン膜への変成の際にほとんど収
縮しないため、クラックも生じない。さらに、過水素化
シラザン重合体溶液の塗膜の化学反応によって得られる
酸化シリコン膜は緻密であり、エッチング耐性が高いの
で、余分な酸化シリコン膜を除去するＣＭＰ工程や基板
上に形成されている他の膜（例えば窒化シリコン膜や酸
化シリコン膜）を除去するウエットエッチング工程にお
いて、酸化シリコン膜はほとんど影響を受けない。よっ
て、これらの工程において酸化シリコン膜に窪みなどの
欠陥が生じることもない。
【００３５】このように、この発明のトレンチ・アイソ
レーション構造の形成方法では、アイソレーション溝の
幅が０．１μｍ程度の微細なアイソレーション構造であ
っても、アイソレーション領域の拡大、アイソレーショ
ン性能の低下、リーク電流の増加といった問題を生じず
に、アイソレーション溝の内部に埋設される絶縁膜のボ
イド、クラック、窪みなどの欠陥を防止できる。換言す
れば、アイソレーション溝の幅が０．１μｍ程度の微細
なアイソレーション構造であっても、絶縁膜を良好にア
イソレーション溝の内部に埋設することが可能である。
【００３６】（３） この発明のトレンチ・アイソレー
ション構造の形成方法の好ましい例では、前記第３工程
が、酸素、オゾンおよび水蒸気よりなる群から選ばれる
少なくとも一つを含む雰囲気中で行う熱処理とされる。
過水素化シラザン重合体をより確実に化学反応させて酸
化シリコンに変性できるからである。
【００３７】この発明のトレンチ・アイソレーション構
造の形成方法の他の好ましい例では、前記第３工程が３
５０℃以上の温度で行われる。過水素化シラザン重合体
をより確実に化学反応させて酸化シリコンに変性できる
からである。
【００３８】前記第４工程において、雰囲気中の温度が
７００℃未満であると、以降の工程において、前記酸化
シリコン膜がガスを発生したり収縮したりして、それら
の工程に悪影響を与えるからである。また、雰囲気中の
温度が１１００℃を越えると、半導体基板が熱により劣
化する恐れがあるからである。
【００３９】この発明のトレンチ・アイソレーション構
造の形成方法のさらに他の好ましい例では、前記第２工
程と前記第３工程の間に、前記過水素化シラザン重合体
溶液の塗膜に対して不活性雰囲気中で熱処理を行い、そ
の過水素化シラザン重合体溶液の塗膜に含まれる溶媒を
揮発させる工程を含む。前記過水素化シラザン重合体溶
液の塗膜の膜質を変えずに、その塗膜に含まれる溶媒を
揮発させることができるからである。
【００４０】この発明のトレンチ・アイソレーション構
造の形成方法のさらに他の好ましい例では、前記第１工
程と前記第２工程の間に、前記半導体基板の表面を酸化
して前記アイソレーション溝の開口部の角を丸める工程
を含む。この場合、アイソレーション溝の開口部の角が
丸くなることにより、半導体基板内で発生する電界がア
イソレーション溝の開口部の角に集中するのを防止する
ことができる。その結果、リーク電流がいっそう抑制さ
れて耐圧をより高めることができる利点がある。
【００４１】（４） この発明のトレンチ・アイソレー
ション構造の形成方法において、前記第１工程は任意の
方法により実行できる。
【００４２】前記第２工程は、スピンコーティング法で
あれば、その具体的な方法は任意に設定できる。過水素
化シラザン重合体溶液は、過水素化シラザン重合体を適
当な溶媒（好ましくは有機溶媒）に分散させることによ
り、容易に製作することができる。
【００４３】この発明において好適に使用できる有機溶
媒としては、例えばキシレン、ジブチルエーテルが挙げ
られる。無機溶媒も使用可能である。
【００４４】前記第３工程は、前記過水素化シラザン重
合体の塗膜を化学反応させて酸化シリコン膜を形成でき
るものであれば、任意の方法で実行できる。通常は熱処
理であるが、必ずしもこれに限定されない。
【００４５】前記第５工程は、ＣＭＰ法、ドライ・ウエ
ットエッチング法など、任意の方法で実行できる。
【００４６】
【発明の実施の形態】以下、この発明の好適な実施の形
態を添付図面を参照しながら具体的に説明する。
【００４７】［第１の実施形態］この発明の第１の実施
形態のトレンチ・アイソレーション構造の形成方法を図
１〜図４に示す。
【００４８】まず、図１（ａ）に示すように、シリコン
基板１の表面に、熱酸化法により二酸化シリコン膜５
（厚さ２０ｎｍ程度）を形成し、その上に減圧ＣＶＤ法
で窒化シリコン膜６（厚さ２００ｎｍ程度）を形成す
る。この時、シリコン基板１の裏面にも同様の膜が形成
されるが、この発明とは無関係であり且つ後の工程で除
去されるため、省略している。
【００４９】次に、図１（ｂ）に示すように、フォトレ
ジスト（図示せず）を窒化シリコン膜６上に塗布した
後、得られたフォトレジスト膜をフォトリソグラフィ法
により露光、現像してパターン化する。このパターン化
されたフォトレジスト膜は、アイソレーション溝が形成
される部分に窓を持つ。
【００５０】そして、このパターン化されたフォトレジ
スト膜をマスクとして、窒化シリコン膜６と二酸化シリ
コン膜５を順にドライエッチングする。それによって、
図１（ｂ）に示すように、フォトレジスト膜の窓に対応
する箇所に窒化シリコン膜６と二酸化シリコン膜５を貫
通する孔１８が形成される。この孔１８は、フォトレジ
スト膜の窓に対応するパターンを持つ。
【００５１】フォトレジスト膜を除去した後、貫通孔１
８を備えた窒化シリコン膜６をマスクとしてシリコン基
板１をドライエッチングし、シリコン基板１の表面に図
１（ｃ）に示すようなアイソレーション溝３を形成す
る。このアイソレーション溝３は、前記フォトレジスト
膜の窓に対応するパターンを持ち、その幅は例えば０．
１μｍ、深さは例えば０．５μｍである。
【００５２】以上の工程は、図７および図８に示した従
来の方法と同じである。
【００５３】続いて、貫通孔１８を備えた窒化シリコン
膜６の上に、図２（ａ）に示すように、シリコン基板１
の全表面を覆うように過水素化シラザン（パーハイドロ
・シラザン）重合体［（ＳｉＨ2ＮＨ）n］の溶液の塗膜
７（厚さ４００ｎｍ程度）を形成する。
【００５４】この過水素化シラザン重合体溶液の塗膜７
は、過水素化シラザン重合体をキシレン中に分散して過
水素化シラザン重合体溶液を生成し、その過水素化シラ
ザン重合体溶液をスピンコーティング法により窒化シリ
コン膜６の表面に塗布することにより形成される。この
ため、幅が０．１μｍ、深さが０．５μｍといった狭く
てアスペクト比の高いアイソレーション溝３であっても
十分に埋設・充填され、図２（ａ）に示すように、アイ
ソレーション溝３の内部の塗膜７にボイド（未充填）は
まったく生じない。
【００５５】スピンコーティング法の条件は、例えば、
シリコン基板１の回転速度を４０００ｒｐｍ、回転時間
を２０秒間とする。
【００５６】その後、窒化シリコン膜６の表面に形成さ
れた過水素化シラザン重合体溶液の塗膜７に対して所定
の熱処理を行う。この熱処理によって、過水素化シラザ
ン重合体溶液の塗膜７は二酸化シリコン膜４に変性す
る。
【００５７】過水素化シラザン重合体溶液の塗膜７の熱
処理では、図４に示すように、三つのステップＳ１，Ｓ
２，Ｓ３を順に行う。
【００５８】ステップＳ１では、過水素化シラザン重合
体溶液の塗膜７を備えたシリコン基板１を、ホットプレ
ート上で２００℃の不活性雰囲気中に３分間放置し、有
機溶剤のキシレンを揮発させる。
【００５９】ステップＳ２では、過水素化シラザン重合
体溶液の塗膜７を備えたシリコン基板１を４００℃の水
蒸気（Ｈ２Ｏ）雰囲気の電気炉内に６０分放置する。こ
のステップＳ２において、過水素化シラザン重合体溶液
の塗膜７は次の化学反応式（１）に従って二酸化シリコ
ン膜４に変性する。
【００６０】 ＳｉＨ2ＮＨ ＋ ２Ｏ → ＳｉＯ2 ＋ ＮＨ3 （１） 化学式（１）から明らかなように、過水素化シラザンＳ
ｉＨ2ＮＨは水蒸気の分解により生成される酸素Ｏと反
応し、二酸化シリコンＳｉＯ2とアンモニアＮＨ3を発生
する。このアンモニアＮＨ3はこの化学反応において触
媒として働くため、過水素化シラザン重合体溶液の塗膜
７に含まれる過水素化シラザンはすべて二酸化シリコン
に変成され、塗膜７内にまったく残留しない。その結
果、変成によって得られる二酸化シリコン膜４は密度が
高くなる。しかも、過水素化シラザン重合体溶液の塗膜
７は、二酸化シリコン膜４への変成の際にほとんど収縮
しないため、クラックも生じない。このように、二酸化
シリコン膜４は優れたエッチング耐性を持つ。
【００６１】ステップＳ３では、二酸化シリコン膜４を
備えたシリコン基板１を９００℃の不活性雰囲気の電気
炉内に６０分放置し、過水素化シラザン重合体溶液の塗
膜７中に残っている余分なアンモニア、水などの不純物
を取り除く。これにより、二酸化シリコン膜４はさらに
緻密化され、密度がいっそう高くなる。
【００６２】引き続いて、過水素化シラザン重合体溶液
の塗膜７の熱処理により得た二酸化シリコン膜４をＣＭ
Ｐ法により、窒化シリコン膜６の表面が露出するまで研
磨して除去する。この時、二酸化シリコン膜４は、図３
（ａ）に示すように、シリコン基板１のアイソレーショ
ン溝３と、窒化シリコン膜６および二酸化シリコン膜５
を貫通する貫通孔１８の内部に残される。アイソレーシ
ョン溝３の内部に残った二酸化シリコン膜４の頂部は、
ほぼ平坦となる。
【００６３】続いて、窒化シリコン膜６を高温（例えば
１６０℃）のリン酸を用いたウエットエッチングによ
り、また、二酸化シリコン膜５を緩衝化ふっ酸を用いた
ウエットエッチングにより、順に除去する。
【００６４】以上の工程で、図３（ｂ）に示すように、
シリコン基板１にトレンチ・アイソレーション構造２ａ
が形成される。
【００６５】アイソレーション溝３に残された二酸化シ
リコン膜４は、窒化シリコン膜６のエッチング工程では
エッチングされず、続く二酸化シリコン膜５のエッチン
グ工程で二酸化シリコン膜５と共にエッチングされるの
で、アイソレーション溝３に残された二酸化シリコン膜
４の上端部は、図３（ｂ）に示すようにアイソレーショ
ン溝３から突出する。このトレンチ・アイソレーション
構造２ａは、二酸化シリコン膜４の上端が突出したこの
状態で使用される。
【００６６】以上述べたように、この発明の第１実施形
態のトレンチ・アイソレーションチ構造の形成方法で
は、埋設性の極めて優れたスピンコーティング法により
過水素化シラザン重合体溶液の塗膜７を形成した後、熱
処理によってその塗膜７を二酸化シリコン膜４に変成し
ている。このため、アイソレーション溝の幅が０．１μ
ｍ程度の微細なアイソレーション構造であっても、アイ
ソレーション領域の拡大、アイソレーション性能の低
下、リーク電流の増加といった問題を生じることなく、
酸化シリコン膜を良好にアイソレーション溝３の内部に
埋設できる。
【００６７】また、スピンコーティング法を用いるの
で、アイソレーション溝３内に残った二酸化シリコン膜
にボイドが形成されることはない。過水素化シラザン重
合体溶液の塗膜７は酸化シリコン膜への変成の際にほと
んど収縮しないため、クラックも生じない。さらに、過
水素化シラザン重合体溶液の塗膜７の化学反応によって
得られる二酸化シリコン膜４は緻密であり、エッチング
耐性が高いので、余分な二酸化シリコン膜を除去するＣ
ＭＰ工程や、基板１上に形成されている窒化シリコン膜
６や酸化シリコン膜５を除去するウエットエッチング工
程において、二酸化シリコン膜４はほとんど影響を受け
ない。よって、これらの工程において二酸化シリコン膜
４に窪みなどの欠陥が生じることもない。
【００６８】このように、この発明の第１実施形態のト
レンチ・アイソレーション構造の形成方法では、アイソ
レーション溝の幅が０．１μｍ程度の微細なアイソレー
ション構造であっても、アイソレーション領域の拡大、
アイソレーション性能の低下、リーク電流の増加といっ
た問題を生じずに、アイソレーション溝の内部に埋設さ
れる絶縁膜のボイド、クラック、窪みなどの欠陥を防止
できる。
【００６９】（確認試験）この発明の第１実施形態の方
法の作用効果を確認するために、以下の条件で試験を行
った。
【００７０】（ａ）第１実施形態の方法に対応する過水
素化シラザン重合体を用いた場合、（ｂ）過水素化シラ
ザン重合体に代えて水酸化シリコン（シラノール）を用
いた場合（図１１の従来例に対応する）、（ｃ）高密度
プラズマＣＶＤ法を用いた場合（図９の従来例に対応す
る）について、得られた二酸化シリコン膜の収縮率とウ
エットエッチング・レートを比較した。
【００７１】二酸化シリコン膜の収縮率は、（ａ）〜
（ｃ）の各場合において得られたトレンチ・アイソレー
ション構造に対して、９００℃の窒素雰囲気で６０分間
の熱処理を行い、その熱処理の前後の厚さの変化を測定
して算出した。
【００７２】ウエットエッチング・レートは、（ａ）〜
（ｃ）の各場合において得られた二酸化シリコン膜と、
９５０℃の水蒸気雰囲気中での熱酸化により形成した二
酸化シリコン膜とを、ふっ酸（ＨＦ）とふっ化アンモニ
ウム（ＮＨ4Ｆ）を１：３０の比で混合して得た緩衝化
ふっ酸を用いてエッチングし、こうして得られたウエッ
トエッチング・レートについて、熱酸化により形成した
二酸化シリコン膜のウエットエッチング・レートに対す
る比を算出した。
【００７３】その結果を表１に示す。
【００７４】
【表１】
【００７５】表１より以下のことが分かる。
【００７６】二酸化シリコン膜の膜収縮率は、水酸化シ
リコン（シラノール）を使用した（ｂ）の場合は３０％
と大きいのに対し、過水素化シラザン重合体を使用した
第１実施形態（ａ）の場合と、高密度プラズマＣＶＤ法
を使用した（ｃ）の場合には３％と非常に低い値となっ
ている。このことから、第１実施形態（ａ）の場合の二
酸化シリコン膜の収縮率は、高密度プラズマＣＶＤ法を
使用した（ｃ）の場合と同等に低いことが確認された。
【００７７】ウェットエッチング・レートは、過水素化
シラザン重合体を使用した第１実施形態（ａ）の場合に
は１．５倍となっており、水酸化シリコン（シラノー
ル）を使用した（ｂ）の場合の３０倍に比べて非常に低
い値になっている。このことから、第１実施形態（ａ）
の場合のウェットエッチング・レートは、高密度プラズ
マＣＶＤ法を使用した（ｃ）の場合と同等に低いこと
が、換言すれば、第１実施形態（ａ）の場合の二酸化シ
リコン膜の密度は、高密度プラズマＣＶＤ法を使用した
（ｃ）の場合と同等に高いことが確認された。
【００７８】［第２の実施形態］この発明の第２の実施
形態のトレンチ・アイソレーション構造の形成方法を図
５〜図７に示す。
【００７９】まず、第１実施形態と同様にして、シリコ
ン基板１の表面にアイソレーション溝３を形成する（図
１参照）。
【００８０】その後、熱酸化法でシリコン基板１を酸化
することにより、二酸化シリコン膜８（厚さ３０ｎｍ）
を形成する。図５に示すように、この二酸化シリコン膜
８は、シリコン基板１の表面（すなわち、シリコン基板
１と二酸化シリコン膜５との界面）と、アイソレーショ
ン溝３の内壁面に形成される。この熱酸化工程により、
アイソレーション溝３の開口部の角９が丸められる。
【００８１】その後の工程は第１実施形態と同じであ
る。すなわち、図６（ａ）に示すように、過水素化シラ
ザン重合体をキシレンに分散して得た過水素化シラザン
重合体溶液７を、スピンコーティング法によりシリコン
基板１の表面に塗布し、過水素化シラザン重合体の塗膜
７を形成する。
【００８２】次に、過水素化シラザン重合体の塗膜７に
ついて第１実施形態と同じ熱処理を行い、図６（ｂ）に
示すように、窒化シリコン膜６の上に二酸化シリコン膜
４を形成する。そして、第１実施形態と同様に、ＣＭＰ
法により窒化シリコン膜６の上の二酸化シリコン膜４を
除去してから（図７（ａ）参照）、窒化シリコン膜６と
二酸化シリコン膜５をウエットエッチングにより順に除
去する。この時の状態は図７（ｂ）に示すようになる。
【００８３】アイソレーション溝３に残された二酸化シ
リコン膜４の上端部は、図７（ｂ）に示すようにアイソ
レーション溝３から突出する。このトレンチ・アイソレ
ーション構造２ｂは、二酸化シリコン膜４の上端が突出
したこの状態で使用される。
【００８４】以上の工程により、シリコン基板１の表面
にトレンチ・アイソレーション構造２ｂが形成される。
この方法によって形成されたトレンチ・アイソレーショ
ン構造２ｂは、第１実施形態の方法によって形成された
トレンチ・アイソレーション構造２ａと同じ工程を含ん
でいるから、第１実施形態の方法と同じ効果が得られ
る。
【００８５】さらに、アイソレーション溝３の開口部の
角９が丸くなっていると共に、二酸化シリコン膜４と８
の二層構造になっているので、シリコン基板１内部に生
じる電界が角９に集中するのを防止して、第１実施形態
の方法よりもリーク電流をいっそう抑制することができ
る。よって、第１実施形態の方法によって形成されたト
レンチ・アイソレーション構造２ａに比べて耐圧を上げ
ることができる利点がある。
【００８６】
【発明の効果】以上説明した通り、この発明のトレンチ
・アイソレーション構造の形成方法によれば、アイソレ
ーション領域の拡大、アイソレーション能力の低下、リ
ーク電流の増加といった問題を生じることなく、アイソ
レーション溝の内部に埋設される絶縁膜のボイド、クラ
ック、窪みなどの欠陥を防止できる。
【００８７】また、アイソレーション溝の幅が０．１μ
ｍ程度の微細なアイソレーション構造であっても、絶縁
膜を良好にアイソレーション溝の内部に埋設できる。
【図面の簡単な説明】
【図１】この発明の第１実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図であ
る。
【図２】この発明の第１実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図１の続きである。
【図３】この発明の第１実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図２の続きである。
【図４】この発明の第１実施形態のトレンチ・アイソレ
ーション構造の形成方法における過水素化シラザン重合
体溶液の塗膜の熱処理工程を示すフローチャートであ
る。
【図５】この発明の第２実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図であ
る。
【図６】この発明の第２実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図５の続きである。
【図７】この発明の第２実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図６の続きである。
【図８】従来のトレンチ・アイソレーション構造の形成
方法の各工程を示す部分断面図である。
【図９】従来のトレンチ・アイソレーション構造の形成
方法の各工程を示す部分断面図で、図９の続きである。
【図１０】他の従来のトレンチ・アイソレーション構造
の形成方法で形成されたトレンチ・アイソレーション構
造の部分断面図である。
【図１１】さらに他の従来のトレンチ・アイソレーショ
ン構造の形成方法の各工程を示す部分断面図である。
【符号の説明】
１ シリコン基板 ２ａ、２ｂ トレンチ・アイソレーション構造 ３ アイソレーション溝 ４ 二酸化シリコン膜 ５ 二酸化シリコン膜 ６ 窒化シリコン膜 ７ 過水素化シラザン重合体溶液の塗膜 ８ 二酸化シリコン膜 ９ アイソレーション溝の角 １８ 貫通孔
フロントページの続き (56)参考文献 特開 昭61−48935（ＪＰ，Ａ) 特開 昭59−189650（ＪＰ，Ａ) 特開 平５−243212（ＪＰ，Ａ) 特開 平８−8248（ＪＰ，Ａ) 特開 平９−275135（ＪＰ，Ａ) 特開 昭62−113443（ＪＰ，Ａ) 特開 平１−223742（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/316

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面にアイソレーション溝
    を形成する第１工程と、 スピンコーティング法により過水素化シラザン重合体溶
    液を前記半導体基板の表面に直接または他の膜を介して
    塗布し、前記アイソレーション溝の内部を埋設する過水
    素化シラザン重合体溶液の塗膜を形成する第２工程と、 前記過水素化シラザン重合体の塗膜を化学反応させて酸
    化シリコン膜を形成する第３工程と、前記酸化シリコン膜に対して７００℃以上、１１００℃
    以下の温度で熱処理を行い、その酸化シリコン膜の緻密
    化を行う第４工程と、 前記酸化シリコン膜を選択的に除去してその酸化シリコ
    ン膜の前記アイソレーション溝の内部に埋設された部分
    を残す第５工程とを備え、 前記酸化シリコン膜の前記アイソレーション溝の内部に
    埋設された部分が、トレンチ・アイソレーション構造の
    アイソレーション用絶縁物として機能するようにしたこ
    とを特徴とするトレンチ・アイソレーション構造の形成
    方法。
  2. 【請求項２】 前記第３工程が、酸素、オゾンおよび水
    蒸気よりなる群から選ばれる少なくとも一つを含む雰囲
    気中で行う熱処理である請求項１に記載のトレンチ・ア
    イソレーション構造の形成方法。
  3. 【請求項３】 前記第３工程が、３５０℃以上の温度で
    行われる請求項１または２に記載のトレンチ・アイソレ
    ーション構造の形成方法。
  4. 【請求項４】 前記第２工程と前記第３工程の間に、前
    記過水素化シラザン重合体溶液の塗膜に対して不活性雰
    囲気中で熱処理を行い、その過水素化シラザン重合体溶
    液の塗膜に含まれる溶媒を揮発させる工程を含んでいる
    請求項１〜３のいずれかに記載のトレンチ・アイソレー
    ション構造の形成方法。
  5. 【請求項５】 前記第１工程と前記第２工程の間に、前
    記半導体基板の表面を酸化して前記アイソレーション溝
    の開口部の角を丸める工程を含んでいる請求項１〜４の
    いずれかに記載のトレンチ・アイソレーション構造の形
    成方法。
JP11642798A 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法 Expired - Fee Related JP3178412B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11642798A JP3178412B2 (ja) 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法
US09/299,020 US6191002B1 (en) 1998-04-27 1999-04-26 Method of forming trench isolation structure
CN99107542A CN1113407C (zh) 1998-04-27 1999-04-27 形成沟槽隔离结构的方法
KR1019990015006A KR100334474B1 (ko) 1998-04-27 1999-04-27 트렌치 분리 구조체의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11642798A JP3178412B2 (ja) 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法

Publications (2)

Publication Number Publication Date
JPH11307626A JPH11307626A (ja) 1999-11-05
JP3178412B2 true JP3178412B2 (ja) 2001-06-18

Family

ID=14686837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11642798A Expired - Fee Related JP3178412B2 (ja) 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法

Country Status (4)

Country Link
US (1) US6191002B1 (ja)
JP (1) JP3178412B2 (ja)
KR (1) KR100334474B1 (ja)
CN (1) CN1113407C (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060559B2 (en) 2002-11-29 2006-06-13 Kabushiki Kaisha Toshiba Method of manufacturing a nonvolatile semiconductor memory device
WO2008029834A1 (fr) 2006-09-08 2008-03-13 Az Electronic Materials (Japan) K.K. Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci
US7538047B2 (en) 2005-06-14 2009-05-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
WO2009107768A1 (ja) 2008-02-29 2009-09-03 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
WO2009110449A1 (ja) 2008-03-06 2009-09-11 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
US7618876B2 (en) 2005-05-27 2009-11-17 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same by filling a trench which includes an additional coating step
WO2009157333A1 (ja) * 2008-06-23 2009-12-30 Ａｚエレクトロニックマテリアルズ株式会社 シャロー・トレンチ・アイソレーション構造とその形成方法
US7776689B2 (en) 2004-05-26 2010-08-17 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US7855116B2 (en) 2007-09-14 2010-12-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
US8119196B2 (en) 2004-10-27 2012-02-21 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus, liquid container, and semiconductor device manufacturing method
WO2012111789A1 (ja) 2011-02-18 2012-08-23 ＡｚエレクトロニックマテリアルズＩｐ株式会社 絶縁膜の形成方法
WO2014080841A1 (ja) 2012-11-22 2014-05-30 Ａｚエレクトロニックマテリアルズマニュファクチャリング株式会社 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
KR100671155B1 (ko) * 2001-06-26 2007-01-17 매그나칩 반도체 유한회사 반도체 장치의 소자분리막 형성 방법
TWI248159B (en) * 2002-01-25 2006-01-21 Nanya Technology Corp Manufacturing method for shallow trench isolation with high aspect ratio
US6777308B2 (en) * 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
US7214595B2 (en) 2003-06-27 2007-05-08 Kabushiki Kaisha Toshiba Method of producing semiconductor devices
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
KR100499171B1 (ko) * 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
DE102005005327A1 (de) * 2004-05-17 2005-12-15 Infineon Technologies Ag Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung
JP2005340327A (ja) 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
US7235459B2 (en) 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
KR100645189B1 (ko) * 2004-12-24 2006-11-10 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100607785B1 (ko) * 2004-12-31 2006-08-02 동부일렉트로닉스 주식회사 스플릿 게이트 플래시 이이피롬의 제조방법
JP4607613B2 (ja) * 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
JP4672400B2 (ja) * 2005-03-09 2011-04-20 株式会社東芝 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
US7682927B2 (en) * 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP4886219B2 (ja) 2005-06-02 2012-02-29 株式会社東芝 半導体装置およびその製造方法
JP4509868B2 (ja) * 2005-06-07 2010-07-21 株式会社東芝 半導体装置の製造方法
JP4984558B2 (ja) * 2006-02-08 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007221058A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置の製造方法
WO2008035820A1 (fr) * 2006-09-21 2008-03-27 Jsr Corporation Composition de résine de silicone et procédé de formation d'une isolation de tranchée
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
KR100870322B1 (ko) * 2007-02-09 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR20100109939A (ko) * 2008-02-01 2010-10-11 제이에스알 가부시끼가이샤 트렌치 아이솔레이션의 형성 방법
US7994002B2 (en) 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
JP4987898B2 (ja) * 2009-03-27 2012-07-25 株式会社東芝 半導体装置の製造方法
JP5700615B2 (ja) * 2009-02-02 2015-04-15 旭化成イーマテリアルズ株式会社 ポリシラザン系トレンチ埋め込み用組成物
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
JP2012084738A (ja) 2010-10-13 2012-04-26 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
US9935000B2 (en) 2016-02-29 2018-04-03 Intel Corporation Slit stress modulation in semiconductor substrates
JP6524369B1 (ja) * 2018-03-20 2019-06-05 日本碍子株式会社 圧電性材料基板と支持基板との接合体
EP3771099B1 (en) 2018-03-20 2024-04-03 NGK Insulators, Ltd. Bonded body of piezoelectric material substrate and supporting substrate
CN111599675A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种自对准双重图形化的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189650A (ja) 1983-04-13 1984-10-27 Fujitsu Ltd 素子間分離方法
JPS6148935A (ja) 1984-08-16 1986-03-10 Matsushita Electronics Corp 半導体装置の製造方法
JPH0656866B2 (ja) 1985-11-12 1994-07-27 日本電気株式会社 半導体素子分離領域の形成方法
JPH01223742A (ja) 1988-03-02 1989-09-06 Nec Corp トレンチ絶縁分離層の形成方法
JPH05243212A (ja) 1992-02-28 1993-09-21 Fujitsu Ltd 半導体装置の製造方法
JP2790163B2 (ja) 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
JPH088248A (ja) 1994-06-16 1996-01-12 Fujitsu Ltd 半導体装置の製造方法
JP3390890B2 (ja) 1994-10-13 2003-03-31 富士通株式会社 半導体装置の製造方法
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
JP2904110B2 (ja) 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060559B2 (en) 2002-11-29 2006-06-13 Kabushiki Kaisha Toshiba Method of manufacturing a nonvolatile semiconductor memory device
US7776689B2 (en) 2004-05-26 2010-08-17 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US8119196B2 (en) 2004-10-27 2012-02-21 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus, liquid container, and semiconductor device manufacturing method
US7618876B2 (en) 2005-05-27 2009-11-17 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same by filling a trench which includes an additional coating step
US7538047B2 (en) 2005-06-14 2009-05-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
WO2008029834A1 (fr) 2006-09-08 2008-03-13 Az Electronic Materials (Japan) K.K. Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci
US7855116B2 (en) 2007-09-14 2010-12-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
US8889229B2 (en) 2008-02-29 2014-11-18 AA Electronics Materials USA Corp. Method for formation of siliceous film and siliceous film formed by the method
WO2009107768A1 (ja) 2008-02-29 2009-09-03 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
WO2009110449A1 (ja) 2008-03-06 2009-09-11 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
WO2009157333A1 (ja) * 2008-06-23 2009-12-30 Ａｚエレクトロニックマテリアルズ株式会社 シャロー・トレンチ・アイソレーション構造とその形成方法
WO2012111789A1 (ja) 2011-02-18 2012-08-23 ＡｚエレクトロニックマテリアルズＩｐ株式会社 絶縁膜の形成方法
US9165818B2 (en) 2011-02-18 2015-10-20 Merck Patent Gmbh Method for forming insulating film
WO2014080841A1 (ja) 2012-11-22 2014-05-30 Ａｚエレクトロニックマテリアルズマニュファクチャリング株式会社 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
KR20150088815A (ko) 2012-11-22 2015-08-03 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
US10000386B2 (en) 2012-11-22 2018-06-19 AZ Electronic Materials (Luxembourg) S.à.r.l. Method for forming of siliceous film and siliceous film formed using same

Also Published As

Publication number Publication date
KR19990083521A (ko) 1999-11-25
US6191002B1 (en) 2001-02-20
CN1234607A (zh) 1999-11-10
JPH11307626A (ja) 1999-11-05
CN1113407C (zh) 2003-07-02
KR100334474B1 (ko) 2002-04-26

Similar Documents

Publication Publication Date Title
JP3178412B2 (ja) トレンチ・アイソレーション構造の形成方法
US6417073B2 (en) Method for forming element isolating region
US7351661B2 (en) Semiconductor device having trench isolation layer and a method of forming the same
KR100568100B1 (ko) 트렌치형 소자 분리막 형성 방법
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US20100190351A1 (en) Methods for removing dielectric materials
JPH113936A (ja) 半導体装置の製造方法
JP2006156471A (ja) 半導体装置および半導体装置の製造方法
JPH0661342A (ja) トレンチ素子分離膜製造方法
JP3414590B2 (ja) 半導体装置の製造方法
KR100288176B1 (ko) 반도체 장치 제조 방법
US6649488B2 (en) Method of shallow trench isolation
JPH10289946A (ja) 半導体装置の製造方法
KR20060036948A (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
US7214595B2 (en) Method of producing semiconductor devices
JP2000183150A (ja) 半導体装置の製造方法
US6368973B1 (en) Method of manufacturing a shallow trench isolation structure
US7579256B2 (en) Method for forming shallow trench isolation in semiconductor device using a pore-generating layer
JP2003258082A (ja) 半導体装置の製造方法
JP2000306990A (ja) 半導体装置の製造方法
KR100782789B1 (ko) 반도체 소자의 제조 방법
JP2007142311A (ja) 半導体装置及びその製造方法
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
JP2000349151A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees