JP4607613B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4607613B2 JP4607613B2 JP2005033351A JP2005033351A JP4607613B2 JP 4607613 B2 JP4607613 B2 JP 4607613B2 JP 2005033351 A JP2005033351 A JP 2005033351A JP 2005033351 A JP2005033351 A JP 2005033351A JP 4607613 B2 JP4607613 B2 JP 4607613B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- furnace
- semiconductor substrate
- pressure
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 61
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 61
- 230000003647 oxidation Effects 0.000 claims description 59
- 238000007254 oxidation reaction Methods 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 53
- 229920001709 polysilazane Polymers 0.000 claims description 38
- 229920000642 polymer Polymers 0.000 claims description 32
- 239000002904 solvent Substances 0.000 claims description 21
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 20
- 229910052799 carbon Inorganic materials 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 52
- 229910004298 SiO 2 Inorganic materials 0.000 description 51
- 238000002955 isolation Methods 0.000 description 49
- 229910052581 Si3N4 Inorganic materials 0.000 description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 41
- 239000000243 solution Substances 0.000 description 25
- 230000000052 comparative effect Effects 0.000 description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- DURPTKYDGMDSBL-UHFFFAOYSA-N 1-butoxybutane Chemical compound CCCCOCCCC DURPTKYDGMDSBL-UHFFFAOYSA-N 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 8
- 239000008096 xylene Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
- C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
- C23C18/125—Process of deposition of the inorganic material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
- C23C18/06—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
- C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
- C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
- C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
- C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
- C23C18/1229—Composition of the substrate
- C23C18/1245—Inorganic substrates other than metallic
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
- C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
- C23C18/125—Process of deposition of the inorganic material
- C23C18/1275—Process of deposition of the inorganic material performed under inert atmosphere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
- H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
- H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thermal Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Inorganic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体装置の製造方法に関する。
近年、ＬＳＩの微細化は、高集積化、動作速度の向上及び低消費電力化、並びに製造コストの抑制を目的として、最小加工寸法（例えばトランジスタのゲート長）が０.１μｍ近くになるまで進められており、今後さらに０.１μｍ以下になるまで進展すると予測されている。例えばロジックデバイスの場合には、トランジスタのゲート長が３０ｎｍ程度まで微細化されたデバイスが開発されている。
ところで、トランジスタなどの素子の微細化には、素子面積の半分以上を占める素子分離領域を微細化することが重要である。近年、かかる素子分離領域の形成方法としては、半導体基板の表面部分にエッチングを行って素子分離溝を形成し、当該素子分離溝に絶縁膜を埋め込むことにより、素子分離領域（すなわち素子分離絶縁膜）を形成するＳＴＩ（Shallow Trench Isolation）法が採用されている。このＳＴＩ法を使用することにより、素子分離領域の幅が、７０〜９０ｎｍ程度の０.１μｍ以下に達している。
また、高集積化が要求されるメモリでは、トランジスタなどが形成される素子形成領域（アクティブエリア）と素子分離領域の幅がいずれも、７０〜９０ｎｍ程度の０.１μｍ以下に達しつつあるが、この場合も、素子分離領域を微細化することが重要になっている。
一方、素子の微細化に伴って、素子分離領域を形成することは困難になっている。隣接する素子間の分離は、当該隣接する素子間の実効的距離、すなわち素子分離領域に沿って迂回するときの最短距離（素子分離溝の深さ×２＋素子分離溝の幅）によって決定される。
よって、デバイスを微細化しても、隣接する素子間の絶縁性を低下させないためには、上述の実効的距離、すなわち素子分離溝の深さを維持することが求められる。しかし、素子分離溝の幅は、微細化によって短くなるため、当該素子分離溝のアスペクト比（素子分離溝の深さ／素子分離溝の幅）は、微細化が進むことに応じて大きくなり、その結果、素子分離溝に絶縁膜を埋め込むことが困難になっている。
かかる素子分離溝に絶縁膜を埋め込む方法として、高密度プラズマ（High Density Plasma：ＨＤＰ）ＣＶＤ法が用いられている。この高密度プラズマＣＶＤ法を用いて、素子分離溝に絶縁膜であるシリコン酸化膜を埋め込む場合には、最小加工寸法が０.１μｍ以下であると、アスペクト比が３以上になるため、素子分離溝に埋め込まれた絶縁膜にボイド（未充填部分）が形成され易いという不都合がある。
そこで、微細化が進んだ素子分離溝に絶縁膜を埋め込む方法としては、スピンコーティング法（半導体基板を回転させながら、所定の溶液を当該半導体基板に塗布する方法）によって、ＳＯＧ（Spin On Glass）膜を形成することにより、埋め込みを行う方法がある。
また、流動性を有するＴＥＯＳ（Tetraethoxysilane）ガスとＯ３（オゾン）ガスとを反応させて、シリコン酸化膜を形成することにより、埋め込みを行う方法がある。
また、流動性を有するＴＥＯＳ（Tetraethoxysilane）ガスとＯ３（オゾン）ガスとを反応させて、シリコン酸化膜を形成することにより、埋め込みを行う方法がある。
さらに、高密度プラズマＣＶＤ法を用いて、素子分離溝にシリコン酸化膜を埋め込んだ後、当該高密度プラズマＣＶＤ法によっては埋め込みができなかった部分に、ＴＥＯＳガスとＯ３（オゾン）ガスを反応させることによって形成されるシリコン酸化膜を埋め込む方法がある。
近年では、半導体基板に形成された素子分離溝を埋め込むように、過水素化シラザン重合体溶液を当該半導体基板に塗布した後、水蒸気雰囲気で酸化処理を行うことにより、素子分離絶縁膜であるシリコン酸化膜を形成する方法が行われている（例えば特許文献１及び２参照）。
具体的には、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）をキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
そして、半導体基板に形成された素子分離溝を埋め込むように、スピンコーティング法によって過水素化シラザン重合体溶液を半導体基板の表面に塗布する。この塗布された過水素化シラザン重合体溶液に対して、所定の熱処理を行うことにより、過水素化シラザン重合体溶液中の溶媒を揮発させ、ポリシラザン（Polysilazane）膜を形成する。その後、このポリシラザン膜に対して酸化処理を行うことにより、素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜を形成する。
ところで、過水素化シラザン重合体溶液中の溶媒を揮発させることによって形成されたポリシラザン膜には、キシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に含まれる炭素（Ｃ）が、不純物として残存している。
従って、膜質の良いシリコン酸化（ＳｉＯ２）膜を形成するためには、酸化処理の際の酸化量を多くすることにより、不純物である炭素（Ｃ）を除去する必要がある。しかし、酸化量を多くすると、例えば素子形成領域（アクティブエリア）に、ゲート絶縁膜となるシリコン酸化膜や、ゲート電極となるポリシリコン膜が形成されている場合には、これらシリコン酸化膜やポリシリコン膜が酸化され、その結果、トランジスタの電気的特性や信頼性が劣化するという問題があった。
一方、かかる素子形成領域における酸化を抑制するため、酸化量を少なくすると、シリコン酸化（ＳｉＯ２）膜中に炭素（Ｃ）などの不純物が残存し、これがプラスの固定電荷として作用することになり、この場合も、トランジスタの電気的特性や信頼性が劣化するという問題があった。
以下、素子分離絶縁膜の形成方法に関する文献名を記載する。
特開２００４−１７９６１４号公報
特開２００２−３６７９８０号公報
本発明は、トランジスタの電気的特性や信頼性が劣化することを抑制することができる半導体装置の製造方法を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、
過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン重合体溶液を半導体基板上に塗布することにより、塗布膜を形成するステップと、
前記塗布膜に対して熱処理を行って、前記溶媒を揮発させることにより、ポリシラザン膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記ポリシラザン膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする。
過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン重合体溶液を半導体基板上に塗布することにより、塗布膜を形成するステップと、
前記塗布膜に対して熱処理を行って、前記溶媒を揮発させることにより、ポリシラザン膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記ポリシラザン膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする。
本発明の一態様による半導体装置の製造方法は、
シリコンを含む材料を、炭素を含む溶媒に分散することによって生成された所定の溶液を半導体基板上に塗布することにより、第１の膜を形成するステップと、
前記第１の膜に対して熱処理を行って、前記溶媒を揮発させることにより、第２の膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記第２の膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする。
シリコンを含む材料を、炭素を含む溶媒に分散することによって生成された所定の溶液を半導体基板上に塗布することにより、第１の膜を形成するステップと、
前記第１の膜に対して熱処理を行って、前記溶媒を揮発させることにより、第２の膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記第２の膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする。
本発明の半導体装置の製造方法によれば、トランジスタの電気的特性や信頼性が劣化することを抑制することができる。
以下、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
図１〜図３に、本発明の第１の実施の形態による素子分離絶縁膜の形成方法を示す。図１に示すように、熱酸化法によって、半導体基板１０上にシリコン酸化（ＳｉＯ２）膜２０を５ｎｍ程度形成した後、ＣＶＤ法によって、後に行われるＣＭＰ法による研磨のストッパとなるシリコン窒化（ＳｉＮ）膜３０を１５０ｎｍ程度形成する。
図１〜図３に、本発明の第１の実施の形態による素子分離絶縁膜の形成方法を示す。図１に示すように、熱酸化法によって、半導体基板１０上にシリコン酸化（ＳｉＯ２）膜２０を５ｎｍ程度形成した後、ＣＶＤ法によって、後に行われるＣＭＰ法による研磨のストッパとなるシリコン窒化（ＳｉＮ）膜３０を１５０ｎｍ程度形成する。
ＣＶＤ法によって、シリコン窒化（ＳｉＮ）膜３０の全面に、シリコン酸化（ＳｉＯ２）膜（図示せず）を形成する。このシリコン酸化（ＳｉＯ２）膜上に、フォトレジスト（図示せず）を塗布し、露光及び現像を行うことにより、レジストマスク（図示せず）を形成する。
このレジストマスクをマスクとして、ＲＩＥによって、シリコン酸化（ＳｉＯ２）膜にパターニングを行うことにより、ハードマスクを形成する。その後、アッシャー（レジストを気相中で除去する装置）と、硫酸過酸化水素水混合液によるエッチングとによって、レジストマスクを除去する。
このハードマスクをマスクとして、ＲＩＥによって、シリコン窒化（ＳｉＮ）膜３０及びシリコン酸化（ＳｉＯ２）膜２０に順次パターニングを行う。さらにハードマスクをマスクとして、半導体基板１０にエッチングを行うことにより、半導体基板１０の表面からの深さが３００ｎｍ程度の素子分離溝４０を形成する。
フッ酸蒸気（フッ酸を含む蒸気）によって、ハードマスクを除去した後、熱酸化法によって、素子分離溝４０の内部表面にシリコン酸化（ＳｉＯ２）膜５０を４ｎｍ程度形成する。
続いて、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）を例えばキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
図２に示すように、スピンコーティング法によって、半導体基板１０の表面部分に形成された素子分離溝４０を埋め込むように、半導体基板１０を回転させながら、過水素化シラザン重合体溶液を当該半導体基板１０の表面に塗布することにより、塗布膜６０を形成する。
このように、液体である過水素化シラザン重合体溶液を塗布することにより、素子分離溝４０のアスペクト比が高くても、高密度プラズマＣＶＤ法を用いて埋め込みを行う場合のように、素子分離溝４０内部にボイド（未充填部分）やシーム（継ぎ目状の未充填部分）が形成されることがなくなる。
なお、この場合、スピンコーティング法の条件は、例えば半導体基板１０の回転速度が４０００ｒｐｍ、回転時間が３０秒、過水素化シラザン重合体溶液の滴下量が８ｃｃ、塗布膜６０の狙い膜厚が５００ｎｍ程度である。
そして、この塗布膜６０が形成された半導体基板１０をホットプレート上に載置した後、温度が１８０℃の不活性ガス雰囲気中で、塗布膜６０に対して３分間ベーク（加熱）する熱処理を行う。
これにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜７０を形成する。なお、この場合、このポリシラザン膜７０には、溶媒に含まれる炭素（Ｃ）や炭化水素が、不純物として数％〜十数％程度残存している。
そして、このポリシラザン膜７０が形成された半導体基板１０を、図示しないバッチ式の拡散炉に挿入し、当該拡散炉において、ポリシラザン膜７０に対して酸化処理を行うことにより、素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜８０を形成する。
ここで図４に、半導体基板１０を拡散炉内に挿入するタイミングから、酸化処理を行った後、拡散炉から半導体基板１０を取り出すタイミングまでにおける、拡散炉内の圧力の変化を示す。
この図４に示すように、拡散炉内の圧力を７６０Ｔｏｒｒ（大気圧）にすると共に、温度を２００℃程度にした上で、半導体基板１０を拡散炉内に挿入する。その後、拡散炉内の圧力を１００Ｔｏｒｒまで低下させる。なお、この場合、拡散炉内の圧力を１００Ｔｏｒｒ以下にすれば良い。
続いて、拡散炉内の温度を例えば２００℃から５００℃に上昇させた後、半導体基板１０の挿入から３５分経過したタイミングで、拡散炉内に水蒸気を導入する。そして、拡散炉内の圧力を５分間で３５０Ｔｏｒｒまで上昇させながら、ポリシラザン膜７０に対して酸化処理を行う。
なお、この場合、拡散炉内の圧力が２００〜７００Ｔｏｒｒの範囲内になるように圧力を上昇させれば良い。また、拡散炉内の圧力を上昇させる昇圧速度を５０Ｔｏｒｒ／ｍｉｎにしたが、図示しないドライポンプの排気速度を調整することにより、昇圧速度は５０〜１００Ｔｏｒｒ／ｍｉｎの範囲内であれば良い。また、酸化処理を行う際における拡散炉内の温度は、２００〜８００℃の範囲内であれば良い。
さらに、図示しない拡散炉の圧力制御部によって、拡散炉内の圧力を上昇させる制御を行っても良い。また、多段階の圧力ステップを設け、階段状に拡散炉内の圧力を上昇させても良い。
拡散炉内の圧力を３５０Ｔｏｒｒに保ちつつ、さらに水蒸気雰囲気中で２５分間酸化処理を行うことにより、ポリシラザン膜７０をシリコン酸化（ＳｉＯ２）膜８０に変換する。そして、半導体基板１０の挿入から６５分経過したタイミングで、拡散炉内に水蒸気を導入することを停止した後、真空引きを行って、拡散炉内の圧力を一旦０Ｔｏｒｒにする。その後、再び拡散炉内の圧力を上昇させ、当該拡散炉内の圧力を７６０Ｔｏｒｒ（大気圧）にした上で、半導体基板１０を拡散炉内から取り出す。
このように本実施の形態によれば、拡散炉内の圧力を低くして、炭素（Ｃ）や窒素（Ｎ）などの不純物がポリシラザン膜７０から外部に拡散し易くした上で、水蒸気の導入によって拡散炉内の圧力を上昇させながら酸化処理を行うことにより、ポリシラザン膜７０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物を除去しながら、ポリシラザン膜７０中のＳｉ−Ｎ結合をＳｉ−Ｏ結合に変換して、ポリシラザン膜７０をシリコン酸化（ＳｉＯ２）膜８０に変換する。なお、ポリシラザン膜７０をシリコン酸化（ＳｉＯ２）膜８０に変換する際の反応式は、次式
化１ ＳｉＨ２ＮＨ＋２Ｏ→ＳｉＯ２＋ＮＨ３ …（１）
によって示される。
化１ ＳｉＨ２ＮＨ＋２Ｏ→ＳｉＯ２＋ＮＨ３ …（１）
によって示される。
また、この場合、ポリシラザン膜７０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物が除去されることにより、ポリシラザン膜７０から得られたシリコン酸化（ＳｉＯ２）膜８０は緻密化されている。
ここで図５に、比較例として、半導体基板１０を拡散炉内に挿入した後、拡散炉内の圧力を３５０Ｔｏｒｒに低下させ、拡散炉内に水蒸気の導入を開始するタイミングから、水蒸気の導入を終了するタイミングまで、拡散炉内の圧力を変化させることなく３５０Ｔｏｒｒに維持した状態で、酸化処理を行う場合における、拡散炉内の圧力の変化を示す。
なお、拡散炉内には、酸化量をチェックするための半導体基板であるテスト基板が設けられ、図６に示すように、このテスト基板によれば、比較例による酸化処理と、本実施の形態による酸化処理とのいずれも、テスト基板上に形成されたシリコン酸化（ＳｉＯ２）膜の膜厚の平均値は１.３ｎｍ程度となり、酸化量は同程度である。
しかし、シリコン酸化（ＳｉＯ２）膜８０中の炭素（Ｃ）濃度は、比較例の場合には、８×１０１９／ｃｍ３であるのに対して、本実施の形態の場合には、２×１０１９／ｃｍ３であり、本実施の形態による酸化処理を用いれば、比較例による酸化処理と比べて、シリコン酸化（ＳｉＯ２）膜８０中の炭素（Ｃ）濃度を大幅に低下させることができる。
このように本実施の形態によれば、比較例による酸化処理の酸化量を増加させることなく、比較例と同程度の酸化量で、プラスの固定電荷として作用する炭素（Ｃ）濃度を比較例よりも大幅に低下させることができ、従ってトランジスタの電気的特性及び信頼性を向上させることができる。
ところで、拡散炉内の圧力が低いと、拡散炉内に導入される水蒸気の拡散速度は速くなって、水蒸気は拡散し易くなる。従って本実施の形態のように、拡散炉内の圧力を低くして水蒸気を導入すれば、水蒸気が、半導体基板１０の周辺部分だけでなく、中心部分にも十分に拡散する。
例えば図６に示すように、テスト基板上に形成されたシリコン酸化（ＳｉＯ２）膜の膜厚のばらつき量は、比較例による酸化処理の場合には８％であるのに対して、本実施の形態による酸化処理の場合には３％である。このように本実施の形態による酸化処理を用いれば、比較例による酸化処理と比べて、シリコン酸化（ＳｉＯ２）膜の膜厚のばらつき量を低減することができ、従って同一の半導体基板内における酸化量の均一性を向上させることができる。
また、バッチ式の拡散炉には、複数の半導体基板が挿入される。従って、上述したように、本実施の形態による酸化処理を用いれば、水蒸気は拡散し易くなるため、比較例による酸化処理と比べて、異なる半導体基板に形成されるシリコン酸化（ＳｉＯ２）膜の膜厚のばらつき量を低減することができ、従って異なる半導体基板間における酸化量の均一性を向上させることができる。
次いで、例えば９００℃の温度の乾燥酸素中で３０分間、シリコン酸化（ＳｉＯ２）膜８０に対して熱処理（アニール）を行うことにより、シリコン酸化（ＳｉＯ２）膜８０を緻密化する。
図３に示すように、ＣＭＰ法によって、シリコン窒化（ＳｉＮ）膜３０をストッパとして、シリコン酸化（ＳｉＯ２）膜８０を研磨してその表面を平坦化することにより、シリコン窒化（ＳｉＮ）膜３０を露出させる。そして、リン酸を加熱したホットリン酸を用いて、シリコン窒化（ＳｉＮ）膜３０を除去した後、所望の工程を行うことにより、半導体基板１０の素子形成領域１０Ａ上にトランジスタなどの素子を形成する。
なお上述の第１の実施の形態は一例であって、本発明を限定するものではない。例えば過水素化シラザン重合体溶液のみによって埋め込みを行うのではなく、高密度プラズマＣＶＤ法を用いて埋め込みを行った後、当該高密度プラズマＣＶＤ法によっては埋め込みができなかった部分を、過水素化シラザン重合体溶液によって埋め込んでも良い。
（２）第２の実施の形態
図７〜図１０に、本発明の第２の実施の形態による素子分離絶縁膜の形成方法を示す。なお、本実施の形態は、ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタを分離するための素子分離絶縁膜を形成する場合を示し、この場合、半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極を形成した後に、素子分離絶縁膜を形成する。
図７〜図１０に、本発明の第２の実施の形態による素子分離絶縁膜の形成方法を示す。なお、本実施の形態は、ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタを分離するための素子分離絶縁膜を形成する場合を示し、この場合、半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極を形成した後に、素子分離絶縁膜を形成する。
図７に示すように、熱酸化法によって、半導体基板１００上にトンネル絶縁膜となるシリコン酸化（ＳｉＯ２）膜１１０を形成する。その後、ＣＶＤ法によって、浮遊ゲート電極となるポリシリコン膜１２０を形成した後、後に行われるＣＭＰ法による研磨のストッパとなるシリコン窒化（ＳｉＮ）膜１３０を形成する。
第１の実施の形態と同様に、ハードマスクを形成した後、当該ハードマスクをマスクとして、ＲＩＥによって、シリコン窒化（ＳｉＮ）膜１３０、ポリシリコン膜１２０、シリコン酸化（ＳｉＯ２）膜１１０に順次パターニングを行う。さらにハードマスクをマスクとして、半導体基板１００にエッチングを行うことにより、半導体基板１００の表面からの深さが２００ｎｍ程度の素子分離溝１４０Ａ及び１４０Ｂを形成する。
フッ酸蒸気（フッ酸を含む蒸気）によって、ハードマスクを除去した後、熱酸化法によって、素子分離溝１４０Ａ及び１４０Ｂの内部表面にシリコン酸化（ＳｉＯ２）膜１５０を４ｎｍ程度形成する。
図８に示すように、高密度プラズマＣＶＤ法によって、素子分離溝１４０Ａ及び１４０Ｂを埋め込むように、シリコン酸化（ＳｉＯ２）膜１５０及びシリコン窒化（ＳｉＮ）膜１３０上に、素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜１６０を形成する。
このシリコン酸化（ＳｉＯ２）膜１６０は、アスペクト比が小さい素子分離溝１４０Ｂを完全に埋め込むが、アスペクト比が大きい素子分離溝１４０Ａを完全に埋め込むことができず、当該素子分離溝１４０Ａには、スリット状の間隙（かんげき）１７０が残存する。なお、このスリット状の間隙１７０は、アスペクト比が１０以上になるため、高密度プラズマＣＶＤ法によって埋め込みを行うことは困難である。
続いて、第１の実施の形態と同様に、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）を例えばキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
図９に示すように、スピンコーティング法によって、シリコン酸化（ＳｉＯ２）膜１６０に形成された間隙１７０を埋め込むように、半導体基板１００を回転させながら、過水素化シラザン重合体溶液をシリコン酸化（ＳｉＯ２）膜１６０の表面に塗布することにより、塗布膜１８０を形成する。
このように、液体である過水素化シラザン重合体溶液を塗布することにより、シリコン酸化（ＳｉＯ２）膜１６０に形成された間隙１７０のアスペクト比が高くても、ボイド（未充填部分）やシーム（継ぎ目状の未充填部分）を形成することなく、埋め込みを行うことができる。なお、スピンコーティング法の条件は、第１の実施の形態と同様である。
そして、第１の実施の形態と同様に、塗布膜１８０に対して所定の熱処理を行うことにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜１９０を形成する。なお、この場合、このポリシラザン膜１９０には、溶媒に含まれる炭素（Ｃ）や炭化水素が、不純物として数％〜十数％程度残存している。
そして、このポリシラザン膜１９０が形成された半導体基板１００を、図示しないバッチ式の拡散炉に挿入する。この拡散炉において、ポリシラザン膜１９０に対して、第１の実施の形態と同様の酸化処理を行うことにより、シリコン酸化（ＳｉＯ２）膜１６０と共に素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜２００を形成する。
すなわち、拡散炉内に水蒸気を導入することによって、拡散炉内の圧力を上昇させながら酸化処理を行い、拡散炉内が所定の圧力に上昇した後は、当該圧力を保ちながらさらに所定時間酸化処理を行うことにより、ポリシラザン膜１９０をシリコン酸化（ＳｉＯ２）膜２００に変換する。なお、酸化処理を行う際の種々の条件は、第１の実施の形態と同様である。
このようにして、ポリシラザン膜１９０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物を除去しながら、ポリシラザン膜１９０をシリコン酸化（ＳｉＯ２）膜２００に変換する。
また、この場合、第１の実施の形態と同様に、ポリシラザン膜１９０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物が除去されることにより、ポリシラザン膜１９０から得られたシリコン酸化（ＳｉＯ２）膜２００は緻密化されている。
このように本実施の形態によれば、拡散炉内の圧力を一定にして酸化処理を行う場合と比較して、酸化処理の酸化量を増加させることなく、当該比較例と同程度の酸化量で、プラスの固定電荷として作用する炭素（Ｃ）濃度を比較例よりも大幅に低下させることができ、従ってトランジスタの電気的特性及び信頼性を向上させることができる。
なお、本実施の形態の場合、酸化量を増加させる必要がない分、トンネル絶縁膜となるシリコン酸化（ＳｉＯ２）膜１１０のエッジ部の膜厚が厚くなる、いわゆるバーズビークの発生を抑制することができ、また熱処理によるシリコン酸化（ＳｉＯ２）膜１１０の劣化を抑制することができる。
さらに、第１の実施の形態と同様に、同一の半導体基板内における酸化量の均一性を向上させることができると共に、異なる半導体基板間における酸化量の均一性をも向上させることができる。
次いで、第１の実施の形態と同様に、シリコン酸化（ＳｉＯ２）膜２００に対して所定の熱処理（アニール）を行うことにより、シリコン酸化（ＳｉＯ２）膜２００を緻密化する。
図１０に示すように、ＣＭＰ法によって、シリコン窒化（ＳｉＮ）膜１３０をストッパとして、シリコン酸化（ＳｉＯ２）膜１６０及び２００を研磨してその表面を平坦化することにより、シリコン窒化（ＳｉＮ）膜１３０を露出させる。その後、ホットリン酸を用いてシリコン窒化（ＳｉＮ）膜１３０を除去する。
そして、浮遊ゲート電極であるポリシリコン膜１２０上に、絶縁膜を介して図示しない制御ゲート電極を形成するなどの所望の工程を行うことにより、ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタを製造する。
なお上述の第２の実施の形態は一例であって、本発明を限定するものではない。例えば高密度プラズマＣＶＤ法によってシリコン酸化（ＳｉＯ２）膜１６０を形成したが、熱ＣＶＤ法によってＨＴＯ（High Temperature Oxide）膜を形成しても良い。また、高密度プラズマＣＶＤ法を用いて埋め込みを行った後、当該高密度プラズマ法によっては埋め込みを行うことができなかった間隙１７０を、過水素化シラザン重合体溶液によって埋め込んだが、過水素化シラザン重合体溶液のみによって埋め込みを行っても良い。
（３）他の実施の形態
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば素子分離絶縁膜ではなく層間絶縁膜を形成する際に、第１及び第２の実施の形態による酸化処理を適用することも可能である。ここで、図１１〜図１３に、本発明の他の実施の形態による層間絶縁膜の形成方法を示す。
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば素子分離絶縁膜ではなく層間絶縁膜を形成する際に、第１及び第２の実施の形態による酸化処理を適用することも可能である。ここで、図１１〜図１３に、本発明の他の実施の形態による層間絶縁膜の形成方法を示す。
図１１に示すように、まず半導体基板３００上に素子分離絶縁膜３１０Ａ及び３１０Ｂを形成し、さらにゲート絶縁膜３２０及びゲート電極３３０を形成する。その後、ソースエクステンション領域３４０Ａ及びドレインエクステンション領域３４０Ｂ、ゲート電極側壁３５０Ａ及び３５０Ｂ、ソース領域３６０Ａ及びドレイン領域３６０Ｂを順次形成する。
その後、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉛（Ｐｂ）などの金属膜をスパッタ法によって形成した後、アニールを行うことにより、ゲート電極３３０並びにソース領域３６０Ａ及びドレイン領域３６０Ｂの表面部分に、寄生抵抗を低減するためのシリサイド膜３７０Ａ〜３７０Ｃを形成する。
図１２に示すように、後にコンタクトホールを形成する際のエッチングストッパとなるシリコン窒化（ＳｉＮ）膜３８０を形成する。
続いて、第１の実施の形態と同様に、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）を例えばキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
スピンコーティング法によって、半導体基板３００を回転させながら、過水素化シラザン重合体溶液をシリコン窒化（ＳｉＮ）膜３８０の表面に塗布することにより、塗布膜３９０を形成する。なお、スピンコーティング法の条件は、第１の実施の形態と同様である。
そして、第１の実施の形態と同様に、塗布膜３９０に対して所定の熱処理を行うことにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜４００を形成する。なお、この場合、このポリシラザン膜４００には、溶媒に含まれる炭素（Ｃ）や炭化水素が、不純物として数％〜十数％程度残存している。
そして、このポリシラザン膜４００が形成された半導体基板３００を、図示しないバッチ式の拡散炉に挿入する。この拡散炉において、ポリシラザン膜３００に対して、第１の実施の形態と同様の酸化処理を行うことにより、層間絶縁膜となるシリコン酸化（ＳｉＯ２）膜４１０を形成する。
すなわち、拡散炉内に水蒸気を導入することによって、拡散炉内の圧力を上昇させながら酸化処理を行い、拡散炉内が所定の圧力に上昇した後は、当該圧力を保ちながらさらに所定時間酸化処理を行うことにより、ポリシラザン膜４００をシリコン酸化（ＳｉＯ２）膜４１０に変換する。なお、酸化処理を行う際の種々の条件は、第１の実施の形態と同様であるが、拡散炉内の温度は、２００〜５００℃の範囲内になるように調整される。
このようにして、ポリシラザン膜４００に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物を除去しながら、ポリシラザン膜４００をシリコン酸化（ＳｉＯ２）膜４１０に変換する。
ところで、層間絶縁膜であるシリコン酸化（ＳｉＯ２）膜４１０を例えば５００℃以上の高温で形成すると、シリサイド膜３７０Ａ〜３７０Ｃが凝集し、当該シリサイド膜３７０Ａ〜３７０Ｃの高抵抗化を引き起こす。このため層間絶縁膜は、低温で形成することが求められ、例えばシリサイド膜３７０Ａ〜３７０Ｃがニッケルシリサイドである場合には、層間絶縁膜を５００℃以下の温度で形成することが必要となる。
そこで、例えば高密度プラズマＣＶＤ法を用いれば、低温で層間絶縁膜を形成することが可能である。しかし、高密度プラズマＣＶＤ法を用いて層間絶縁膜を形成すると、エッチングストッパとなるシリコン窒化（ＳｉＮ）膜３８０に対していわゆるプラズマダメージ（プラズマ損傷）を与え、当該シリコン窒化（ＳｉＮ）膜３８０の膜質を劣化させることになる。
これに対して、本実施の形態によれば、低温で層間絶縁膜を形成することができ、これによりシリサイド膜３７０Ａ〜３７０Ｃの高抵抗化を抑制することができる。また、高密度プラズマＣＶＤ法のように、エッチングストッパとなるシリコン窒化（ＳｉＮ）膜３８０にプラズマダメージが生じることがなく、これによりシリコン窒化（ＳｉＮ）膜３８０の膜質が劣化することを抑制することができる。
図１３に示すように、シリコン窒化（ＳｉＮ）膜３８０をエッチングストッパとして、シリコン酸化（ＳｉＯ２）膜４１０にエッチングを行って、コンタクトホール（図示せず）を形成する。その後、シリコン窒化（ＳｉＮ）膜３８０を開口するためのエッチングを行うことにより、シリサイド膜３７０Ａ〜３７０Ｃの上面の一部を露出させる。
このコンタクトホールに例えばタングステンなどを埋め込むことにより、コンタクトプラグ４２０を形成した後、シリコン酸化（ＳｉＯ２）膜４１０及びコンタクトプラグ４２０上に例えばアルミニウムなどの配線４３０を形成する。
１０、１００、３００ 半導体基板
４０、１４０ 素子分離溝
６０、１８０、３９０ 塗布膜
７０、１９０、４００ ポリシラザン膜
８０、１１０、１６０、２００、４１０ シリコン酸化膜
１２０ ポリシリコン膜
１７０ 間隙
３７０ シリサイド膜
３８０ シリコン窒化膜
４０、１４０ 素子分離溝
６０、１８０、３９０ 塗布膜
７０、１９０、４００ ポリシラザン膜
８０、１１０、１６０、２００、４１０ シリコン酸化膜
１２０ ポリシリコン膜
１７０ 間隙
３７０ シリサイド膜
３８０ シリコン窒化膜
Claims (5)
- 過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン重合体溶液を半導体基板上に塗布することにより、塗布膜を形成するステップと、
前記塗布膜に対して熱処理を行って、前記溶媒を揮発させることにより、ポリシラザン膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記ポリシラザン膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする半導体装置の製造方法。 - 前記シリコン酸化膜を形成するステップでは、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら酸化処理を行い、前記炉内が所定の圧力に上昇した後は、当該圧力を保ちながらさらに所定時間酸化処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップをさらに備え、
前記塗布膜を形成するステップでは、前記溝を埋め込むように、前記過水素化シラザン重合体溶液を前記半導体基板上に塗布することを特徴とする請求項１記載の半導体装置の製造方法。 - 前記半導体基板上に半導体素子を形成するステップをさらに備え、
前記塗布膜を形成するステップでは、前記過水素化シラザン重合体溶液を前記半導体基板及び前記半導体素子上に塗布することにより、層間絶縁膜となる前記塗布膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。 - シリコンを含む材料を、炭素を含む溶媒に分散することによって生成された所定の溶液を半導体基板上に塗布することにより、第１の膜を形成するステップと、
前記第１の膜に対して熱処理を行って、前記溶媒を揮発させることにより、第２の膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記第２の膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005033351A JP4607613B2 (ja) | 2005-02-09 | 2005-02-09 | 半導体装置の製造方法 |
| US11/167,233 US7238587B2 (en) | 2005-02-09 | 2005-06-28 | Semiconductor device fabrication method |
| TW095104377A TW200644154A (en) | 2005-02-09 | 2006-02-09 | Method of manufacturing semiconductor device |
| US11/798,956 US7598151B2 (en) | 2005-02-09 | 2007-05-18 | Semiconductor device fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005033351A JP4607613B2 (ja) | 2005-02-09 | 2005-02-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006222220A JP2006222220A (ja) | 2006-08-24 |
| JP4607613B2 true JP4607613B2 (ja) | 2011-01-05 |
Family
ID=36780515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005033351A Active JP4607613B2 (ja) | 2005-02-09 | 2005-02-09 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7238587B2 (ja) |
| JP (1) | JP4607613B2 (ja) |
| TW (1) | TW200644154A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037840B2 (en) * | 2004-01-26 | 2006-05-02 | Micron Technology, Inc. | Methods of forming planarized surfaces over semiconductor substrates |
| JP4607613B2 (ja) * | 2005-02-09 | 2011-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4886219B2 (ja) * | 2005-06-02 | 2012-02-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4509868B2 (ja) * | 2005-06-07 | 2010-07-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US7514742B2 (en) * | 2005-10-13 | 2009-04-07 | Macronix International Co., Ltd. | Recessed shallow trench isolation |
| JP4504300B2 (ja) * | 2005-11-11 | 2010-07-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4901221B2 (ja) * | 2006-01-17 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
| TWI389250B (zh) * | 2006-01-18 | 2013-03-11 | Az Electronic Mat Ip Japan Kk | 矽石質膜之製法及附有由它製造的矽石質膜之基板 |
| JP2008103645A (ja) * | 2006-10-20 | 2008-05-01 | Toshiba Corp | 半導体装置の製造方法 |
| US20080305609A1 (en) * | 2007-06-06 | 2008-12-11 | Hui-Shen Shih | Method for forming a seamless shallow trench isolation |
| US7892942B2 (en) * | 2007-07-09 | 2011-02-22 | Micron Technology Inc. | Methods of forming semiconductor constructions, and methods of forming isolation regions |
| KR20090051894A (ko) * | 2007-11-20 | 2009-05-25 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| JP5329825B2 (ja) | 2008-02-25 | 2013-10-30 | 株式会社東芝 | 半導体装置の製造方法 |
| US8080463B2 (en) * | 2009-01-23 | 2011-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and silicon oxide film forming method |
| JP2010283256A (ja) * | 2009-06-08 | 2010-12-16 | Toshiba Corp | 半導体装置およびｎａｎｄ型フラッシュメモリの製造方法 |
| KR20120099448A (ko) | 2009-10-28 | 2012-09-10 | 다우 코닝 코포레이션 | 폴리실란-폴리실라잔 코폴리머 및 이들의 제조방법 및 용도 |
| JP5670777B2 (ja) * | 2011-02-10 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9121237B2 (en) | 2011-07-28 | 2015-09-01 | Baker Hughes Incorporated | Methods of coating wellbore tools and components having such coatings |
| JPWO2013065771A1 (ja) * | 2011-11-01 | 2015-04-02 | 株式会社日立国際電気 | 半導体装置の製造方法、半導体装置の製造装置及び記録媒体 |
| JP2014116342A (ja) * | 2012-12-06 | 2014-06-26 | Toshiba Corp | 半導体装置の製造方法 |
| KR101571715B1 (ko) | 2014-04-23 | 2015-11-25 | 주식회사 풍산 | 고압 열처리를 이용한 스핀 온 글래스 절연막 형성방법 |
| US9761658B2 (en) | 2014-12-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure with raised portion between active areas and manufacturing method thereof |
| US11450526B2 (en) * | 2018-05-30 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cyclic spin-on coating process for forming dielectric material |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058646A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | 半導体装置の製造方法 |
| JP2002367980A (ja) * | 2001-06-07 | 2002-12-20 | Samsung Electronics Co Ltd | 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法 |
| JP2004179614A (ja) * | 2002-10-02 | 2004-06-24 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| JP3178412B2 (ja) * | 1998-04-27 | 2001-06-18 | 日本電気株式会社 | トレンチ・アイソレーション構造の形成方法 |
| US6372569B1 (en) * | 2000-01-18 | 2002-04-16 | Chartered Semiconductor Manufacturing Ltd. | Selective formation of hydrogen rich PECVD silicon nitride for improved NMOS transistor performance |
| JP5020425B2 (ja) * | 2000-04-25 | 2012-09-05 | Ａｚエレクトロニックマテリアルズ株式会社 | 微細溝をシリカ質材料で埋封する方法 |
| KR100568100B1 (ko) * | 2001-03-05 | 2006-04-05 | 삼성전자주식회사 | 트렌치형 소자 분리막 형성 방법 |
| TW531833B (en) | 2002-02-22 | 2003-05-11 | Nanya Technology Corp | Manufacturing method for shallow trench isolation with high aspect ratio |
| US6727194B2 (en) * | 2002-08-02 | 2004-04-27 | Wafermasters, Inc. | Wafer batch processing system and method |
| JP4538259B2 (ja) | 2003-04-23 | 2010-09-08 | 東京エレクトロン株式会社 | 層間絶縁膜の表面改質方法及び表面改質装置 |
| US6869860B2 (en) * | 2003-06-03 | 2005-03-22 | International Business Machines Corporation | Filling high aspect ratio isolation structures with polysilazane based material |
| US6919636B1 (en) * | 2003-07-31 | 2005-07-19 | Advanced Micro Devices, Inc. | Interconnects with a dielectric sealant layer |
| US7192891B2 (en) * | 2003-08-01 | 2007-03-20 | Samsung Electronics, Co., Ltd. | Method for forming a silicon oxide layer using spin-on glass |
| US7074690B1 (en) * | 2004-03-25 | 2006-07-11 | Novellus Systems, Inc. | Selective gap-fill process |
| JP4607613B2 (ja) * | 2005-02-09 | 2011-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
-
2005
- 2005-02-09 JP JP2005033351A patent/JP4607613B2/ja active Active
- 2005-06-28 US US11/167,233 patent/US7238587B2/en active Active
-
2006
- 2006-02-09 TW TW095104377A patent/TW200644154A/zh unknown
-
2007
- 2007-05-18 US US11/798,956 patent/US7598151B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058646A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | 半導体装置の製造方法 |
| JP2002367980A (ja) * | 2001-06-07 | 2002-12-20 | Samsung Electronics Co Ltd | 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法 |
| JP2004179614A (ja) * | 2002-10-02 | 2004-06-24 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006222220A (ja) | 2006-08-24 |
| US20060178020A1 (en) | 2006-08-10 |
| US7238587B2 (en) | 2007-07-03 |
| US7598151B2 (en) | 2009-10-06 |
| TWI307934B (ja) | 2009-03-21 |
| TW200644154A (en) | 2006-12-16 |
| US20070224749A1 (en) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4607613B2 (ja) | 半導体装置の製造方法 | |
| US7416987B2 (en) | Semiconductor device and method of fabricating the same | |
| US7682927B2 (en) | Method of manufacturing semiconductor device | |
| JP4984558B2 (ja) | 半導体装置の製造方法 | |
| KR100574731B1 (ko) | 반도체 장치의 제조 방법 | |
| US20060151855A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4886021B2 (ja) | 半導体装置及びその製造方法 | |
| US20070004170A1 (en) | Method of manufacturing semiconductor device | |
| US20080305611A1 (en) | Coating composition for forming oxide film and method for producing semiconductor device using the same | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2007221058A (ja) | 半導体装置の製造方法 | |
| JP2006269789A (ja) | 半導体装置及びその製造方法 | |
| JP2009099909A (ja) | 半導体装置の製造方法 | |
| JP5121102B2 (ja) | 半導体装置の製造方法 | |
| JP4015369B2 (ja) | 望ましいゲートプロファイルを有する半導体装置及びその製造方法 | |
| JP2007194286A (ja) | 半導体装置の製造方法 | |
| JP2008177277A (ja) | フラッシュメモリ及びフラッシュメモリの製造方法 | |
| JP4331133B2 (ja) | 半導体装置の製造方法 | |
| JP2010263104A (ja) | 半導体装置及びその製造方法 | |
| JP2007019191A (ja) | 半導体装置とその製造方法 | |
| JP2009076638A (ja) | 半導体装置の製造方法 | |
| JP2008010884A (ja) | 半導体装置の製造方法 | |
| JP2009071168A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP7180425B2 (ja) | 炭化珪素半導体装置 | |
| JP2007142311A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100910 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101007 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4607613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |