JP2014116342A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014116342A
JP2014116342A JP2012267056A JP2012267056A JP2014116342A JP 2014116342 A JP2014116342 A JP 2014116342A JP 2012267056 A JP2012267056 A JP 2012267056A JP 2012267056 A JP2012267056 A JP 2012267056A JP 2014116342 A JP2014116342 A JP 2014116342A
Authority
JP
Japan
Prior art keywords
film
region
semiconductor device
manufacturing
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012267056A
Other languages
English (en)
Inventor
Itsuhiro Utsuno
五大 宇津野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012267056A priority Critical patent/JP2014116342A/ja
Priority to US13/896,808 priority patent/US9281383B2/en
Publication of JP2014116342A publication Critical patent/JP2014116342A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Abstract

【目的】ｐ型のフローティングゲートを形成する際、周辺回路領域へのｐ型の不純物のドーピング量を低減させる手法を提供することを目的とする。
【構成】
実施形態の半導体装置の製造方法では、半導体基板上に、炭素（Ｃ）を上部に含有するシリコン（Ｓｉ）膜を形成する工程と、第１の領域においてＳｉ膜の寸法幅が狭く、第２の領域においてＳｉ膜の寸法幅が広くなるように前記Ｓｉ膜と前記半導体基板とに対して素子分離を行う工程と、素子分離後、少なくとも前記第１の領域において前記Ｓｉ膜の側面を露出させる工程と、前記第１の領域における前記Ｓｉ膜の側面からボロン（Ｂ）を前記Ｓｉ膜内へと拡散させる工程と、を備えたことを特徴とする。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置、特に、半導体記憶装置の開発において、大容量化、低コスト化等を達成すべく、メモリセルの微細化が進められている。例えば、ＮＡＮＤ型不揮発性半導体メモリ装置等のフローティングゲート構造を搭載した半導体記憶装置において、ゲート部分のコントロールゲートとなるワード線間の配線ピッチの微細化が進められている。かかるＬＳＩの微細化は、高集積化による素子の高速動作および低消費電力といった性能向上、ならびに製造コストの抑制を目的として積極的に進められている。近年、量産レベルでも最小加工寸法が例えば２０ｎｍ程度のフラッシュメモリが生産されており、今後も一層の微細化が進展し、技術的難度が高まっていくことが予測されている。
電気的にデータの書換えが可能なＮＡＮＤ型不揮発性半導体メモリ装置は、セルトランジスタのフローティングゲートの電荷量を変化させることでそのしきい値電圧を変え、データを記憶する。一般的には、ゲート絶縁膜を介したフローティングゲートと半導体基板との間で電子の放出および注入を行う。これにより、フローティングゲートの電荷量の制御が行われる。しかしながら、昨今の微細化の要求に伴い、回路の微細化が進むにつれて様々な問題が発生している。
メモリセルの微細化限界として、ＩＰＤ（Ｉｎｔｅｒ Ｐｏｌｙ Ｄｉｅｌｅｃｔｒｉｃ）膜の物理膜厚が薄くできないために、素子分離方向に隣り合うフローティングゲート間をＩＰＤ膜が埋めてしまい、隣り合うフローティングゲート間にコントロールゲートを埋め込むことが困難であるといった問題がある。或いは、埋め込めても幅が狭すぎて電極として機能しないといった問題がある。かかる問題の解決方法として、例えば、フローティングゲートの極性をｎ型からｐ型へ変更することが試みられている。ｎ型のフローティングゲートにおいては、書き込み後に電子がフローティングゲートのトンネル絶縁膜やＩＰＤ膜界面に溜まるため電荷保持能力が十分ではない。これに対し、ｐ型のフローティングゲートにおいては、書き込み後に電子はホールと再結合し導電帯には電子が存在せず電荷保持特性に優れていると考えられる。そのため、トンネル絶縁膜の膜厚を薄膜化でき、同じカップリング比を維持する場合にＩＰＤ絶縁膜を薄膜化することや、フローティングゲートの高さを低減することが可能となる。また書き込み動作時は、トンネル絶縁膜が薄い上に、ｐ型のフローティングゲートへキャリアを注入することになるため、低電圧で書き込みが可能となる。これによってＩＰＤ絶縁膜のリーク電流も低減可能である。このように、ｐ型のフローティングゲートの採用によってＩＰＤ膜の薄膜化或いはフローティングゲートの高さを低減してアスペクト比を下げることができ、より微細なセルの形成が可能となる。
しかしながら、ｐ型のフローティングゲートを採用した場合、ｐ型の不純物をドーピングする際、フローティングゲートが形成されるメモリセル領域だけではなく、ｎ型の極性が望ましい抵抗素子等の周辺回路の領域においてもｐ型の不純物が同様にドーピングされてしまうといった問題があった。
特開２０１１−１７６２０７号公報
本発明の実施形態は、上述した問題点を克服し、ｐ型のフローティングゲートを形成する際、周辺回路領域へのｐ型の不純物のドーピング量を低減させる手法を提供することを目的とする。
実施形態の半導体装置の製造方法では、半導体基板上に、炭素（Ｃ）を上部に含有するシリコン（Ｓｉ）膜を形成する工程と、第１の領域でＳｉ膜の寸法幅が狭く、第２の領域でＳｉ膜の寸法幅が広くなるように前記Ｓｉ膜と前記半導体基板とに対して素子分離を行う工程と、素子分離後、少なくとも前記第１の領域で前記Ｓｉ膜の側面を露出させる工程と、前記第１の領域における前記Ｓｉ膜の側面からボロン（Ｂ）を前記Ｓｉ膜内へと拡散させる工程と、を備えたことを特徴とする。
第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態におけるＣを上部に含有するＳｉ層を形成する場合の一例を示すタイムチャート図である。 第１の実施形態におけるボロン（Ｂ）ドーズ量と不純物濃度との関係を示すグラフである。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態におけるｐ型不純物ドーピング工程時の工程断面図の他の一例を示す図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。 第１の実施形態における半導体装置の製造方法の工程断面図である。
（第１の実施形態）
以下、第１の実施形態は、シリコン（Ｓｉ）膜へのｐ型の不純物のドーピングをガスフェーズドーピング法により行う場合について説明する。
また、第１の実施形態は、半導体装置の一例として、不揮発性のＮＡＮＤ型フラッシュメモリ装置の製造方法について説明する。なお、以下に説明する半導体装置の製造方法については、ＮＡＮＤ型フラッシュメモリ装置に限らず、その他のフローティングゲート型半導体装置についても有効である。第１の実施形態について、以下、図面を用いて説明する。
図１は、第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図１において、第１の実施形態における半導体装置の製造方法は、ゲート絶縁膜形成工程（Ｓ１０２）と、Ｓｉ膜形成工程（Ｓ１０４）と、窒化シリコン（ＳｉＮ）膜形成工程（Ｓ１１０）と、素子分離工程（Ｓ１１１）と、エッチバック工程（Ｓ１１６）と、ｐ型不純物ドーピング工程（Ｓ１１８）と、ｎ型不純物ドーピング工程（Ｓ１１９）と、インターポリ絶縁膜（ＩＰＤ膜）形成工程（Ｓ１２０）と、Ｓｉ膜形成工程（Ｓ１２２）と、エッチング工程（Ｓ１２４）と、金属膜形成工程（Ｓ１２６）という一連の工程を実施する。Ｓｉ膜形成工程（Ｓ１０４）は、その内部工程として、Ｓｉ原料ガス供給工程（Ｓ１０６）と、炭素（Ｃ）原料ガス供給工程（Ｓ１０８）とを実施する。また、素子分離工程（Ｓ１１１）は、その内部工程として、開口部形成工程（Ｓ１１２）と、絶縁膜形成工程（Ｓ１１４）とを実施する。
図２に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図２では、図１のゲート絶縁膜形成工程（Ｓ１０２）からＳｉ膜形成工程（Ｓ１０４）までを示している。それ以降の工程は後述する。図２（ａ）では、メモリセルとなるゲート構造が形成されるメモリセル領域（第１の領域）の断面を示す。図２（ｂ）では、メモリセルの周辺に配置される抵抗素子やＭＯＳトランジスタ等の周辺回路が形成される周辺回路領域（第２の領域）の断面を示す。また、図２（ａ）と図２（ｂ）では、コントロールゲート（ＣＧ）（ワード線）の長手方向に沿った方向の断面を示している。なお、図２（ａ）と図２（ｂ）以降の図についても、図５（ａ）乃至図９（ａ）、図１０、及び、図１１（ａ）乃至図１４（ａ）は、それぞれメモリセル領域のコントロールゲート（ＣＧ）（ワード線）の長手方向に沿った方向の断面を示し、図５（ｂ）乃至図９（ｂ）、及び、図１１（ｂ）乃至図１４（ｂ）は、それぞれ周辺回路領域のコントロールゲート（ＣＧ）（ワード線）の長手方向に沿った方向の断面を示すものとする。
図２において、ゲート絶縁膜形成工程（Ｓ１０２）として、半導体基板２００上に、絶縁膜２１０を例えば１〜１５ｎｍの膜厚で形成する。絶縁膜２１０は、トンネル絶縁膜（ゲート絶縁膜）として機能する。絶縁膜２１０として、例えば、酸化シリコン（ＳｉＯ２）膜、或いは酸窒化シリコン膜等が用いられる。ＳｉＯ２膜の形成方法は、例えば、酸素雰囲気中での加熱処理（熱酸化処理）により形成すると好適である。酸窒化シリコン膜の形成方法は、例えば、酸素（Ｏ２）雰囲気中での加熱処理（熱酸化処理）と窒素（Ｎ２）雰囲気中での加熱処理（熱窒化処理）の組み合わせにより形成すると好適である。また、半導体基板２００として、例えば、直径３００ミリのシリコンウェハからなるｐ型シリコン基板が用いられる。
次に、Ｓｉ膜形成工程（Ｓ１０４）として、絶縁膜２１０上に、Ｃ含有部分２２２を上部に有するＳｉ膜２２０（フローティングゲート（ＦＧ）材料膜）（Ｓｉ層）を例えば８０ｎｍの膜厚で形成する。
図３は、第１の実施形態におけるＣを上部に含有するＳｉ層を形成する場合の一例を示すタイムチャート図である。Ｓｉ膜２２０の形成に当り、まず、Ｓｉ原料ガス供給工程（Ｓ１０６）として、減圧化学気相成長（ＬＰ−ＣＶＤ）法により、例えばモノシラン（ＳｉＨ４）ガスをＳｉ原料ガスとして供給し、成膜温度を５００〜６００℃に制御することで例えば７５ｎｍの膜厚の非晶質シリコン膜を形成できる。続いて、Ｃ原料ガス供給工程（Ｓ１０８）として、Ｓｉ原料ガス供給工程（Ｓ１０６）の内容に、さらに、Ｃ原料ガスを追加することで、非晶質シリコン膜の上部の例えば５〜１０ｎｍの膜厚部分にＣを含有させる。言い換えれば、例えば残り５〜１０ｎｍの膜厚のＳｉ膜を形成する段階でＣ原料ガスを追加して、Ｃを上部に含有するＳｉ層を形成する。これにより、Ｃ含有部分２２２を上部に有するＳｉ膜２２０を形成できる。Ｃ原料ガスとして、例えば、エチレン（Ｃ２Ｈ４）ガスを用いることができる。かかるＳｉ膜２２０となる非晶質シリコン膜は、後の熱工程（例えば、次のＳｉＮ膜形成工程（Ｓ１１０））によって、ポリシリコン膜に変質する。なお、後述するｐ型不純物ドーピング工程（Ｓ１１８）にて実施するため、ここでは、ｐ型のドーパントとなるボロン（Ｂ）をチャンバー内で導入していないが、非晶質シリコン膜を成膜の際、ｐ型のドーパントとなるＢをチャンバー内で導入しても好適である。
図４は、第１の実施形態におけるボロン（Ｂ）ドーズ量と不純物濃度との関係を示すグラフである。図４では、縦軸にＢドーズ量（ｃｍ−２）を示し、横軸に不純物濃度（ｃｍ−３）を示す。ここでは、Ｓｉ膜に、不純物として、Ｃをドーピングした場合を示し、比較例として、Ｓｉ膜に、窒素（Ｎ）ドーピングした場合を示す。図４では、Ｂをドーピングする際、ガスフェーズドーピング法を用いた場合を示している。図４に示すように、Ｓｉ膜に、不純物として、Ｎをドーピングした場合、濃度に関わりなく、ＢがＳｉ膜内にほぼ同様にドーピングされることがわかる。これに対して、Ｓｉ膜に、不純物として、Ｃをドーピングした場合、Ｃ濃度を濃くしていくのに応じてＳｉ膜内にドーピングされるＢドーズ量が大幅に減少することがわかる。特に、Ｃ濃度が、４×１０２０（ｃｍ−３）以上において、半導体装置を量産することを想定してＢドーズ量を後工程でｎ型に反転可能な２×１０１５（ｃｍ−２）以下程度に抑えることができる。よって、第１の実施形態では、Ｓｉ膜２２０上部のＣ含有部分２２２のＣ濃度が、４×１０２０（ｃｍ−３）以上になるように調整すると好適である。また、Ｓｉ膜中にＣが含有されるとＣが無い部分に比べて抵抗が１０倍程度上昇するので、Ｃ含有部分２２２は、Ｓｉ膜２２０上部にだけ形成すると好適である。
図５に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図５では、図１のＳｉＮ膜形成工程（Ｓ１１０）を示している。それ以降の工程は後述する。
図５において、ＳｉＮ膜形成工程（Ｓ１１０）として、化学気相成長（ＣＶＤ）法を用いて、ＳｉＮ膜２７０を例えば５０〜４００ｎｍの膜厚で形成する。ＳｉＮ膜２７０は、後述する開口部形成工程（Ｓ１１２）においてＳｉ膜２２０の保護膜となる。
図６に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図６では、図１の開口部形成工程（Ｓ１１２）を示している。それ以降の工程は後述する。
図６において、開口部形成工程（Ｓ１１２）として、ＳｉＮ膜２７０上からＳｉ膜２２０と絶縁膜２１０とを貫通し、半導体基板２００の途中まで溝状の開口部１５０を形成する。図６（ａ）に示すメモリセル領域では、例えば、幅２０ｎｍ以下の開口部１５０をピッチ４０ｎｍ以下の間隔で形成する。また、図６（ｂ）に示す周辺回路領域では、例えば、幅１００ｎｍ程度の開口部１５２をピッチ２００ｎｍ程度の間隔で形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＮ膜２７０の上にレジスト膜が形成された半導体基板２００に対し、露出したＳｉＮ膜２７０とその下層に位置するＳｉ膜２２０と絶縁膜２１０と半導体基板２００を異方性エッチング法により除去することで、半導体基板２００の表面に対し、略垂直に開口部１５０，１５２を形成することができる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１５０，１５２を形成すればよい。かかる開口部１５０，１５２は、素子分離領域となる。
図７に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図７では、図１の絶縁膜形成工程（Ｓ１１４）を示している。それ以降の工程は後述する。
図７において、絶縁膜形成工程（Ｓ１１４）として、例えば、ＣＶＤ法や塗布法等を用いて、開口部１５０，１５２を埋め込むように、開口部１５０，１５２およびＳｉＮ膜２７０上に絶縁膜２４０を形成する。
そして、平坦化工程として、開口部１５０，１５２からはみ出した絶縁膜２４０、ＳｉＮ膜２７０上の絶縁膜２４０、及びＳｉＮ膜２７０を化学機械研磨（ＣＭＰ）法にて研磨除去することで平坦化する。これにより、図７（ａ）に示すようにメモリセル間の素子分離（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ構造）ができる。同様に、図７（ｂ）に示すように絶縁膜２４０は周辺回路の素子側面側にも配置されて、周辺回路の素子間の素子分離ができる。絶縁膜２４０として、例えば、ＳｉＯ２膜が用いられる。以上のように、Ｓｉ膜２２０と絶縁膜２１０と半導体基板２００とに対して、メモリセル領域（第１の領域）においてＳｉ膜２２０の寸法幅が狭く、周辺回路領域（第２の領域）においてＳｉ膜２２０の寸法幅が広くなるように素子分離を行う。
図８に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図８では、図１のエッチバック工程（Ｓ１１６）を示している。それ以降の工程は後述する。
図８（ａ）において、エッチバック工程（Ｓ１１６）として、メモリセル領域において、絶縁膜２４０をエッチバック法によりエッチングする。ここでは、フォトリソグラフィ技術とＲＩＥ技術或いはウェットエッチング技術などを用いて、図８（ａ）に示すメモリセル領域のＳｉ膜２２０の途中の高さ位置までエッチングすることで、メモリセル領域の素子分離用絶縁膜２４０の表面を掘り下げる。これにより、メモリセル領域において、ＦＧ用のポリシリコン膜となるＳｉ膜２２０の上部側面を露出させる。また、Ｃ含有部分２２２の膜厚は５〜１０ｎｍなので、エッチバック工程（Ｓ１１６）によって、図８（ａ）に示すように、メモリセル領域のＳｉ膜２２０上部のＣ含有部分２２２が一緒に除去される。よって、メモリセル領域では、エッチバック工程（Ｓ１１６）によって、Ｃを含有していないＳｉ膜２２０の上面と側面を露出させることができる。
一方、図８（ｂ）に示すように、周辺回路領域等のメモリセル領域以外は、図示しないレジスト膜等を残して、素子分離用絶縁膜２４０をエッチングせずに残すと好適である。これにより、メモリセル領域では、ＣがドーピングされていないＳｉ膜２２０の少なくとも側面を露出させる一方で、周辺回路領域ではＣがドーピングされていないＳｉ膜２２０のいずれの面も露出させないようにできる。すなわち、周辺回路領域では、Ｓｉ膜２２０の上面はＣ含有部分２２２で覆われ、側面が絶縁膜２４０で覆われた状態にできる。
ここで、ｐ型のフローティングゲート（ＦＧ）を採用する場合、活性キャリアの不足による空乏化といった問題がある。これは、ｐ型のドーパントとして十分な量のＢを注入しても、セルの加工中にＢが抜けたり、熱工程によってＢが不活性化することにより電気的に活性なＢが不足することが原因と考えられる。具体的には、Ｓｉ膜２２０形成時にＢをドーピングしていた場合、Ｓｉ膜２２０形成後の工程での加熱処理により、Ｓｉ膜２２０中のＢが欠陥部や界面に析出し、さらに、エッチバック工程（Ｓ１１６）により、Ｓｉ膜２２０中のＢが抜けてしまう。また、その他の工程での加熱処理により、Ｓｉ膜２２０中のＢが不活性化してしまう。これらによりＳｉ膜２２０中における電気的に活性なＢが不足してしまう。よって、Ｓｉ膜２２０形成時にＢをドーピングしたままでは、ＦＧ中の空乏層が大きくなってしまう。そこで、第１の実施形態では、Ｓｉ膜２２０形成時にＢをドーピングするのではなく、以下に説明するように、エッチバック工程（Ｓ１１６）後に、Ｓｉ膜２２０の露出表面からあえて不純物を導入する。なお、上述したように、Ｓｉ膜２２０形成時にＢをドーピングしていたとしても構わない。
図９に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図９では、図１のｐ型不純物ドーピング工程（Ｓ１１８）を示している。それ以降の工程は後述する。
図９（ａ）において、ｐ型不純物ドーピング工程（Ｓ１１８）として、メモリセル領域の露出したＣを含有していないＳｉ膜２２０の上面と側面からＢを注入し、ＢをＳｉ膜２２０内へと拡散させる。Ｂの注入方法は、ガスフェーズドーピング（ＧＰＤ）法を用いる。ガスフェーズドーピング法を用いることで、イオン・インプランテーション法とは異なり、周辺回路領域をマスクで覆う必要が無い。すなわち、マスク形成等の工程を省略できる。ガスフェーズドーピング法では、ｐ型不純物であるドーパント（Ｂ）を含むガス雰囲気で基板の熱処理を行うことでドーパントの注入を行う。不純物としてＢを注入する場合、例えば、三塩化ホウ素（ＢＣｌ３）ガスを原料ガスとして、かかるガス雰囲気内で、例えば５００〜８００℃の温度でＳｉ膜２２０を熱処理することで、Ｓｉ膜２２０の露出した上面と露出した上部側面からＢを注入できる。ここでは、例えば、Ｂの濃度は、５×１０１５（ｃｍ−２）以上に制御されると好適である。
一方、周辺回路領域では、図９（ｂ）に示すように、Ｓｉ膜２２０の露出表面がＣ含有部分２２２なので、Ｂの注入をＣによって阻害できる。例えば、Ｃ含有部分２２２のＣ濃度が４×１０２０（ｃｍ−３）以上であれば、周辺回路領域でのＢドーズ量を後工程でｎ型に十分反転可能な２×１０１５（ｃｍ−２）以下程度に抑えることができる。
ここで、上述した例では、ｐ型不純物ドーピング工程（Ｓ１１８）の際、メモリセル領域においてＳｉ膜２２０上部のＣ含有部分２２２が除去された状態で実施される場合を示したがこれに限るものではない。Ｃ含有部分２２２が残っていても構わない。Ｃ含有部分２２２はＳｉ膜２２０の上部に位置するので、エッチバック工程（Ｓ１１６）で除去しきれずに残ったとしてもセル特性に影響を与えない、或いは与える影響を誤差程度に小さくできる。
図１０に、第１の実施形態におけるｐ型不純物ドーピング工程時の工程断面図の他の一例を示している。図１０では、Ｓｉ膜２２０上部のＣ含有部分２２２が残っている状態でｐ型不純物のドーピングを行なう場合を示している。かかる場合には、Ｓｉ膜２２０の上部のＣ含有部分２２２では、Ｂの注入が阻害されるので、主に、Ｃを含有していないＳｉ膜２２０の側面からＢが注入される。かかる場合でも、周辺回路領域よりも多くのＢを注入できる。また、上述した例では、エッチバック工程（Ｓ１１６）において、メモリセル領域以外は素子分離絶縁膜２４０をエッチングせず残した場合を示したがこれに限るものではない。周辺回路領域等のメモリセル領域以外で素子分離絶縁膜２４０をエッチングしてメモリセル領域と同様にＳｉ膜２２０の側面が露出したとしても、Ｓｉ膜２２０の寸法幅の広い周辺回路領域等においてはメモリセル領域に比べてＳｉ膜２２０の体積がはるかに大きいため、結果としてＳｉ膜２２０中のＢドーズ量を低く抑えることができる。さらに、ここではエッチング工程（Ｓ１１６）の際にＳｉ膜２２０に対するサイドエッチングをも利用してメモリセル領域における上部のＣ含有部分２２２を選択的に除去するようにすれば、周辺回路領域側でのＳｉ膜２２０の上面からのＢの注入をＣ含有部分２２２により抑制しつつメモリセル領域において多くのＢをＳｉ膜２２０に注入することができる。
以上により、第１の実施形態におけるメモリセル領域のＳｉ膜２２０は、ｐ型のフローティングゲートとなる。次いで、ｎ型不純物ドーピング工程（Ｓ１１９）として、メモリセル領域を図示しないレジスト膜等によるマスクで覆い、周辺回路領域において、図示しないｎ型不純物をイオン注入することで、周辺回路領域におけるＳｉ膜２２０をｐ型からｎ型に変換すればよい。周辺回路領域では、メモリセル領域に比べてＳｉ膜２２０のＢ濃度が抑制されているので量産時において容易にｎ型に変換できる。
図１１に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図１１では、図１のＩＰＤ膜形成工程（Ｓ１２０）を示している。それ以降の工程は後述する。
図１１（ａ）において、ＩＰＤ膜形成工程（Ｓ１２０）として、ｐ型不純物が注入された後、例えば、ＣＶＤ法を用いて、メモリセル領域では、ＦＧとなるＳｉ膜２２０の上面と、かかる上面から続く、絶縁膜２４０の上面高さ位置までのＳｉ膜２２０の側面部分とを覆うように、かつ、絶縁膜２４０上とに、インターポリ絶縁膜（ＩＰＤ）膜２５０を例えば５〜２０ｎｍの膜厚で形成する。ＩＰＤ膜２５０は、メモリセル領域のゲート構造において、電極間絶縁膜として機能する。また、図１１（ｂ）に示すように、周辺回路領域では、Ｓｉ膜２２０のＣ含有部分２２２上と絶縁膜２４０上とに、ＩＰＤ膜２５０が形成される。ＩＰＤ膜２５０は、高誘電率絶縁膜単体、シリコン酸化膜／高誘電率膜／シリコン酸化膜との積層構造、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜との積層構造、もしくは、窒化膜で上述した積層構造を挟んだ積層構造を用いると好適である。
図１２に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図１２では、図１のＳｉ膜形成工程（Ｓ１２２）を示している。それ以降の工程は後述する。
図１２（ａ）において、Ｓｉ膜形成工程（Ｓ１２２）として、ＩＰＤ膜２５０上に、例えば、ＣＶＤ法を用いて、Ｓｉ膜２６０を例えば１０〜６０ｎｍの膜厚で形成する。Ｓｉ膜２６０の形成方法は、非晶質シリコン膜をＬＰ−ＣＶＤ法により、例えばＳｉＨ４ガスを原材料として供給し、成膜温度を３５０〜５５０℃に制御することで形成できる。かかる非晶質シリコン膜は、後の熱工程によって、ポリシリコン膜に変質する。
ポリシリコン膜となるＳｉ膜２６０は、コントロールゲート（ＣＧ）の一部として機能する。このように、ＩＰＤ膜２５０上にコントロールゲートを形成する。第１の実施形態では、ｐ型のＦＧを形成したので、ＩＰＤ膜２５０を薄膜化或いはＦＧの高さを低減してアスペクト比を下げることができ、素子分離方向に隣り合うＦＧ間をＩＰＤ膜２５０が埋めてしまうことを回避できる。よって、ＦＧ間にＣＧの一部となるＳｉ膜２６０を埋め込んで、電極として機能させることができる。また、図１２（ｂ）に示すように、周辺回路領域では、ＩＰＤ膜２５０上にＳｉ膜２６０が形成される。
図１３に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図１３では、図１のエッチング工程（Ｓ１２４）を示している。それ以降の工程は後述する。
図１３（ｂ）において、エッチング工程（Ｓ１２４）として、Ｓｉ膜２６０上にレジスト膜２７４を形成後、フォトリソグラフィ技術とＲＩＥ技術などを用いて、周辺回路領域のＳｉ膜２６０の一部に、Ｓｉ膜２６０からＳｉ膜２２０の途中まで開口部１５４を形成する。開口部１５４は、図１３（ｂ）に示すように、Ｓｉ膜２２０上部のＣ含有部分２２２を貫通する高さ位置まで開口すると好適である。これにより、Ｃによる抵抗値上昇を回避できる。開口部１５４を形成後、残ったレジスト膜２７４はアッシング等で剥離すればよい。一方、図１３（ａ）に示すように、メモリセル領域では開口部を形成しない。
図１４に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図１４では、図１の金属膜形成工程（Ｓ１２６）を示している。
図１４（ａ）において、金属膜形成工程（Ｓ１２６）として、Ｓｉ膜２６０上に、例えば、ＣＶＤ法を用いて、金属膜２６２を例えば３０ｎｍ以下の膜厚で形成する。金属膜２６２は、コントロールゲート（ＣＧ）の残りの一部として機能する。すなわち、コントロールゲートは、ポリシリコン膜であるＳｉ膜２６０と金属膜２６２とが積層されてなる積層構造を有する。Ｓｉ膜２６０と金属膜２６２との積層膜は、メモリ装置におけるワード線として機能する。金属膜２６２として、例えば、タングステン（Ｗ）膜を用いると好適である。Ｗ膜の代わりに、Ｗ膜と窒化タングステン（ＷＮ）の積層膜を用いてもよい。或いは、Ｓｉ膜２６０を用いずに、Ｗ膜単体或いはＷ膜と窒化タングステン（ＷＮ）の積層膜をコントロールゲートとして用いても構わない。或いは、コントロールゲートとして、Ｗ膜とその他の導電性の膜との積層膜としてもよい。また、Ｓｉ膜２６０と金属膜２６２との界面をシリサイド化し、シリサイド膜を形成するとなお良い。一方、図１４（ｂ）に示すように、周辺回路領域では、金属膜２６２がＣ含有部分２２２を貫通してＳｉ膜２２０と接続する。これにより、上述したように、Ｃによる抵抗値上昇を回避できる。
上述した金属膜形成工程（Ｓ１２６）を行った後、ＣＧ（ワード線）の長手方向に沿って、ゲート構造部分の両側にゲートパターン溝となる開口部を形成すればよい。かかる開口部は、例えば、幅２０ｎｍ以下でピッチ４０ｎｍ以下の間隔で、形成すると好適である。これにより、ＣＧ（ワード線）の長手方向と直交する方向に沿ってＳｉ膜２２０がメモリセル毎に分離されて、フローティングゲート（電荷蓄積層）が形成されるとともに、コントロールゲート（ＣＧ）がワード線形状に加工される。かかる開口部は、図示しないリソグラフィ工程とドライエッチング工程によって、金属膜２６２からＳｉ膜２２０まで貫通させる。
次いで、開口部底面のゲート絶縁膜２１０上から半導体基板２００内にｎ型不純物をイオン注入して、ゲート構造間の領域であって、ｐ型の半導体基板２００表面にｎ型半導体領域を形成する。かかるｎ型半導体領域は、ソース・ドレイン領域（Ｓ・Ｄ）として機能する。また、ｎ型半導体領域に挟まれたｐ型半導体領域は、上部にゲート領域（Ｇ）が形成されるチャネル領域として機能する。これにより、図示しない、隣り合うセルの一方のソース部分と他方のドレイン部分とを共有した複数のセル（ゲート構造）が並ぶＮＡＮＤストリング構造が形成される。さらに、上述したようにして形成されたゲート構造上、及びゲート構造間に絶縁膜を形成した後、かかる絶縁膜を介してゲート構造や半導体基板２００表面と接続するコンタクト及び配線等を形成する。
以上のように、第１の実施形態によれば、ｐ型のフローティングゲートを形成する際、マスクを使用せずに周辺回路領域へのｐ型の不純物のドーピング量を低減できる。よって、半導体装置の製造において工程数を低減できる。また、周辺回路領域では、メモリセル領域に比べてＳｉ膜２２０のＢ濃度が抑制されているので量産時において容易にｎ型に変換できる。さらに、ｐ型のフローティングゲートの採用によってＩＰＤ膜を薄膜化或いはフローティングゲートの高さを低減してアスペクト比を下げることができ、より微細なセルの形成が可能となる。また、隣り合うフローティングゲート間へのコントロールゲートの埋め込み性を改善できる。また、素子分離絶縁膜のエッチバック後にＢをドープするので、フローティングゲート中にドープしたＢの外方拡散を低減できる。
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
１５０，１５２ 開口部、２２０ Ｓｉ膜、２２２ Ｃ含有部分、２４０ 絶縁膜

Claims (5)

  1. 半導体基板上に、炭素（Ｃ）を上部に含有するシリコン（Ｓｉ）膜を形成する工程と、
    第１の領域でＳｉ膜の寸法幅が狭く、第２の領域でＳｉ膜の寸法幅が広くなるように前記Ｓｉ膜と前記半導体基板とに対して素子分離を行う工程と、
    素子分離後、前記第１と第２の領域のうち、前記第１の領域のみ前記Ｓｉ膜の側面を露出させるとともに、前記Ｓｉ膜における前記炭素を含有する上部の部分を除去する工程と、
    ガスフェーズドーピング法を用いて、前記第１の領域における前記Ｓｉ膜の側面からボロン（Ｂ）を前記Ｓｉ膜内へと拡散させる工程と、
    を備え、
    前記第１の領域は、メモリセル領域であり、第２の領域は、メモリセルの周辺回路領域であることを特徴とする半導体装置の製造方法。
  2. 半導体基板上に、炭素（Ｃ）を上部に含有するシリコン（Ｓｉ）膜を形成する工程と、
    第１の領域でＳｉ膜の寸法幅が狭く、第２の領域でＳｉ膜の寸法幅が広くなるように前記Ｓｉ膜と前記半導体基板とに対して素子分離を行う工程と、
    素子分離後、少なくとも前記第１の領域で前記Ｓｉ膜の側面を露出させる工程と、
    前記第１の領域における前記Ｓｉ膜の側面からボロン（Ｂ）を前記Ｓｉ膜内へと拡散させる工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 前記第１と第２の領域のうち、前記第１の領域のみ前記Ｓｉ膜の側面を露出させることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記Ｓｉ膜の側面を露出させる際、前記第１の領域では、さらに、前記Ｓｉ膜における前記炭素を含有する上部の部分を除去することを特徴とする請求項２又は３記載の半導体装置の製造方法。
  5. 前記Ｂを拡散させる際、ガスフェーズドーピング法を用いることを特徴とする請求項２〜４いずれか記載の半導体装置の製造方法。
JP2012267056A 2012-12-06 2012-12-06 半導体装置の製造方法 Abandoned JP2014116342A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012267056A JP2014116342A (ja) 2012-12-06 2012-12-06 半導体装置の製造方法
US13/896,808 US9281383B2 (en) 2012-12-06 2013-05-17 Method for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012267056A JP2014116342A (ja) 2012-12-06 2012-12-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014116342A true JP2014116342A (ja) 2014-06-26

Family

ID=50881360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012267056A Abandoned JP2014116342A (ja) 2012-12-06 2012-12-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9281383B2 (ja)
JP (1) JP2014116342A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116342A (ja) * 2012-12-06 2014-06-26 Toshiba Corp 半導体装置の製造方法
KR20170007928A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 비휘발성 메모리 소자 제조 방법
TWI691019B (zh) 2019-03-19 2020-04-11 華邦電子股份有限公司 快閃記憶體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878674A (ja) * 1993-09-16 1996-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにバイポーラトランジスタ
JP2011176207A (ja) * 2010-02-25 2011-09-08 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2012038835A (ja) * 2010-08-05 2012-02-23 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199860A (en) * 1977-11-11 1980-04-29 Rca Corporation Method of integrating semiconductor components
US4743565A (en) * 1981-03-30 1988-05-10 International Business Machines Corporation Lateral device structures using self-aligned fabrication techniques
US4649626A (en) * 1985-07-24 1987-03-17 Hughes Aircraft Company Semiconductor on insulator edge doping process using an expanded mask
JPH07101677B2 (ja) 1985-12-02 1995-11-01 株式会社東芝 半導体装置の製造方法
US4893166A (en) * 1987-08-21 1990-01-09 Siliconix Incorporated High value semiconductor resistor
US4914046A (en) * 1989-02-03 1990-04-03 Motorola, Inc. Polycrystalline silicon device electrode and method
US5028564A (en) * 1989-04-27 1991-07-02 Chang Chen Chi P Edge doping processes for mesa structures in SOS and SOI devices
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
US5308790A (en) * 1992-10-16 1994-05-03 Ncr Corporation Selective sidewall diffusion process using doped SOG
JPH07101677A (ja) 1993-10-04 1995-04-18 Hitachi Constr Mach Co Ltd カウンタウエイトの自力着脱方法
JPH08162620A (ja) 1994-11-30 1996-06-21 Toshiba Corp 半導体記憶装置
JP3504025B2 (ja) * 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
JPH0936259A (ja) 1995-07-20 1997-02-07 Toshiba Corp 不揮発性半導体記憶装置
US5960284A (en) * 1997-12-05 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming vertical channel flash memory cell and device manufactured thereby
US6087222A (en) * 1998-03-05 2000-07-11 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical split gate flash memory device
US6921932B1 (en) * 2002-05-20 2005-07-26 Lovoltech, Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
GB0226402D0 (en) * 2002-11-12 2002-12-18 Koninkl Philips Electronics Nv Semiconductor device channel termination
JP4607613B2 (ja) * 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法
JP2007053171A (ja) 2005-08-16 2007-03-01 Toshiba Corp 不揮発性半導体メモリ装置
KR100809606B1 (ko) * 2006-10-16 2008-03-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
KR101149012B1 (ko) * 2007-08-16 2012-05-25 삼성전자주식회사 부유게이트를 갖는 비휘발성 메모리소자의 형성방법 및관련된 소자
EP2068351A1 (en) 2007-12-03 2009-06-10 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Floating gate non-volatile memory device and method for manufacturing same
JP2011249542A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 半導体記憶装置
JP2011253881A (ja) 2010-06-01 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
KR101666645B1 (ko) * 2010-08-05 2016-10-17 삼성전자주식회사 다양한 소자 분리 영역들을 갖는 반도체 소자의 제조 방법
KR101736246B1 (ko) * 2010-09-14 2017-05-17 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조방법
TWI478341B (zh) * 2011-10-31 2015-03-21 茂達電子股份有限公司 功率電晶體元件及其製作方法
JP2013115329A (ja) * 2011-11-30 2013-06-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101926359B1 (ko) * 2012-04-06 2018-12-07 삼성전자주식회사 반도체 소자 및 그의 제조 방법
JP2014116342A (ja) * 2012-12-06 2014-06-26 Toshiba Corp 半導体装置の製造方法
JP2014179361A (ja) * 2013-03-13 2014-09-25 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878674A (ja) * 1993-09-16 1996-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにバイポーラトランジスタ
JP2011176207A (ja) * 2010-02-25 2011-09-08 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2012038835A (ja) * 2010-08-05 2012-02-23 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US9281383B2 (en) 2016-03-08
US20140162417A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
US7521318B2 (en) Semiconductor device and method of manufacturing the same
KR100642898B1 (ko) 반도체 장치의 트랜지스터 및 그 제조방법
US7560757B2 (en) Semiconductor device with a structure suitable for miniaturization
US20060118855A1 (en) Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby
US20120108022A1 (en) Semiconductor device including a p-channel type mos transmitter
JP2004281662A (ja) 半導体記憶装置及びその製造方法
US10566337B2 (en) Method of manufacturing memory device
JP2009170781A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010147241A (ja) 不揮発性半導体記憶装置
KR101044486B1 (ko) 반도체 소자의 레지스터 및 그 제조방법
US8183634B2 (en) Stack-type semiconductor device
US9281383B2 (en) Method for fabricating a semiconductor device
US7763931B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US7172939B1 (en) Method and structure for fabricating non volatile memory arrays
KR20080076074A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2014187132A (ja) 半導体装置
JP2012049455A (ja) 半導体記憶装置および半導体記憶装置の製造方法
US20140048862A1 (en) Semiconductor device and method for fabricating semiconductor device
JP5443676B2 (ja) 半導体装置及びその製造方法
KR100771553B1 (ko) 전하트랩층을 갖는 매몰형 불휘발성 메모리소자 및 그제조방법
KR20070064763A (ko) 반도체 소자의 형성 방법
KR20090069858A (ko) 비휘발성 메모리 소자 및 그 제조방법
US9240494B2 (en) Semiconductor device and method for fabricating semiconductor device
US20030068845A1 (en) Flash device having trench source line
JP2012099530A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160519