JP2002367980A - 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法 - Google Patents
半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法Info
- Publication number
- JP2002367980A JP2002367980A JP2002005050A JP2002005050A JP2002367980A JP 2002367980 A JP2002367980 A JP 2002367980A JP 2002005050 A JP2002005050 A JP 2002005050A JP 2002005050 A JP2002005050 A JP 2002005050A JP 2002367980 A JP2002367980 A JP 2002367980A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- film
- spin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 スピンオンガラスを利用して、アスペクト比
が高くＶＬＳＩ級の配線層間のギャップを埋立てること
ができ、ＣＶＤ酸化膜と実質的に同一な特性を有する半
導体装置のシリコン酸化膜形成方法を提供する。 【解決手段】 上面にトレンチ１２が形成された基板１
０の上に構造式が−(ＳｉＨ2ＮＨ)n−(式中、ｎは正の
定数である)であり、ポリシラザンを含むＳＯＧ溶液を
塗布して平坦なＳＯＧ膜を形成する。ＳＯＧ膜を１次熱
処理して酸化物に転換させ、収得した酸化物を２次熱処
理して密集化させ、ＳＯＧ膜を平坦な表面を有するシリ
コン酸化膜に形成する。アクティブ領域のシリコンが酸
化されることを抑制して寸法安定性を確保することがで
きる。
が高くＶＬＳＩ級の配線層間のギャップを埋立てること
ができ、ＣＶＤ酸化膜と実質的に同一な特性を有する半
導体装置のシリコン酸化膜形成方法を提供する。 【解決手段】 上面にトレンチ１２が形成された基板１
０の上に構造式が−(ＳｉＨ2ＮＨ)n−(式中、ｎは正の
定数である)であり、ポリシラザンを含むＳＯＧ溶液を
塗布して平坦なＳＯＧ膜を形成する。ＳＯＧ膜を１次熱
処理して酸化物に転換させ、収得した酸化物を２次熱処
理して密集化させ、ＳＯＧ膜を平坦な表面を有するシリ
コン酸化膜に形成する。アクティブ領域のシリコンが酸
化されることを抑制して寸法安定性を確保することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のシリ
コン酸化膜形成方法およびこれを用いた素子分離方法に
関するものであり、より詳細には、半導体製造工程で、
絶縁膜として使用されるシリコン酸化膜を形成するため
のパハイドロポリシラザンを含むスピンオンガラス（以
下、「スピンオンガラス」をＳＯＧ（Ｓｐｉｎ−ｏｎ−
Ｇｌａｓｓ）と称する）組成物を用いたシリコン酸化膜
形成方法および素子分離方法に関するものである。
コン酸化膜形成方法およびこれを用いた素子分離方法に
関するものであり、より詳細には、半導体製造工程で、
絶縁膜として使用されるシリコン酸化膜を形成するため
のパハイドロポリシラザンを含むスピンオンガラス（以
下、「スピンオンガラス」をＳＯＧ（Ｓｐｉｎ−ｏｎ−
Ｇｌａｓｓ）と称する）組成物を用いたシリコン酸化膜
形成方法および素子分離方法に関するものである。
【０００２】
【従来の技術】近来、コンピュータのような情報媒体の
急速な普及に伴って、半導体装置は飛躍的に発展してい
る。その機能面において、半導体装置は高速で動作する
と同時に大容量の貯蔵能力を有することが要求される。
これにより、半導体装置は、集積度、信頼度および応答
速度などを向上させる方向に製造技術が発展している。
急速な普及に伴って、半導体装置は飛躍的に発展してい
る。その機能面において、半導体装置は高速で動作する
と同時に大容量の貯蔵能力を有することが要求される。
これにより、半導体装置は、集積度、信頼度および応答
速度などを向上させる方向に製造技術が発展している。
【０００３】集積回路を製造するためには、単一基板上
に多くの活性素子を形成することが必要である。最初、
各素子は、互いに絶縁されていなければならないが、回
路の特定機能を得るためには、製造工程の途中で特定素
子を電気的に相互に接続する必要がある。ＭＯＳおよび
バイポーラのＶＬＳＩおよびＵＬＳＩ装置は、多くの素
子の相互接続を図る多層相互接続（ｍｕｌｔｉｌｅｖｅ
ｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）構造を有する。
このような相互接続構造では、層数（ｎｕｍｂｅｒ ｏ
ｆ ｌａｙｅｒｓ）が増加するに従って、最上層の形状
（ｔｏｐｏｇｒａｐｈｙ）が一層屈曲化および凹凸（ｕ
ｎｅｖｅｎ）化される。
に多くの活性素子を形成することが必要である。最初、
各素子は、互いに絶縁されていなければならないが、回
路の特定機能を得るためには、製造工程の途中で特定素
子を電気的に相互に接続する必要がある。ＭＯＳおよび
バイポーラのＶＬＳＩおよびＵＬＳＩ装置は、多くの素
子の相互接続を図る多層相互接続（ｍｕｌｔｉｌｅｖｅ
ｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）構造を有する。
このような相互接続構造では、層数（ｎｕｍｂｅｒ ｏ
ｆ ｌａｙｅｒｓ）が増加するに従って、最上層の形状
（ｔｏｐｏｇｒａｐｈｙ）が一層屈曲化および凹凸（ｕ
ｎｅｖｅｎ）化される。
【０００４】例えば、二つまたはそれ以上の金属層を有
する半導体ウェーハを製造する場合、多数の酸化膜、多
結晶シリコン導電層および第１金属配線層が形成されて
いる半導体ウェーハに、第１層間絶縁膜を形成した後、
第２金属層と電気的に接続するためのビアを形成する。
第１層間絶縁膜の下部構造物に凹凸がある（ｕｎｅｖｅ
ｎ）ので、第１層間絶縁膜の表面は平坦ではない。この
ように第１層間絶縁膜上に第２金属層を直接形成する場
合には、第２金属層は第１層間絶縁膜の突出部やクラッ
クのために破壊（ｆｒａｃｔｕｒｅ）され、下地絶縁膜
（ｕｎｄｅｒｌｙｉｎｇ ｉｎｓｕｌａｔｉｏｎ ｌａ
ｙｅｒ）上の金属塗布が不良になる。このように、不良
が半導体装置の収率を低下させるので、多層金属接続構
造では、ビアまたは第２金属層を形成する前に層間絶縁
膜の平坦化が要求される。
する半導体ウェーハを製造する場合、多数の酸化膜、多
結晶シリコン導電層および第１金属配線層が形成されて
いる半導体ウェーハに、第１層間絶縁膜を形成した後、
第２金属層と電気的に接続するためのビアを形成する。
第１層間絶縁膜の下部構造物に凹凸がある（ｕｎｅｖｅ
ｎ）ので、第１層間絶縁膜の表面は平坦ではない。この
ように第１層間絶縁膜上に第２金属層を直接形成する場
合には、第２金属層は第１層間絶縁膜の突出部やクラッ
クのために破壊（ｆｒａｃｔｕｒｅ）され、下地絶縁膜
（ｕｎｄｅｒｌｙｉｎｇ ｉｎｓｕｌａｔｉｏｎ ｌａ
ｙｅｒ）上の金属塗布が不良になる。このように、不良
が半導体装置の収率を低下させるので、多層金属接続構
造では、ビアまたは第２金属層を形成する前に層間絶縁
膜の平坦化が要求される。
【０００５】層間絶縁膜の平坦化に対しては、リフロー
特性が高いＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｒｏｕｓ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜やＳＯＧ（Ｓｐｉ
ｎ−Ｏｎ−Ｇｌａｓｓ）膜を用いる方法、化学的および
機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｃｈｉｎｇ；ＣＭＰ）法など各種の方法が開
発されている。
特性が高いＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｒｏｕｓ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜やＳＯＧ（Ｓｐｉ
ｎ−Ｏｎ−Ｇｌａｓｓ）膜を用いる方法、化学的および
機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｃｈｉｎｇ；ＣＭＰ）法など各種の方法が開
発されている。
【０００６】一般的に、金属配線間のギャップを埋める
ための層間絶縁膜の材料としては、ＢＰＳＧを用いる方
法が広く使用されてきた。しかし、ＢＰＳＧを蒸着する
工程は、設備間の依存性ならびにチャンバ状態の依存性
が強く、使用されるガスが高価であるだけでなく、その
ガスは毒性が強く人体への危険性を内包している。
ための層間絶縁膜の材料としては、ＢＰＳＧを用いる方
法が広く使用されてきた。しかし、ＢＰＳＧを蒸着する
工程は、設備間の依存性ならびにチャンバ状態の依存性
が強く、使用されるガスが高価であるだけでなく、その
ガスは毒性が強く人体への危険性を内包している。
【０００７】その上、現在の２５６メガＤＲＡＭ級以上
のＶＬＳＩを製造する場合、集積度が増加しデザイン−
ルールが減少するに従って、ＢＰＳＧを使用して層間絶
縁膜を形成し配線間のギャップを埋立する時のボイド生
成によるブリッジの形成によって収率が低下し、後続工
程で使用されるエッチングストップ層が損傷する。これ
を避けるためには、追加的なリフロー工程と高費用のＣ
ＭＰ工程とを実施する必要性がある。
のＶＬＳＩを製造する場合、集積度が増加しデザイン−
ルールが減少するに従って、ＢＰＳＧを使用して層間絶
縁膜を形成し配線間のギャップを埋立する時のボイド生
成によるブリッジの形成によって収率が低下し、後続工
程で使用されるエッチングストップ層が損傷する。これ
を避けるためには、追加的なリフロー工程と高費用のＣ
ＭＰ工程とを実施する必要性がある。
【０００８】これに反して、ＳＯＧ膜を用いた絶縁膜を
形成する工程は、単純なコーティング工程で平坦な絶縁
膜を形成することができる工程として広く知られてい
る。例えば、米国特許第５，３１０，７２０号（ｉｓｓ
ｕｅｄ ｔｏ Ｓｈｉｎ ｅｔａｌ）にはポリシラザン
層を形成した後、ポリシラザン層を酸素雰囲気で燃焼
（ｆｉｒｉｎｇ）して酸化シリコン層へ転換させる方法
が開示されている。また、米国特許第５，９７６，６１
８号（ｉｓｓｕｅｄ ｔｏ ＳｈｕｎｉｃｈｉＦｕｋｕ
ｙａｍａ ｅｔ ａｌ．）には無機ＳＯＧを塗布した
後、２段階の熱処理工程を経てこれをシリコン酸化膜に
転換させる方法が開示されている。
形成する工程は、単純なコーティング工程で平坦な絶縁
膜を形成することができる工程として広く知られてい
る。例えば、米国特許第５，３１０，７２０号（ｉｓｓ
ｕｅｄ ｔｏ Ｓｈｉｎ ｅｔａｌ）にはポリシラザン
層を形成した後、ポリシラザン層を酸素雰囲気で燃焼
（ｆｉｒｉｎｇ）して酸化シリコン層へ転換させる方法
が開示されている。また、米国特許第５，９７６，６１
８号（ｉｓｓｕｅｄ ｔｏ ＳｈｕｎｉｃｈｉＦｕｋｕ
ｙａｍａ ｅｔ ａｌ．）には無機ＳＯＧを塗布した
後、２段階の熱処理工程を経てこれをシリコン酸化膜に
転換させる方法が開示されている。
【０００９】ポリシラザン系のＳＯＧは基本骨格がＳｉ
−Ｎ、Ｓｉ−ＨおよびＮ−Ｈ結合により構成され、酸素
および水を含む雰囲気のうちでベーキングするとＳｉ−
Ｎ結合がＳｉ−Ｏ結合に置換される。このようなＳＯＧ
を利用してシリコン酸化膜に転換させる方法は簡単なス
ピンコーティング方法と硬化工程により行われ、費用が
節減される長所を有している。しかし、全てのＳｉ−Ｎ
結合がＳｉ−Ｏ結合に置換されるわけではない（日本特
開平１１−１４５２８６号を参照）。従って、生成され
るシリコン酸化膜は、従来より使用されるＢＰＳＧ膜や
ＴＥＯＳ膜等のようなシリコン酸化膜とは異なる絶縁性
および電気的特性を有しているので、層間絶縁膜に使用
されることに問題点があった。
−Ｎ、Ｓｉ−ＨおよびＮ−Ｈ結合により構成され、酸素
および水を含む雰囲気のうちでベーキングするとＳｉ−
Ｎ結合がＳｉ−Ｏ結合に置換される。このようなＳＯＧ
を利用してシリコン酸化膜に転換させる方法は簡単なス
ピンコーティング方法と硬化工程により行われ、費用が
節減される長所を有している。しかし、全てのＳｉ−Ｎ
結合がＳｉ−Ｏ結合に置換されるわけではない（日本特
開平１１−１４５２８６号を参照）。従って、生成され
るシリコン酸化膜は、従来より使用されるＢＰＳＧ膜や
ＴＥＯＳ膜等のようなシリコン酸化膜とは異なる絶縁性
および電気的特性を有しているので、層間絶縁膜に使用
されることに問題点があった。
【００１０】さらに、スピンコーティング方式により塗
布するので、生成されるシリコン酸化膜の厚みは不充分
であり、下部構造物であるゲート電極や金属配線のよう
な導電層パターンを充分にカバーすることができなかっ
た。そこで、本発明者は、アスペクト比が高くＶＬＳＩ
級の配線層間のギャップを埋立てることができ、機械的
な平坦化方法を必要とせず、基板上のギャップを埋立て
また表面の不連続部（ｓｕｒｆａｃｅ ｄｉｓｃｏｎｔ
ｉｎｕｉｔｉｅｓ）を滑らかにし、ＣＶＤ酸化膜と実質
的に同一な特性を有する半導体装置の酸化膜を製造する
ためのパハイドロシラザンを含むスピンオンガラス組成
物を発明した。この発明を本発明の出願人は、「スピン
オンガラス組成物及びこれを利用した半導体装置のシリ
コン酸化膜の形成方法」という発明の名称で、日本特許
出願第２００１−２６０２４号（出願日；２００１年２
月１日付）に出願した。
布するので、生成されるシリコン酸化膜の厚みは不充分
であり、下部構造物であるゲート電極や金属配線のよう
な導電層パターンを充分にカバーすることができなかっ
た。そこで、本発明者は、アスペクト比が高くＶＬＳＩ
級の配線層間のギャップを埋立てることができ、機械的
な平坦化方法を必要とせず、基板上のギャップを埋立て
また表面の不連続部（ｓｕｒｆａｃｅ ｄｉｓｃｏｎｔ
ｉｎｕｉｔｉｅｓ）を滑らかにし、ＣＶＤ酸化膜と実質
的に同一な特性を有する半導体装置の酸化膜を製造する
ためのパハイドロシラザンを含むスピンオンガラス組成
物を発明した。この発明を本発明の出願人は、「スピン
オンガラス組成物及びこれを利用した半導体装置のシリ
コン酸化膜の形成方法」という発明の名称で、日本特許
出願第２００１−２６０２４号（出願日；２００１年２
月１日付）に出願した。
【００１１】上述した方法によると、上面に形成された
段差部または表面不連続部（ｓｕｒｆａｃｅ ｄｉｓｃ
ｏｎｔｉｎｕｉｔｉｅｓ）を有する半導体基板の上に、
構造式が−(ＳｉＨ2ＮＨ)n−(式中、ｎは正の整数であ
る)であり、重量平均分子量が４０００から８０００で
あり、重量平均分子量および数平均分子量の比である分
子量分布が３．０から４．０であるポリシラザンを含む
ＳＯＧ溶液を塗布して平坦なＳＯＧ膜を形成する。次
に、ＳＯＧ膜を硬化して、平坦な表面を有するシリコン
酸化膜を形成する。
段差部または表面不連続部（ｓｕｒｆａｃｅ ｄｉｓｃ
ｏｎｔｉｎｕｉｔｉｅｓ）を有する半導体基板の上に、
構造式が−(ＳｉＨ2ＮＨ)n−(式中、ｎは正の整数であ
る)であり、重量平均分子量が４０００から８０００で
あり、重量平均分子量および数平均分子量の比である分
子量分布が３．０から４．０であるポリシラザンを含む
ＳＯＧ溶液を塗布して平坦なＳＯＧ膜を形成する。次
に、ＳＯＧ膜を硬化して、平坦な表面を有するシリコン
酸化膜を形成する。
【００１２】シリコン酸化膜の例としては、ＳＴＩ（Ｓ
ｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構
造を有する隔離構造（Ｉｓｏｌａｔｉｏｎ Ｓｔｒｕｃ
ｔｕｒｅ）を形成するための溝および突出部により形成
された段差部を有する半導体基板上に酸化膜を形成し
て、ＳＴＩ構造の素子分離膜として形成することができ
る。
ｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構
造を有する隔離構造（Ｉｓｏｌａｔｉｏｎ Ｓｔｒｕｃ
ｔｕｒｅ）を形成するための溝および突出部により形成
された段差部を有する半導体基板上に酸化膜を形成し
て、ＳＴＩ構造の素子分離膜として形成することができ
る。
【００１３】前記硬化の段階は、予備ベーキングする段
階と、主ベーキングする段階とにより区分される。予備
ベーキングは、１００から５００℃、望ましくは１００
から４００℃の温度で１から５分間、望ましくは２から
３分間実施する。また、主ベーキングは、９００から１
０５０℃の温度で実施する。
階と、主ベーキングする段階とにより区分される。予備
ベーキングは、１００から５００℃、望ましくは１００
から４００℃の温度で１から５分間、望ましくは２から
３分間実施する。また、主ベーキングは、９００から１
０５０℃の温度で実施する。
【００１４】このとき、収得されたシリコン酸化膜は、
０．１から１ミクロンの大きさのギャップからなるＳＴ
Ｉ構造で、優れたギャップ埋立特性を示した。しかし、
ウェットエッチング速度の評価によると、主ベーキング
の温度が増加することにより、エッチング速度は減少
し、シリコン基板と活性領域の表面部位とに酸化膜が形
成される問題点が発生する。
０．１から１ミクロンの大きさのギャップからなるＳＴ
Ｉ構造で、優れたギャップ埋立特性を示した。しかし、
ウェットエッチング速度の評価によると、主ベーキング
の温度が増加することにより、エッチング速度は減少
し、シリコン基板と活性領域の表面部位とに酸化膜が形
成される問題点が発生する。
【００１５】図１は、トレンチの内壁に形成された酸化
物を示す断面図である。図１に示した装置は次のような
方法で形成する。シリコン基板１００上にパッド酸化膜
を形成した後、前記パッド酸化膜の上に窒化膜および高
温酸化膜を順次に蒸着する。前記窒化膜は、化学機械的
研磨工程時に、研磨阻止膜（ｓｔｏｐｐｉｎｇ ｌａｙ
ｅｒ）として提供され、高温酸化膜はハードマスク層と
して提供される。
物を示す断面図である。図１に示した装置は次のような
方法で形成する。シリコン基板１００上にパッド酸化膜
を形成した後、前記パッド酸化膜の上に窒化膜および高
温酸化膜を順次に蒸着する。前記窒化膜は、化学機械的
研磨工程時に、研磨阻止膜（ｓｔｏｐｐｉｎｇ ｌａｙ
ｅｒ）として提供され、高温酸化膜はハードマスク層と
して提供される。
【００１６】続いて、高温酸化膜上にシリコン酸窒化物
（ＳｉＯＮ）を蒸着し、反射防止層（ａｎｔｉ−ｒｅｆ
ｌｅｃｔｉｖｅ ｌａｙｅｒ）（図示せず）を形成した
後、アクティブパターンを定義するためのフォトリソグ
ラフィを実施して高温酸化膜パターン１１６を形成す
る。
（ＳｉＯＮ）を蒸着し、反射防止層（ａｎｔｉ−ｒｅｆ
ｌｅｃｔｉｖｅ ｌａｙｅｒ）（図示せず）を形成した
後、アクティブパターンを定義するためのフォトリソグ
ラフィを実施して高温酸化膜パターン１１６を形成す
る。
【００１７】高温酸化膜パターン１１６をエッチングマ
スクに用い、窒化膜およびパッド酸化膜をエッチングし
て窒化膜パターン１１４およびパッド酸化膜パターン１
１２を形成した後、続けて窒化膜パターン１１４に隣接
するシリコン基板１００の上部をエッチングしトレンチ
１１８を形成する。
スクに用い、窒化膜およびパッド酸化膜をエッチングし
て窒化膜パターン１１４およびパッド酸化膜パターン１
１２を形成した後、続けて窒化膜パターン１１４に隣接
するシリコン基板１００の上部をエッチングしトレンチ
１１８を形成する。
【００１８】続いて、トレンチエッチング工程の間に高
エネルギーのイオン衝撃により惹起されたシリコン損傷
をキュアリングするために、トレンチ１１８の露出した
部分を酸化雰囲気で熱処理する。そうすると、露出した
シリコンと酸化剤との酸化反応により、トレンチ１１８
の基底面と側壁を含む内面上にトレンチ内壁酸化膜１２
０が形成される。
エネルギーのイオン衝撃により惹起されたシリコン損傷
をキュアリングするために、トレンチ１１８の露出した
部分を酸化雰囲気で熱処理する。そうすると、露出した
シリコンと酸化剤との酸化反応により、トレンチ１１８
の基底面と側壁を含む内面上にトレンチ内壁酸化膜１２
０が形成される。
【００１９】次に、トレンチ１１８を埋めるように、本
出願人が開示したＳＯＧ組成物を前記半導体基板１００
上に塗布して、ＳＯＧ層を形成し、収得したＳＯＧ層を
硬化する。硬化は、１００から５００℃、望ましくは１
００から４００℃の温度で、１から５分間、望ましくは
２から３分間実施する予備ベーキングと、９００から１
０５０℃の温度で実施する主ベーキングとを経て、シリ
コン酸化膜に転換させる。そうすると、図１に図示した
ように、トレンチを埋立てる酸化物層１３０を得ること
ができる。酸化物層１３０は、ＳＯＧ膜から形成され
る。このとき、円形に表示したように、基板のトレンチ
の下面より側壁部位にトレンチ内壁酸化膜１２０が厚く
形成されていることが分かる。このような酸化物は、Ｓ
ＯＧ膜をコーティングした後、酸化性雰囲気下で、１段
階で１０００℃以上の温度で硬化する場合に、酸化性雰
囲気中の酸素が高温で基板１００のシリコンと結合して
酸化反応を起したことにより生成されたと判断される。
このような酸化物が発生すると、ＣＭＰ工程を実施した
後のデント（ｄｅｎｔ）部位の形状に不良が発生した
り、アクティブ領域の大きさが変化する可能性がある。
出願人が開示したＳＯＧ組成物を前記半導体基板１００
上に塗布して、ＳＯＧ層を形成し、収得したＳＯＧ層を
硬化する。硬化は、１００から５００℃、望ましくは１
００から４００℃の温度で、１から５分間、望ましくは
２から３分間実施する予備ベーキングと、９００から１
０５０℃の温度で実施する主ベーキングとを経て、シリ
コン酸化膜に転換させる。そうすると、図１に図示した
ように、トレンチを埋立てる酸化物層１３０を得ること
ができる。酸化物層１３０は、ＳＯＧ膜から形成され
る。このとき、円形に表示したように、基板のトレンチ
の下面より側壁部位にトレンチ内壁酸化膜１２０が厚く
形成されていることが分かる。このような酸化物は、Ｓ
ＯＧ膜をコーティングした後、酸化性雰囲気下で、１段
階で１０００℃以上の温度で硬化する場合に、酸化性雰
囲気中の酸素が高温で基板１００のシリコンと結合して
酸化反応を起したことにより生成されたと判断される。
このような酸化物が発生すると、ＣＭＰ工程を実施した
後のデント（ｄｅｎｔ）部位の形状に不良が発生した
り、アクティブ領域の大きさが変化する可能性がある。
【００２０】
【発明が解決しようとする課題】従って、本発明の第１
目的は、上述したスピンオンガラス組成物を使用して、
酸化膜を形成するときにシリコン基板や活性領域の表面
部位で発生する酸化膜の形成を抑制し、良質なシリコン
酸化膜を形成することができる半導体装置のシリコン酸
化膜形成方法を提供することにある。本発明の第２目的
は、上述したシリコン酸化膜形成方法を用いた半導体装
置の素子分離方法を提供することにある。
目的は、上述したスピンオンガラス組成物を使用して、
酸化膜を形成するときにシリコン基板や活性領域の表面
部位で発生する酸化膜の形成を抑制し、良質なシリコン
酸化膜を形成することができる半導体装置のシリコン酸
化膜形成方法を提供することにある。本発明の第２目的
は、上述したシリコン酸化膜形成方法を用いた半導体装
置の素子分離方法を提供することにある。
【００２１】
【課題を解決するための手段】上述した第１目的を達成
するための本発明は、上面に形成された段差部を有する
半導体基板上に構造式が−（ＳｉＨ2ＮＨ）n−（式のう
ち、ｎは正の定数である）であるポリシラザンを含むＳ
ＯＧ溶液を塗布して平坦なＳＯＧ膜を形成する段階と、
前記ＳＯＧ膜を１次熱処理して酸化物に転換し、収得し
た酸化物を２次熱処理して密集化させ、ＳＯＧ膜を平坦
な表面を有するシリコン酸化膜に形成する段階とを含む
半導体装置のシリコン酸化膜形成方法を提供する。
するための本発明は、上面に形成された段差部を有する
半導体基板上に構造式が−（ＳｉＨ2ＮＨ）n−（式のう
ち、ｎは正の定数である）であるポリシラザンを含むＳ
ＯＧ溶液を塗布して平坦なＳＯＧ膜を形成する段階と、
前記ＳＯＧ膜を１次熱処理して酸化物に転換し、収得し
た酸化物を２次熱処理して密集化させ、ＳＯＧ膜を平坦
な表面を有するシリコン酸化膜に形成する段階とを含む
半導体装置のシリコン酸化膜形成方法を提供する。
【００２２】上述した第２目的を達成するための本発明
は、半導体基板の上部を部分的にエッチングして、トレ
ンチを形成する段階と、上面に形成された段差部を有す
る半導体基板上に構造式が−（ＳｉＨ2ＮＨ）n−（式の
うち、ｎは正の定数である）であり、重量平均分子量が
６０００から８０００であり、分子量分布度が３．０か
ら４．０であるポリシラザンを含むＳＯＧ溶液を塗布し
て、トレンチを埋立てる平坦なＳＯＧ膜を形成する段階
と、ＳＯＧ膜を１次熱処理して、ポリシラザンをシリコ
ン酸化膜に転換する段階と、転換されたシリコン酸化膜
を２次熱処理して密集化させ、トレンチを埋立てるシリ
コン酸化層を形成する段階と、シリコン酸化層を部分的
にエッチングして、トレンチを埋立てるフィールド酸化
物を形成し半導体装置の活性領域を限定する段階とを含
む素子分離方法を提供する。
は、半導体基板の上部を部分的にエッチングして、トレ
ンチを形成する段階と、上面に形成された段差部を有す
る半導体基板上に構造式が−（ＳｉＨ2ＮＨ）n−（式の
うち、ｎは正の定数である）であり、重量平均分子量が
６０００から８０００であり、分子量分布度が３．０か
ら４．０であるポリシラザンを含むＳＯＧ溶液を塗布し
て、トレンチを埋立てる平坦なＳＯＧ膜を形成する段階
と、ＳＯＧ膜を１次熱処理して、ポリシラザンをシリコ
ン酸化膜に転換する段階と、転換されたシリコン酸化膜
を２次熱処理して密集化させ、トレンチを埋立てるシリ
コン酸化層を形成する段階と、シリコン酸化層を部分的
にエッチングして、トレンチを埋立てるフィールド酸化
物を形成し半導体装置の活性領域を限定する段階とを含
む素子分離方法を提供する。
【００２３】本発明によると、ＳＯＧを利用して約５：
１から１０：１程度のアスペクト比を有する導電層パタ
ーン部位または異なる表面不連続部を完全に覆い、平坦
でボイドがないシリコン酸化膜を形成することができ
る。また、１次熱処理してＳＯＧ組成物をシリコン酸化
膜に転換した後、転換されたシリコン酸化膜を２次熱処
理して密集化する場合には、アクティブ領域のシリコン
が酸化されることを抑制して寸法安定性を確保すること
ができる。
１から１０：１程度のアスペクト比を有する導電層パタ
ーン部位または異なる表面不連続部を完全に覆い、平坦
でボイドがないシリコン酸化膜を形成することができ
る。また、１次熱処理してＳＯＧ組成物をシリコン酸化
膜に転換した後、転換されたシリコン酸化膜を２次熱処
理して密集化する場合には、アクティブ領域のシリコン
が酸化されることを抑制して寸法安定性を確保すること
ができる。
【００２４】
【発明の実施の形態】前記の説明により、ある物質、層
または構造物が、異なる物質、構造物または層上にある
いは上部に（ｏｎ ｏｒ ｏｖｅｒ ａｎｏｔｈｅｒ
ｍａｔｅｒｉａｌ、ｓｔｒｕｃｔｕｒｅ、ｏｒ ｌａｙ
ｅｒ）形成されているときは、他の層、物質または構造
物を挿入し形成することができる。
または構造物が、異なる物質、構造物または層上にある
いは上部に（ｏｎ ｏｒ ｏｖｅｒ ａｎｏｔｈｅｒ
ｍａｔｅｒｉａｌ、ｓｔｒｕｃｔｕｒｅ、ｏｒ ｌａｙ
ｅｒ）形成されているときは、他の層、物質または構造
物を挿入し形成することができる。
【００２５】本発明に使用することができるスピンオン
ガラス組成物は、米国特許第０９/６８６、６２４号に
開示されている。即ち、スピンオンガラス組成物は、構
造式が−(ＳｉＨ2ＮＨ)n−(式中、ｎは正の整数である)
であり、重量平均分子量が４０００から８０００であ
り、重量平均分子量および数平均分子量の比である分子
量分布が３．０から４．０であるパハイドロポリシラザ
ンを含む。
ガラス組成物は、米国特許第０９/６８６、６２４号に
開示されている。即ち、スピンオンガラス組成物は、構
造式が−(ＳｉＨ2ＮＨ)n−(式中、ｎは正の整数である)
であり、重量平均分子量が４０００から８０００であ
り、重量平均分子量および数平均分子量の比である分子
量分布が３．０から４．０であるパハイドロポリシラザ
ンを含む。
【００２６】ポリシラザンの製造方法は公知である。代
表的な方法としてはハロシランとルイス塩基を反応さ
せ、収得した複合体（ｃｏｍｐｌｅｘ ｃｏｍｐｏｕｎ
ｄ）をアンモニアと反応させて製造することができる。
それ以外にも、ＳｉＣＬ4またはＳｉＨ2ＣＬ2のような
シリコンハライドとアミンを反応させてポリシラザンを
合成する方法、シラザンをアルカリ金属ハライド触媒を
使用してポリシラザンに転換する方法、遷移金属複合触
媒（ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｃｏｍｐｌｅ
ｘ ｃｏｍｐｏｕｎｄ）を使用してアミン化合物とシラ
ン化合物を脱水素化（ｄｅｈｙｄｒｏｇｅｎａｔｉｏ
ｎ）させる方法などが公知である。
表的な方法としてはハロシランとルイス塩基を反応さ
せ、収得した複合体（ｃｏｍｐｌｅｘ ｃｏｍｐｏｕｎ
ｄ）をアンモニアと反応させて製造することができる。
それ以外にも、ＳｉＣＬ4またはＳｉＨ2ＣＬ2のような
シリコンハライドとアミンを反応させてポリシラザンを
合成する方法、シラザンをアルカリ金属ハライド触媒を
使用してポリシラザンに転換する方法、遷移金属複合触
媒（ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｃｏｍｐｌｅ
ｘ ｃｏｍｐｏｕｎｄ）を使用してアミン化合物とシラ
ン化合物を脱水素化（ｄｅｈｙｄｒｏｇｅｎａｔｉｏ
ｎ）させる方法などが公知である。
【００２７】また、米国特許第５，４９４，９７８号
（ｉｓｓｕｅｄ ｔｏ ＹａｓｕｏＳｈｉｍｉｚｕ ｅ
ｔ ａｌ．）には数平均分子量が１００から１００００
０である無機ポリシラザンを利用して変性されたポリシ
ラザンを製造する方法が開示されている。
（ｉｓｓｕｅｄ ｔｏ ＹａｓｕｏＳｈｉｍｉｚｕ ｅ
ｔ ａｌ．）には数平均分子量が１００から１００００
０である無機ポリシラザンを利用して変性されたポリシ
ラザンを製造する方法が開示されている。
【００２８】米国特許第５，９０５，１３０号（ｉｓｓ
ｕｅｄ ｔｏ ＨｉｒｏｈｉｋｏＮａｋａｈａｒａ ｅ
ｔ ａｌ．）にはポリアミノシラン化合物とポリハイド
ロゲン化された窒素含有化合物（ｐｏｌｙｈｙｄｒｏｇ
ｅｎａｔｅｄ ｎｉｔｒｏｇｅｎ−ｃｏｎｔａｉｎｉｎ
ｇ ｃｏｍｐｏｕｎｄ）とを塩基触媒の下で反応させ、
ポリハイドロゲン化シリコン化合物（ｐｏｌｙｈｙｄｒ
ｏｇｅｎａｔｅｄｓｉｌｉｃｏｎ ｃｏｍｐｏｕｎｄ）
とポリハイドロゲン化窒素含有化合物を塩基性の固体の
酸化物触媒（ｂａｓｉｃ ｓｏｌｉｄ ｏｘｉｄｅ ｃ
ａｔａｌｙｓｔ）の存在下で反応させてポリシラザンを
製造する方法が開示されている。
ｕｅｄ ｔｏ ＨｉｒｏｈｉｋｏＮａｋａｈａｒａ ｅ
ｔ ａｌ．）にはポリアミノシラン化合物とポリハイド
ロゲン化された窒素含有化合物（ｐｏｌｙｈｙｄｒｏｇ
ｅｎａｔｅｄ ｎｉｔｒｏｇｅｎ−ｃｏｎｔａｉｎｉｎ
ｇ ｃｏｍｐｏｕｎｄ）とを塩基触媒の下で反応させ、
ポリハイドロゲン化シリコン化合物（ｐｏｌｙｈｙｄｒ
ｏｇｅｎａｔｅｄｓｉｌｉｃｏｎ ｃｏｍｐｏｕｎｄ）
とポリハイドロゲン化窒素含有化合物を塩基性の固体の
酸化物触媒（ｂａｓｉｃ ｓｏｌｉｄ ｏｘｉｄｅ ｃ
ａｔａｌｙｓｔ）の存在下で反応させてポリシラザンを
製造する方法が開示されている。
【００２９】米国特許第５，４３６，３９８号（ｉｓｓ
ｕｅｄ ｔｏ Ｙａｓｕｏ Ｓｈｉｍｉｚｕ ｅｔ ａ
ｌ．）にも数平均分子量が１１２０であるパハイドロポ
リシラザンの製造例が開示されている。米国特許第４，
９３７，３０４号（ｉｓｓｕｅｄ ｔｏ Ａｙａｍａ
ｅｔａｌ．）および第４，９５０，３８１号（ｉｓｓｕ
ｅｄ ｔｏ Ｔａｋｅｕｃｈｉ ｅｔ．ａｌ．）には所
望の分子量を有するポリシラザンの製造方法が開示され
ている。
ｕｅｄ ｔｏ Ｙａｓｕｏ Ｓｈｉｍｉｚｕ ｅｔ ａ
ｌ．）にも数平均分子量が１１２０であるパハイドロポ
リシラザンの製造例が開示されている。米国特許第４，
９３７，３０４号（ｉｓｓｕｅｄ ｔｏ Ａｙａｍａ
ｅｔａｌ．）および第４，９５０，３８１号（ｉｓｓｕ
ｅｄ ｔｏ Ｔａｋｅｕｃｈｉ ｅｔ．ａｌ．）には所
望の分子量を有するポリシラザンの製造方法が開示され
ている。
【００３０】本発明で使用されるポリシラザンの製造方
法には特別な制限はない。上述した方法によりポリシラ
ザンは容易に製造することができる。上述した公知の方
法により製造されたパハイドロポリシラザンを使用可能
であるように、分子量に従う分別法（ｆｒａｃｔｉｏｎ
ａｔｉｏｎ）を利用し分類して使用する。
法には特別な制限はない。上述した方法によりポリシラ
ザンは容易に製造することができる。上述した公知の方
法により製造されたパハイドロポリシラザンを使用可能
であるように、分子量に従う分別法（ｆｒａｃｔｉｏｎ
ａｔｉｏｎ）を利用し分類して使用する。
【００３１】使用されるポリシラザンの重量均分子量が
４０００より少ないと、小さい分子量によりガス抜け
（ｏｕｔｇａｓｓｉｎｇ）が増加し、酸化シリコンにあ
まりにも速く転換してクラックが発生し易く望ましくな
く、８０００を超過すると、ＳＯＧ溶液の粘度が増加
し、コーティング時に生成されるＳＯＧ膜の均一性（ｕ
ｎｉｆｏｒｍｉｔｙ）が下がって望ましくない。従っ
て、パハイドロポリシラザンの分子量は４０００から８
０００が望ましい。より具体的には、トレンチ（ギャッ
プ）を埋立てるためにＳＯＧ層を形成する場合、パハイ
ドロポリシラザンの重量平均分子量は６０００〜８００
０、望ましくは６５００〜７０００である。
４０００より少ないと、小さい分子量によりガス抜け
（ｏｕｔｇａｓｓｉｎｇ）が増加し、酸化シリコンにあ
まりにも速く転換してクラックが発生し易く望ましくな
く、８０００を超過すると、ＳＯＧ溶液の粘度が増加
し、コーティング時に生成されるＳＯＧ膜の均一性（ｕ
ｎｉｆｏｒｍｉｔｙ）が下がって望ましくない。従っ
て、パハイドロポリシラザンの分子量は４０００から８
０００が望ましい。より具体的には、トレンチ（ギャッ
プ）を埋立てるためにＳＯＧ層を形成する場合、パハイ
ドロポリシラザンの重量平均分子量は６０００〜８００
０、望ましくは６５００〜７０００である。
【００３２】かつ、重量平均分子量と数平均分子量の比
であるポリシラザンの分子量分布が３．０より小さい
と、ポリシラザンを分類する時の効率性が下がって製造
収率（Ｙｉｅｌｄ）が低いので望ましくなく、４．０を
超過すると、酸化シリコンの転換が不均一であって望ま
しくない。従って、ポリシラザンの分子量分布は３．０
から４．０であることが望ましい。しかし、この範囲を
外れる場合も組成物は条件に従って適切に使用すること
ができる。
であるポリシラザンの分子量分布が３．０より小さい
と、ポリシラザンを分類する時の効率性が下がって製造
収率（Ｙｉｅｌｄ）が低いので望ましくなく、４．０を
超過すると、酸化シリコンの転換が不均一であって望ま
しくない。従って、ポリシラザンの分子量分布は３．０
から４．０であることが望ましい。しかし、この範囲を
外れる場合も組成物は条件に従って適切に使用すること
ができる。
【００３３】上述したポリシラザンを有機溶媒に溶解さ
せてＳＯＧ溶液を製造する。使用することができる溶媒
としては有機溶媒または他の溶媒が使用可能であり、特
別な制限はない。望ましくは、キシレンのような芳香族
系の溶媒、ジブチルエーテルのようなエーテルなどを使
用することができる。ポリシラザンは濃度が３０重量％
より大きければ、ポリシラザンの不安定性が増加し、寿
命（ｌｉｆｅ ｔｉｍｅ）が減少するだけでなくクラッ
クが発生して望ましくなく、１０重量％より小さいと、
ＳＯＧ膜の厚み調節が容易でないので望ましくない。従
って、ポリシラザンの濃度は１０から３０重量％、望ま
しくは１８から２５重量％である。かつ、ＳＯＧ溶液中
の溶媒の量は組成物全体の重量を基準にして７０から９
０重量％、望ましくは７５から８２重量％である。
せてＳＯＧ溶液を製造する。使用することができる溶媒
としては有機溶媒または他の溶媒が使用可能であり、特
別な制限はない。望ましくは、キシレンのような芳香族
系の溶媒、ジブチルエーテルのようなエーテルなどを使
用することができる。ポリシラザンは濃度が３０重量％
より大きければ、ポリシラザンの不安定性が増加し、寿
命（ｌｉｆｅ ｔｉｍｅ）が減少するだけでなくクラッ
クが発生して望ましくなく、１０重量％より小さいと、
ＳＯＧ膜の厚み調節が容易でないので望ましくない。従
って、ポリシラザンの濃度は１０から３０重量％、望ま
しくは１８から２５重量％である。かつ、ＳＯＧ溶液中
の溶媒の量は組成物全体の重量を基準にして７０から９
０重量％、望ましくは７５から８２重量％である。
【００３４】ポリシラザンを含むＳＯＧ溶液は下部（Ｕ
ｎｄｅｒｌｙｉｎｇ）膜、例えば、シリコン窒化膜に対
して４°以下のコンタクト角を有することが望ましい。
コンタクト角が４°より大きければ、下部膜との付着力
（ａｄｈｅｓｉｏｎ）が悪いので望ましくない。
ｎｄｅｒｌｙｉｎｇ）膜、例えば、シリコン窒化膜に対
して４°以下のコンタクト角を有することが望ましい。
コンタクト角が４°より大きければ、下部膜との付着力
（ａｄｈｅｓｉｏｎ）が悪いので望ましくない。
【００３５】コーティングおよび硬化工程で表面の均一
性を達成するために、ＳＯＧ溶液は一定したせん断速度
で１から１０ｍＰａ・ｓ、望ましくは１から８ｍＰａ・
ｓの一定した粘度を有する。図２は本発明の実施例１に
よるせん断速度の変化に伴うＳＯＧ溶液の粘度変化を示
したグラフである。図２のグラフで縦軸は粘度（単位：
ｍＰａ．ｓ）を示し、横軸はせん断速度ｓ-1を示す。図
２から分かるように、ＳＯＧ溶液は５４から４２０ｓ-1
のせん断速度で１から１０ｍＰａ・ｓの一定の粘度を有
する。かつ、図２から、ＳＯＧ溶液は１０から１０００
ｓ-1のせん断速度で１から１０ｍＰａ・ｓの一定の粘度
を有する。
性を達成するために、ＳＯＧ溶液は一定したせん断速度
で１から１０ｍＰａ・ｓ、望ましくは１から８ｍＰａ・
ｓの一定した粘度を有する。図２は本発明の実施例１に
よるせん断速度の変化に伴うＳＯＧ溶液の粘度変化を示
したグラフである。図２のグラフで縦軸は粘度（単位：
ｍＰａ．ｓ）を示し、横軸はせん断速度ｓ-1を示す。図
２から分かるように、ＳＯＧ溶液は５４から４２０ｓ-1
のせん断速度で１から１０ｍＰａ・ｓの一定の粘度を有
する。かつ、図２から、ＳＯＧ溶液は１０から１０００
ｓ-1のせん断速度で１から１０ｍＰａ・ｓの一定の粘度
を有する。
【００３６】ＳＯＧ溶液は必要によっては、ホウ素、フ
ッ素、リン、ヒ素、炭素、酸素などのような元素を含む
化合物を不純物として少なくとも一つ含むことができ
る。このような不純物のうちで、ホウ素、フッ素、リ
ン、ヒ素のような元素をＳＯＧ溶液に添加する場合に
は、ＳＯＧ溶液から生成されるシリコン酸化膜が不純物
を含むことなり、従来のＢＳＧ膜、ＢＰＳＧ膜、ＰＳＧ
膜と類似な特性を有する膜に転換される。かつ、炭素や
酸素のような元素を含む化合物を不純物として添加する
と、シリコン酸化膜への転換速度を促進させることがで
きる。
ッ素、リン、ヒ素、炭素、酸素などのような元素を含む
化合物を不純物として少なくとも一つ含むことができ
る。このような不純物のうちで、ホウ素、フッ素、リ
ン、ヒ素のような元素をＳＯＧ溶液に添加する場合に
は、ＳＯＧ溶液から生成されるシリコン酸化膜が不純物
を含むことなり、従来のＢＳＧ膜、ＢＰＳＧ膜、ＰＳＧ
膜と類似な特性を有する膜に転換される。かつ、炭素や
酸素のような元素を含む化合物を不純物として添加する
と、シリコン酸化膜への転換速度を促進させることがで
きる。
【００３７】上面に形成された段差部のような表面の不
連続部を有する半導体基板の上にＳＯＧ溶液をスピンコ
ーティング方法によって塗布し、平坦なＳＯＧ膜を形成
する。段差部は少なくとも二つの配線層パターンによっ
て形成することができる。例えば、ゲート電極パターン
や、ビットラインのような導電性金属配線パターン層で
ある。二つの導電層パターン間の距離は制限がない。し
かし、一般的に１μｍより大きいと従来のＢＰＳＧを利
用して酸化膜を形成する方法を適用することもでき、
０．０４μｍより小さいとＳＯＧ溶液の優れた段差塗布
性にもかかわらずボイド形成の可能性が高いのでこの方
法は望ましくない。従って、０．０４から１μｍ程度の
ギャップを有する導電層パターンが形成されている半導
体基板の上に塗布することが望ましい。
連続部を有する半導体基板の上にＳＯＧ溶液をスピンコ
ーティング方法によって塗布し、平坦なＳＯＧ膜を形成
する。段差部は少なくとも二つの配線層パターンによっ
て形成することができる。例えば、ゲート電極パターン
や、ビットラインのような導電性金属配線パターン層で
ある。二つの導電層パターン間の距離は制限がない。し
かし、一般的に１μｍより大きいと従来のＢＰＳＧを利
用して酸化膜を形成する方法を適用することもでき、
０．０４μｍより小さいとＳＯＧ溶液の優れた段差塗布
性にもかかわらずボイド形成の可能性が高いのでこの方
法は望ましくない。従って、０．０４から１μｍ程度の
ギャップを有する導電層パターンが形成されている半導
体基板の上に塗布することが望ましい。
【００３８】この時、導電層パターンに形成されたギャ
ップに対する深さの比であるアスペクト比が低い場合で
も塗布可能であるが、約５：１から１０：１程度のアス
ペクト比を有する導電層パターン部位を塗布することが
できる。一般的に、半導体基板の上には素子の形成部位
に従ってゲート電極を含むセルアレーのように導電層パ
ターンが密集している密集段差部（または密集し隔離さ
れたギャップ部）と、このような導電層パターンが稀に
形成される周辺回路部のようなグローバル段差部とが共
存する。本発明の方法は上述したようなアスペクト比が
５：１から１０：１である密集段差部とアスペクト比が
１：１以下であるグローバル段差部とに適用可能であ
る。
ップに対する深さの比であるアスペクト比が低い場合で
も塗布可能であるが、約５：１から１０：１程度のアス
ペクト比を有する導電層パターン部位を塗布することが
できる。一般的に、半導体基板の上には素子の形成部位
に従ってゲート電極を含むセルアレーのように導電層パ
ターンが密集している密集段差部（または密集し隔離さ
れたギャップ部）と、このような導電層パターンが稀に
形成される周辺回路部のようなグローバル段差部とが共
存する。本発明の方法は上述したようなアスペクト比が
５：１から１０：１である密集段差部とアスペクト比が
１：１以下であるグローバル段差部とに適用可能であ
る。
【００３９】また、段差部は半導体基板の凹凸部により
形成される。具体的にはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒ
ｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有する隔離構造
（Ｉｓｏｌａｔｉｏｎ ｓｔｒｕｃｔｕｒｅ）を形成す
るための溝と突出部により形成された段差部とを有する
半導体基板の上に本発明による酸化膜を形成して、ＳＴ
Ｉ構造の素子分離膜を形成することができる。
形成される。具体的にはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒ
ｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有する隔離構造
（Ｉｓｏｌａｔｉｏｎ ｓｔｒｕｃｔｕｒｅ）を形成す
るための溝と突出部により形成された段差部とを有する
半導体基板の上に本発明による酸化膜を形成して、ＳＴ
Ｉ構造の素子分離膜を形成することができる。
【００４０】かつ、段差部は絶縁膜の上に形成された金
属配線により形成される。即ち、絶縁膜の上に形成され
た金属配線を絶縁させるための絶縁膜として、本発明に
よる方法によりシリコン酸化膜を形成し層間絶縁膜とし
て使用することもできる。以下、コーティングされたＳ
ＯＧ膜の硬化方法について詳細に説明する。
属配線により形成される。即ち、絶縁膜の上に形成され
た金属配線を絶縁させるための絶縁膜として、本発明に
よる方法によりシリコン酸化膜を形成し層間絶縁膜とし
て使用することもできる。以下、コーティングされたＳ
ＯＧ膜の硬化方法について詳細に説明する。
【００４１】前記の方法により形成されたＳＯＧ膜を硬
化し、平坦な表面を有するシリコン酸化膜に転換する。
硬化段階は予備ベーキングする段階と主ベーキングする
段階とに区分される。予備ベーキングを１００℃以下で
行うと、有機溶媒が完全に除去されずに、残留するので
望ましくなく、５００℃以上の温度で行うと、主ベーキ
ング工程でのポリシラザンのシリコン酸化物への転換が
容易でないだけでなく、表面が急激に酸化シリコンに転
換されることによりクラックが発生し、生成されるシリ
コン酸化膜が均一でないので望ましくない。かつ、予備
ベーキングを行う時間が１分未満であれば、有機溶剤が
残留する可能性があって望ましくなく、５分を超過する
と、有機溶剤は完全に除去されるがポリシラザンを含む
ＳＯＧ膜の表面でシリコン酸化物への部分的な転換が誘
発され、部分的にクラックが発生して望ましくない。従
って予備ベーキングは１００から５００℃、望ましくは
１００から４００℃の温度で１から５分の間、望ましく
は２から３分の間行う。
化し、平坦な表面を有するシリコン酸化膜に転換する。
硬化段階は予備ベーキングする段階と主ベーキングする
段階とに区分される。予備ベーキングを１００℃以下で
行うと、有機溶媒が完全に除去されずに、残留するので
望ましくなく、５００℃以上の温度で行うと、主ベーキ
ング工程でのポリシラザンのシリコン酸化物への転換が
容易でないだけでなく、表面が急激に酸化シリコンに転
換されることによりクラックが発生し、生成されるシリ
コン酸化膜が均一でないので望ましくない。かつ、予備
ベーキングを行う時間が１分未満であれば、有機溶剤が
残留する可能性があって望ましくなく、５分を超過する
と、有機溶剤は完全に除去されるがポリシラザンを含む
ＳＯＧ膜の表面でシリコン酸化物への部分的な転換が誘
発され、部分的にクラックが発生して望ましくない。従
って予備ベーキングは１００から５００℃、望ましくは
１００から４００℃の温度で１から５分の間、望ましく
は２から３分の間行う。
【００４２】主ベーキング段階は予備ベーキングに比べ
て高温で長時間実行する。ポリシラザン系のＳＯＧは基
本骨格のＳｉ−Ｎ結合で構成され、酸素および水を含む
雰囲気のうちでベーキングするとＳｉ−Ｎ結合がＳｉ−
Ｏ結合に置換されると知られている。従来の方法による
と、一般的に全てのＳｉ−Ｎ結合がＳｉ−Ｏ結合に置換
されない。しかし、本発明によるポリシラザンを含有す
るＳＯＧ溶液を使用してコーティングしＳＯＧ膜を形成
した後、硬化工程を行う場合、Ｓｉ−Ｎ結合がないの
で、ＣＶＤ方法により形成されたシリコン酸化膜と実質
的に同一な特性を有する酸化膜を製造することができ
る。
て高温で長時間実行する。ポリシラザン系のＳＯＧは基
本骨格のＳｉ−Ｎ結合で構成され、酸素および水を含む
雰囲気のうちでベーキングするとＳｉ−Ｎ結合がＳｉ−
Ｏ結合に置換されると知られている。従来の方法による
と、一般的に全てのＳｉ−Ｎ結合がＳｉ−Ｏ結合に置換
されない。しかし、本発明によるポリシラザンを含有す
るＳＯＧ溶液を使用してコーティングしＳＯＧ膜を形成
した後、硬化工程を行う場合、Ｓｉ−Ｎ結合がないの
で、ＣＶＤ方法により形成されたシリコン酸化膜と実質
的に同一な特性を有する酸化膜を製造することができ
る。
【００４３】ポリシラザンを酸化シリコンに転換する
際、主ベーキングの温度が４００℃未満である場合は硬
化が充分でないので、Ｓｉ−Ｎ結合が残留して酸化膜の
特性に悪影響を及ぼす憂慮が高く望ましくなく、主ベー
キングの温度が１２００℃より高い場合は、生成される
シリコン酸化膜の平坦度が低下し、クラックが発生して
望ましくない。従って、主ベーキングは４００から１２
００℃、望ましくは４００から１０００℃の温度で行
う。
際、主ベーキングの温度が４００℃未満である場合は硬
化が充分でないので、Ｓｉ−Ｎ結合が残留して酸化膜の
特性に悪影響を及ぼす憂慮が高く望ましくなく、主ベー
キングの温度が１２００℃より高い場合は、生成される
シリコン酸化膜の平坦度が低下し、クラックが発生して
望ましくない。従って、主ベーキングは４００から１２
００℃、望ましくは４００から１０００℃の温度で行
う。
【００４４】かつ、主ベーキング工程の実行時間が１０
分より小さい場合はＳＯＧ膜のシリコン酸化膜への転換
が充分でないので望ましくなく、１８０分を超過する場
合は生成されるシリコン酸化膜の応力が増加して望まし
くない。従って、主ベーキング工程の時間は１０分から
１８０分の間、望ましくは３０分から１２０分の間行
う。主ベーキング工程はＳｉ−Ｎ結合をＳｉ−Ｏ結合に
転換することに適した雰囲気である酸化性雰囲気または
不活性雰囲気で実行する。例えば、酸素雰囲気、水蒸気
雰囲気、酸素と水蒸気の混合雰囲気または窒素雰囲気で
行うことが望ましい。特に、水蒸気雰囲気で行うことが
望ましい。このとき、雰囲気中の水分は１．２から８６
重量％に維持することが望ましい。
分より小さい場合はＳＯＧ膜のシリコン酸化膜への転換
が充分でないので望ましくなく、１８０分を超過する場
合は生成されるシリコン酸化膜の応力が増加して望まし
くない。従って、主ベーキング工程の時間は１０分から
１８０分の間、望ましくは３０分から１２０分の間行
う。主ベーキング工程はＳｉ−Ｎ結合をＳｉ−Ｏ結合に
転換することに適した雰囲気である酸化性雰囲気または
不活性雰囲気で実行する。例えば、酸素雰囲気、水蒸気
雰囲気、酸素と水蒸気の混合雰囲気または窒素雰囲気で
行うことが望ましい。特に、水蒸気雰囲気で行うことが
望ましい。このとき、雰囲気中の水分は１．２から８６
重量％に維持することが望ましい。
【００４５】前記の主ベーキングの段階は下部構造物に
応じて下部構造物に及ぼす影響を考慮し、温度範囲を適
当に変更することができる。例えば、段差部が半導体基
板の上部を部分的にエッチングして形成されたトレンチ
を含み、ＳＯＧ膜がトレンチを埋立てるように形成され
る場合は、硬化工程の主ベーキングは９００から１００
０℃の温度で行うことが望ましい。
応じて下部構造物に及ぼす影響を考慮し、温度範囲を適
当に変更することができる。例えば、段差部が半導体基
板の上部を部分的にエッチングして形成されたトレンチ
を含み、ＳＯＧ膜がトレンチを埋立てるように形成され
る場合は、硬化工程の主ベーキングは９００から１００
０℃の温度で行うことが望ましい。
【００４６】段差部が半導体基板の上に形成された複数
のゲート電極を含み、ＳＯＧ膜がゲート電極を完全に覆
うように形成される場合は、硬化工程の主ベーキングは
６００から９００℃の温度で行うことが望ましい。か
つ、段差部が絶縁膜の上に形成された複数の金属配線パ
ターンを含み、ＳＯＧ膜が金属配線パターンを完全に覆
うように形成される場合は、硬化工程の主ベーキングは
４００から４５０℃の温度で行うことが望ましい。
のゲート電極を含み、ＳＯＧ膜がゲート電極を完全に覆
うように形成される場合は、硬化工程の主ベーキングは
６００から９００℃の温度で行うことが望ましい。か
つ、段差部が絶縁膜の上に形成された複数の金属配線パ
ターンを含み、ＳＯＧ膜が金属配線パターンを完全に覆
うように形成される場合は、硬化工程の主ベーキングは
４００から４５０℃の温度で行うことが望ましい。
【００４７】本発明による方法によってＳＯＧ組成物を
利用して１回の工程で厚みが４０００から６５００Åで
あるシリコン酸化膜を形成することができる。かつ、Ｓ
ＯＧ組成物を塗布する前に導電層パターンの上面および
側面にエッチング阻止膜として窒化シリコン膜を２００
から６００Åの厚みに形成することもできる。
利用して１回の工程で厚みが４０００から６５００Åで
あるシリコン酸化膜を形成することができる。かつ、Ｓ
ＯＧ組成物を塗布する前に導電層パターンの上面および
側面にエッチング阻止膜として窒化シリコン膜を２００
から６００Åの厚みに形成することもできる。
【００４８】本発明のＳＯＧ組成物を使用した半導体装
置の製造方法は、トレンチを埋立てることや、ゲート電
極および／または金属パターンを平坦化することに使用
することができる。しかし、本発明によるＳＯＧ組成物
でトレンチのみ埋立し、ゲート電極および金属パターン
を平坦化することには従来のＳＯＧ組成物や他の方法を
使用することもできる。即ち、本発明のＳＯＧ組成物を
使用して単一の半導体装置のトレンチを埋立てること
や、ゲート電極および金属パターンを平坦化することが
できるが、必ずこれら全てに適用すべき必要はないし、
これらのうちでいずれか一つのみ適用することができ
る。
置の製造方法は、トレンチを埋立てることや、ゲート電
極および／または金属パターンを平坦化することに使用
することができる。しかし、本発明によるＳＯＧ組成物
でトレンチのみ埋立し、ゲート電極および金属パターン
を平坦化することには従来のＳＯＧ組成物や他の方法を
使用することもできる。即ち、本発明のＳＯＧ組成物を
使用して単一の半導体装置のトレンチを埋立てること
や、ゲート電極および金属パターンを平坦化することが
できるが、必ずこれら全てに適用すべき必要はないし、
これらのうちでいずれか一つのみ適用することができ
る。
【００４９】本発明では、主硬化工程は２段階の熱処理
工程により実施することができる。１段階熱処理する場
合には、図１と関連して説明すると、トレンチの内壁で
半導体基板から提供されたシリコンソースが酸化性雰囲
気中の酸素と反応して側壁にシリコン酸化膜を形成し、
アクティブ領域の寸法を変更させる憂慮がある。したが
って、トレンチのように、下部でシリコンソースが提供
される物質により構成された基板上で、ポリシラザンか
らなるＳＯＧ組成物を使用して形成されたＳＯＧ膜を硬
化する場合には、２段階に熱処理してシリコン酸化膜に
転換する。
工程により実施することができる。１段階熱処理する場
合には、図１と関連して説明すると、トレンチの内壁で
半導体基板から提供されたシリコンソースが酸化性雰囲
気中の酸素と反応して側壁にシリコン酸化膜を形成し、
アクティブ領域の寸法を変更させる憂慮がある。したが
って、トレンチのように、下部でシリコンソースが提供
される物質により構成された基板上で、ポリシラザンか
らなるＳＯＧ組成物を使用して形成されたＳＯＧ膜を硬
化する場合には、２段階に熱処理してシリコン酸化膜に
転換する。
【００５０】まず、ＳＯＧ膜を１次熱処理してポリシラ
ザンを酸化物に転換する。このとき、１次熱処理は、酸
素雰囲気、水蒸気雰囲気、酸素と水蒸気の混合雰囲気な
どのように、酸化性雰囲気で、５００から１０００℃の
温度で、望ましくは６００から９００℃、さらに望まし
くは８００から９００℃の温度で１０から１２０分間実
施する。
ザンを酸化物に転換する。このとき、１次熱処理は、酸
素雰囲気、水蒸気雰囲気、酸素と水蒸気の混合雰囲気な
どのように、酸化性雰囲気で、５００から１０００℃の
温度で、望ましくは６００から９００℃、さらに望まし
くは８００から９００℃の温度で１０から１２０分間実
施する。
【００５１】次に、１次熱処理され生成された酸化物を
酸化性雰囲気、不活性雰囲気、酸化性雰囲気と不活性雰
囲気との混合雰囲気、または真空雰囲気下で２次熱処理
して密集化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）させる。特
に、窒素ガスからなる不活性雰囲気下で実施することが
望ましい。２次熱処理工程は、６００から１２００℃の
温度で、望ましくは９００から１１００℃で１０から１
２０分間実施する。
酸化性雰囲気、不活性雰囲気、酸化性雰囲気と不活性雰
囲気との混合雰囲気、または真空雰囲気下で２次熱処理
して密集化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）させる。特
に、窒素ガスからなる不活性雰囲気下で実施することが
望ましい。２次熱処理工程は、６００から１２００℃の
温度で、望ましくは９００から１１００℃で１０から１
２０分間実施する。
【００５２】特に、半導体基板の上部を部分的にエッチ
ングして形成されたトレンチを埋立するように、ＳＯＧ
膜が形成される場合、硬化工程の主ベーキング工程の２
次熱処理工程は、９００から１１００℃の温度で主ベー
キングする段階で実施することが望ましい。
ングして形成されたトレンチを埋立するように、ＳＯＧ
膜が形成される場合、硬化工程の主ベーキング工程の２
次熱処理工程は、９００から１１００℃の温度で主ベー
キングする段階で実施することが望ましい。
【００５３】以下、本発明の実施例を詳細に説明する
が、本発明はこれにより制限されない。 〈実施例１〉 〔スピンオンガラス組成物の製造〕市販されているパハ
イドロポリシラザンを購入して分別法（ｆｒａｃｔｉｏ
ｎａｔｉｏｎ）により重量平均分子量が４５００から７
０００であり、分子量の分布が３．０から４．０である
パハイドロポリシラザンを収得する。収得したパハイド
ロポリシラザンをキシレンに２２から２５重量％の濃度
に溶解させてスピンオンガラス組成物を製造する。収得
したＳＯＧ組成物は、下肢膜として窒化シリコン膜に対
するコンタクト角を測定した結果、４°以下のコンタク
ト角を示した。
が、本発明はこれにより制限されない。 〈実施例１〉 〔スピンオンガラス組成物の製造〕市販されているパハ
イドロポリシラザンを購入して分別法（ｆｒａｃｔｉｏ
ｎａｔｉｏｎ）により重量平均分子量が４５００から７
０００であり、分子量の分布が３．０から４．０である
パハイドロポリシラザンを収得する。収得したパハイド
ロポリシラザンをキシレンに２２から２５重量％の濃度
に溶解させてスピンオンガラス組成物を製造する。収得
したＳＯＧ組成物は、下肢膜として窒化シリコン膜に対
するコンタクト角を測定した結果、４°以下のコンタク
ト角を示した。
【００５４】ＳＯＧ組成物はせん断速度を変化させなが
ら粘度を測定した結果、図２に示したような粘度の特性
を示した。図２はせん断速度の変化に伴うＳＯＧ溶液の
粘度変化を示したグラフである。図２のグラフで横軸は
粘度（単位：ｍＰａ・ｓ）を示し、縦軸はせん断速度ｓ
-1を示す。図２から分かるように、ＳＯＧ溶液は５４か
ら４２０ｓ-1のせん断速度で１から１０ｍＰａ・ｓの一
定した粘度を示すことが分かる。
ら粘度を測定した結果、図２に示したような粘度の特性
を示した。図２はせん断速度の変化に伴うＳＯＧ溶液の
粘度変化を示したグラフである。図２のグラフで横軸は
粘度（単位：ｍＰａ・ｓ）を示し、縦軸はせん断速度ｓ
-1を示す。図２から分かるように、ＳＯＧ溶液は５４か
ら４２０ｓ-1のせん断速度で１から１０ｍＰａ・ｓの一
定した粘度を示すことが分かる。
【００５５】〔酸化膜の形成〕図３から図１３は、本発
明の実施例１による半導体装置のシリコン酸化膜の形成
方法を説明するための断面図である。図３を参照する
と、シリコン（Ｓｉ）のような半導体からなるｐ型基板
１０を準備する。基板１０の上部には、素子分離領域を
エッチングしてトレンチ１２を形成する。トレンチ１２
は深さ４６００Åであり、幅１２５０Åである。
明の実施例１による半導体装置のシリコン酸化膜の形成
方法を説明するための断面図である。図３を参照する
と、シリコン（Ｓｉ）のような半導体からなるｐ型基板
１０を準備する。基板１０の上部には、素子分離領域を
エッチングしてトレンチ１２を形成する。トレンチ１２
は深さ４６００Åであり、幅１２５０Åである。
【００５６】トレンチ１２が形成された基板１０の上
に、前記のように準備した重量平均分子量が６０００か
ら８０００のパハイドロポリシラザンを含むＳＯＧ溶液
を６０００〜７０００Åの厚みに塗布し、第１ＳＯＧ膜
１３を形成する。図４に示すように、第１ＳＯＧ膜１３
に１００から５００℃の温度で１分から５分間予備ベー
キング工程を行った後、９００から１０００℃の温度で
約３０分間主ベーキング工程を行って、第１シリコン酸
化膜１３ａに転換する。この時、水分を約８６重量％含
有した水蒸気の雰囲気で行う。
に、前記のように準備した重量平均分子量が６０００か
ら８０００のパハイドロポリシラザンを含むＳＯＧ溶液
を６０００〜７０００Åの厚みに塗布し、第１ＳＯＧ膜
１３を形成する。図４に示すように、第１ＳＯＧ膜１３
に１００から５００℃の温度で１分から５分間予備ベー
キング工程を行った後、９００から１０００℃の温度で
約３０分間主ベーキング工程を行って、第１シリコン酸
化膜１３ａに転換する。この時、水分を約８６重量％含
有した水蒸気の雰囲気で行う。
【００５７】次に、図５に示すように、収得した第１シ
リコン酸化膜１３ａを化学的および機械的研磨方法（Ｃ
ＭＰ）により半導体基板１０の上部表面が露出するまで
研磨し、図示したように、トレンチ１２の内部が酸化シ
リコン１４で埋立てられた素子分離領域を形成する。
リコン酸化膜１３ａを化学的および機械的研磨方法（Ｃ
ＭＰ）により半導体基板１０の上部表面が露出するまで
研磨し、図示したように、トレンチ１２の内部が酸化シ
リコン１４で埋立てられた素子分離領域を形成する。
【００５８】図６に示すように、メモリセルを形成する
領域（セル領域）の半導体基板１０にｎ型不純物、例え
ばリン（Ｐ）を注入してｎ型半導体領域２０を形成し、
セルアレー領域と周辺回路領域の一部とにｐ型不純物、
例えばホウ素（Ｂ）をイオン注入してｐ型ウェル３０を
形成し、周辺回路領域の残り一部にｎ型不純物、例えば
リン（Ｐ）をイオン注入してｎ型ウェル４０を形成す
る。
領域（セル領域）の半導体基板１０にｎ型不純物、例え
ばリン（Ｐ）を注入してｎ型半導体領域２０を形成し、
セルアレー領域と周辺回路領域の一部とにｐ型不純物、
例えばホウ素（Ｂ）をイオン注入してｐ型ウェル３０を
形成し、周辺回路領域の残り一部にｎ型不純物、例えば
リン（Ｐ）をイオン注入してｎ型ウェル４０を形成す
る。
【００５９】次に、スレショルド電圧を調節するための
不純物、例えばＢＦ2（フッ化ホウ素）をｐ型ウェル３
０およびｎ型ウェル４０にイオン注入する。続いて、ｐ
型ウェル３０およびｎ型ウェル４０の角表面の部位をフ
ッ酸系の洗浄液を使用して洗浄した後、半導体基板１０
を湿式酸化してｐ型ウェル３０およびｎ型ウェル４０の
角表面の部位にゲート酸化膜１６を形成する。この時、
トレンチ１２の内面部位の基板の一部も部分的に酸化し
て、ゲート酸化膜１６は連続的に形成される。ゲート酸
化膜１６は約４０〜２００Åの厚みを有する。
不純物、例えばＢＦ2（フッ化ホウ素）をｐ型ウェル３
０およびｎ型ウェル４０にイオン注入する。続いて、ｐ
型ウェル３０およびｎ型ウェル４０の角表面の部位をフ
ッ酸系の洗浄液を使用して洗浄した後、半導体基板１０
を湿式酸化してｐ型ウェル３０およびｎ型ウェル４０の
角表面の部位にゲート酸化膜１６を形成する。この時、
トレンチ１２の内面部位の基板の一部も部分的に酸化し
て、ゲート酸化膜１６は連続的に形成される。ゲート酸
化膜１６は約４０〜２００Åの厚みを有する。
【００６０】図７に示すように、フィールド酸化膜でト
レンチ１２に埋立てられた酸化シリコン１４とゲート酸
化膜１６とが形成された基板１０の全面に、例えばＰ
（リン）などのn型不純物にドーピングされた多結晶シ
リコン膜を低圧の化学気相蒸着（ＬＰＣＶＤ）方法で蒸
着して、約５００〜４０００Åの厚みを有するポリシリ
コン膜を形成する。続いて、ポリシリコン膜の上に珪化
タングステン膜とタングステン膜をスパッタリング方法
で各々１０００〜２０００Åの厚みを有するように沈積
した後、タングステン膜の上に窒化シリコン膜を積層す
る。窒化シリコン膜は低圧の化学気相蒸着またはプラズ
マ増大の化学気相蒸着（ＰＥＣＶＤ）方法を利用して約
５００〜２０００Å程度の厚みを有するように形成す
る。
レンチ１２に埋立てられた酸化シリコン１４とゲート酸
化膜１６とが形成された基板１０の全面に、例えばＰ
（リン）などのn型不純物にドーピングされた多結晶シ
リコン膜を低圧の化学気相蒸着（ＬＰＣＶＤ）方法で蒸
着して、約５００〜４０００Åの厚みを有するポリシリ
コン膜を形成する。続いて、ポリシリコン膜の上に珪化
タングステン膜とタングステン膜をスパッタリング方法
で各々１０００〜２０００Åの厚みを有するように沈積
した後、タングステン膜の上に窒化シリコン膜を積層す
る。窒化シリコン膜は低圧の化学気相蒸着またはプラズ
マ増大の化学気相蒸着（ＰＥＣＶＤ）方法を利用して約
５００〜２０００Å程度の厚みを有するように形成す
る。
【００６１】窒化シリコン膜の上にフォトレジスト膜を
形成した後、マスクを使用してフォトレジスト膜を選択
的に露光する。次にフォトレジスト膜を現像して、ゲー
ト電極を形成するためのフォトレジストパターン２２を
形成する。フォトレジストパターン２２をエッチングマ
スクに使用して窒化シリコン膜、タングステン膜、珪化
タングステン膜およびポリシリコン膜を順次にエッチン
グして、ポリシリコンパターン２４ａ、珪化タングステ
ンパターン２４ｂ、タングステンパターン２４ｃおよび
窒化シリコンパターン２４ｄにて構成されたゲート電極
２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４ＷＬを形成する。
それにより、図示したように、セルアレー領域にはゲー
ト電極２４Ｇａとワードライン２４ＷＬが形成され、周
辺の回路領域にも各々ゲート電極２４Ｇｂおよび２４Ｇ
ｃが形成される。
形成した後、マスクを使用してフォトレジスト膜を選択
的に露光する。次にフォトレジスト膜を現像して、ゲー
ト電極を形成するためのフォトレジストパターン２２を
形成する。フォトレジストパターン２２をエッチングマ
スクに使用して窒化シリコン膜、タングステン膜、珪化
タングステン膜およびポリシリコン膜を順次にエッチン
グして、ポリシリコンパターン２４ａ、珪化タングステ
ンパターン２４ｂ、タングステンパターン２４ｃおよび
窒化シリコンパターン２４ｄにて構成されたゲート電極
２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４ＷＬを形成する。
それにより、図示したように、セルアレー領域にはゲー
ト電極２４Ｇａとワードライン２４ＷＬが形成され、周
辺の回路領域にも各々ゲート電極２４Ｇｂおよび２４Ｇ
ｃが形成される。
【００６２】セルアレー領域に形成されるゲート電極２
４Ｇａ、２４ＷＬはゲート電極間のギャップが０．４か
ら１μｍに形成され、ゲート電極２４Ｇａ、２４ＷＬの
ギャップに対する高さの比であるアスペクト比が５：１
から１０：１である密集段差部を形成している。反面、
周辺回路領域に形成されるゲート電極２４Ｇｂ、２４Ｇ
ｃはゲート電極間のギャップに対する高さの比であるア
スペクトの比が１：１以下であるグローバル段差部を形
成する。
４Ｇａ、２４ＷＬはゲート電極間のギャップが０．４か
ら１μｍに形成され、ゲート電極２４Ｇａ、２４ＷＬの
ギャップに対する高さの比であるアスペクト比が５：１
から１０：１である密集段差部を形成している。反面、
周辺回路領域に形成されるゲート電極２４Ｇｂ、２４Ｇ
ｃはゲート電極間のギャップに対する高さの比であるア
スペクトの比が１：１以下であるグローバル段差部を形
成する。
【００６３】図８に示すように、ｎ型ウェル２０にｐ型
不純物、例えばホウ素をイオン注入してゲート電極２４
Ｇｃの両側のｎ型ウェル４０にｐ型不純物領域２５を形
成する。かつ、ｐ型ウェル３０にｎ型不純物、例えばリ
ンをイオン注入してゲート電極２４Ｇｂの両側のｐ型ウ
ェル３０にｎ型不純物領域２７を形成し、ゲート電極２
４Ｇａの両側のｐ型ウェル２０にはｎ型不純物領域２６
を形成する。
不純物、例えばホウ素をイオン注入してゲート電極２４
Ｇｃの両側のｎ型ウェル４０にｐ型不純物領域２５を形
成する。かつ、ｐ型ウェル３０にｎ型不純物、例えばリ
ンをイオン注入してゲート電極２４Ｇｂの両側のｐ型ウ
ェル３０にｎ型不純物領域２７を形成し、ゲート電極２
４Ｇａの両側のｐ型ウェル２０にはｎ型不純物領域２６
を形成する。
【００６４】図９に示すように、半導体基板１０上に気
相酸化蒸着法により窒化シリコンを蒸着させ、厚み２０
０から６００Åである窒化シリコン膜３２を形成する。
次に、セルアレー領域を窒化シリコン膜３２はフォトレ
ジスト膜として覆い、周辺回路の窒化シリコン膜３２は
異方性エッチングされて周辺回路のゲート電極２４Ｇ
ｂ、２４Ｇｃの側壁がスペーサ３２ａを形成する。
相酸化蒸着法により窒化シリコンを蒸着させ、厚み２０
０から６００Åである窒化シリコン膜３２を形成する。
次に、セルアレー領域を窒化シリコン膜３２はフォトレ
ジスト膜として覆い、周辺回路の窒化シリコン膜３２は
異方性エッチングされて周辺回路のゲート電極２４Ｇ
ｂ、２４Ｇｃの側壁がスペーサ３２ａを形成する。
【００６５】次に、周辺回路のｎ型ウェル４０にｐ型不
純物、例えばホウ素をイオン注入してｐ＋型の不純物領
域、即ちソース、ドレーン領域を形成する。かつ、周辺
回路のｐ型ウェル３０にｎ型不純物、例えばヒ素（Ａ
ｓ）をイオン注入してｎ＋型の不純物領域（ソース、ド
レーン領域）を形成する。
純物、例えばホウ素をイオン注入してｐ＋型の不純物領
域、即ちソース、ドレーン領域を形成する。かつ、周辺
回路のｐ型ウェル３０にｎ型不純物、例えばヒ素（Ａ
ｓ）をイオン注入してｎ＋型の不純物領域（ソース、ド
レーン領域）を形成する。
【００６６】図１０に示すように、半導体基板１０上に
ＳＯＧ溶液を塗布して第２ＳＯＧ膜５０を形成する。第
２ＳＯＧ膜５０はスピンコーティング方法により塗布さ
れる。使用されたＳＯＧ溶液のうちのパハイドロポリシ
ラザンの重量平均分子量は４０００から６０００であ
る。この時、回転速度は５００から２５００ｒｐｍであ
る。ＳＯＧ層５０は７５００から８２００Åの厚みを有
し、ゲート電極２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４Ｗ
Ｌを完全に覆うように形成される。
ＳＯＧ溶液を塗布して第２ＳＯＧ膜５０を形成する。第
２ＳＯＧ膜５０はスピンコーティング方法により塗布さ
れる。使用されたＳＯＧ溶液のうちのパハイドロポリシ
ラザンの重量平均分子量は４０００から６０００であ
る。この時、回転速度は５００から２５００ｒｐｍであ
る。ＳＯＧ層５０は７５００から８２００Åの厚みを有
し、ゲート電極２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４Ｗ
Ｌを完全に覆うように形成される。
【００６７】次に、第２ＳＯＧ膜５０を１００℃から５
００℃の温度で１から５分の間予備ベーキングした後、
６００℃から９００℃の温度で１０から１８０分間主ベ
ーキングする。ベーキングは酸素雰囲気、水蒸気雰囲
気、酸素と水蒸気の混合雰囲気または窒素雰囲気で行
う。水蒸気雰囲気で行う場合、雰囲気中の水蒸気の含量
は１．２から８６重量％になるように維持する。
００℃の温度で１から５分の間予備ベーキングした後、
６００℃から９００℃の温度で１０から１８０分間主ベ
ーキングする。ベーキングは酸素雰囲気、水蒸気雰囲
気、酸素と水蒸気の混合雰囲気または窒素雰囲気で行
う。水蒸気雰囲気で行う場合、雰囲気中の水蒸気の含量
は１．２から８６重量％になるように維持する。
【００６８】上述した硬化工程を通じて第２ＳＯＧ膜５
０のＳｉ−Ｎ結合はＳｉ−Ｏ結合で置換され、シリコン
酸化膜に転換される。そうして、図１１に示したよう
に、厚みが約１９から２０％程度収縮された第２酸化シ
リコン膜５０ａを収得する。図１２に示すように、第２
酸化シリコン膜５０ａ上に通常のスパッタリングの方法
によりアルミニウム、タングステンなどのような金属を
蒸着させて厚み５０００Åの金属層を形成する。金属層
を写真エッチングの方法によりパターニングし、幅が６
６００Åでありギャップが８４００Åである金属層パタ
ーン５２を形成する。
０のＳｉ−Ｎ結合はＳｉ−Ｏ結合で置換され、シリコン
酸化膜に転換される。そうして、図１１に示したよう
に、厚みが約１９から２０％程度収縮された第２酸化シ
リコン膜５０ａを収得する。図１２に示すように、第２
酸化シリコン膜５０ａ上に通常のスパッタリングの方法
によりアルミニウム、タングステンなどのような金属を
蒸着させて厚み５０００Åの金属層を形成する。金属層
を写真エッチングの方法によりパターニングし、幅が６
６００Åでありギャップが８４００Åである金属層パタ
ーン５２を形成する。
【００６９】次に、ＳＯＧ溶液をスピンコーティングし
て、金属層パターン５２を完全に覆うように厚み３８０
０Åから４５００Åである第３ＳＯＧ膜５４を形成す
る。このとき、第３ＳＯＧ膜５４のうちのパハイドロポ
リシラザンの重量平均分子量は４５００から７５００で
ある。
て、金属層パターン５２を完全に覆うように厚み３８０
０Åから４５００Åである第３ＳＯＧ膜５４を形成す
る。このとき、第３ＳＯＧ膜５４のうちのパハイドロポ
リシラザンの重量平均分子量は４５００から７５００で
ある。
【００７０】図１３を参照すると、第３ＳＯＧ膜５４を
１００℃から５００℃の温度で１から５分間予備ベーキ
ングした後、４００℃から４５０℃の温度で、１０から
１８０分間主ベーキングする。主ベーキングは前述した
ように水蒸気雰囲気で行う。これにより、硬化工程を通
じて第３ＳＯＧ膜５４のＳｉ−Ｎ結合はＳｉ−Ｏ結合に
置換され、平坦な表面を有する第３シリコン酸化膜５４
ａに転換される。
１００℃から５００℃の温度で１から５分間予備ベーキ
ングした後、４００℃から４５０℃の温度で、１０から
１８０分間主ベーキングする。主ベーキングは前述した
ように水蒸気雰囲気で行う。これにより、硬化工程を通
じて第３ＳＯＧ膜５４のＳｉ−Ｎ結合はＳｉ−Ｏ結合に
置換され、平坦な表面を有する第３シリコン酸化膜５４
ａに転換される。
【００７１】以後、通常の半導体の製造工程を経て半導
体素子を完成する。 〔シリコン酸化膜の光吸収の実験〕図３から図１３に示
した方法により酸化膜を半導体基板の上に形成した。ア
スペクト比が５：１から１０：１であり間隔が０．０４
から１μｍである多数の配線層を有する半導体基板の上
に形成した後、配線層と半導体基板を覆うシリコン窒化
膜を４００Åの厚みで形成した。
体素子を完成する。 〔シリコン酸化膜の光吸収の実験〕図３から図１３に示
した方法により酸化膜を半導体基板の上に形成した。ア
スペクト比が５：１から１０：１であり間隔が０．０４
から１μｍである多数の配線層を有する半導体基板の上
に形成した後、配線層と半導体基板を覆うシリコン窒化
膜を４００Åの厚みで形成した。
【００７２】本実施例で使用されるポリシラザンを含有
するＳＯＧ溶液をスピンコーティング法により半導体基
板の上にコーティングして、厚みが７８５２±１９４Å
である第２ＳＯＧ膜を形成した。このとき、回転数は１
０００ｒｐｍに調節した。第２ＳＯＧ膜を１５０℃の温
度で３分間予備ベーキングした。予備ベーキングした
後、ＳＯＧ膜に対しＦＴ−ＩＲにより光吸収度を測定し
た。図１４は予備ベーキングした後、ＦＴ−ＩＲにより
測定した光吸収度を示すグラフである。図１４から分か
るように、予備ベーキングした後は、所定の波長範囲で
Ｎ−Ｈ、Ｓｉ−Ｈ、Ｓｉ−Ｎ等の結合を示す吸収ピーク
を示した。この時、ストレスの値をストレスゲージで測
定した結果、３．６３×１０8ｄｙｎ／ｃｍ2（３．６３
×１０ 7ｐａ）を示した。
するＳＯＧ溶液をスピンコーティング法により半導体基
板の上にコーティングして、厚みが７８５２±１９４Å
である第２ＳＯＧ膜を形成した。このとき、回転数は１
０００ｒｐｍに調節した。第２ＳＯＧ膜を１５０℃の温
度で３分間予備ベーキングした。予備ベーキングした
後、ＳＯＧ膜に対しＦＴ−ＩＲにより光吸収度を測定し
た。図１４は予備ベーキングした後、ＦＴ−ＩＲにより
測定した光吸収度を示すグラフである。図１４から分か
るように、予備ベーキングした後は、所定の波長範囲で
Ｎ−Ｈ、Ｓｉ−Ｈ、Ｓｉ−Ｎ等の結合を示す吸収ピーク
を示した。この時、ストレスの値をストレスゲージで測
定した結果、３．６３×１０8ｄｙｎ／ｃｍ2（３．６３
×１０ 7ｐａ）を示した。
【００７３】予備ベーキングしたＳＯＧ膜を再び７００
℃の温度で３０分間ベーキングしてＳＯＧ膜をシリコン
酸化膜に転換させた。図１５はベーキングした後、ＦＴ
−ＩＲにより測定した光吸収度を示すグラフである。図
１５から分かるように、ベーキングした後は、所定の波
長範囲でＳｉ−Ｏの結合のみを示す吸収ピークを示し
た。この時、ストレスの値を測定した結果−１．２２×
１０8ｄｙｎ／ｃｍ2（−１．２２×１０7ｐａ）を示し
た。図１５から、ＳＯＧ膜内のＳｉ−Ｎ結合はＳｉ−Ｏ
の結合に全て変換されて完全なシリコン酸化膜に転換さ
れたことが分かる。
℃の温度で３０分間ベーキングしてＳＯＧ膜をシリコン
酸化膜に転換させた。図１５はベーキングした後、ＦＴ
−ＩＲにより測定した光吸収度を示すグラフである。図
１５から分かるように、ベーキングした後は、所定の波
長範囲でＳｉ−Ｏの結合のみを示す吸収ピークを示し
た。この時、ストレスの値を測定した結果−１．２２×
１０8ｄｙｎ／ｃｍ2（−１．２２×１０7ｐａ）を示し
た。図１５から、ＳＯＧ膜内のＳｉ−Ｎ結合はＳｉ−Ｏ
の結合に全て変換されて完全なシリコン酸化膜に転換さ
れたことが分かる。
【００７４】また、上述したようなアスペクト比が５：
１から１０：１であり間隔が０．０４から１μｍである
多数の配線層を有する半導体基板の上に形成されたシリ
コン酸化膜では、ボイドの形成は見られなかった。 〔酸化シリコンのエッチング速度の測定実験〕 〔ＳＯＧを利用したシリコン酸化膜の形成〕ＳＯＧ溶液
をベア（ｂａｒｅ）ウェーハの上に塗布してＳＯＧ膜を
形成した。ＳＯＧ溶液はスピンコーティング方法により
塗布し、回転速度は１０００ｒｐｍであった。ＳＯＧ膜
は７５００から８２００Åの厚みを有するように形成し
た。
１から１０：１であり間隔が０．０４から１μｍである
多数の配線層を有する半導体基板の上に形成されたシリ
コン酸化膜では、ボイドの形成は見られなかった。 〔酸化シリコンのエッチング速度の測定実験〕 〔ＳＯＧを利用したシリコン酸化膜の形成〕ＳＯＧ溶液
をベア（ｂａｒｅ）ウェーハの上に塗布してＳＯＧ膜を
形成した。ＳＯＧ溶液はスピンコーティング方法により
塗布し、回転速度は１０００ｒｐｍであった。ＳＯＧ膜
は７５００から８２００Åの厚みを有するように形成し
た。
【００７５】次に、ＳＯＧ膜５０を１５０℃の温度で３
分間予備ベーキングした後、７００℃の温度で３分間主
ベーキングした。主ベーキングは水蒸気の雰囲気下で行
い、雰囲気中の水蒸気の含量は１．２から８６重量％に
なるように維持した。上述した硬化工程を通じてＳＯＧ
膜内のＳｉ−Ｎ結合はＳｉ−Ｏ結合に置換され、シリコ
ン酸化膜に転換された。収得したシリコン酸化膜の厚み
は約６４００Åであった。
分間予備ベーキングした後、７００℃の温度で３分間主
ベーキングした。主ベーキングは水蒸気の雰囲気下で行
い、雰囲気中の水蒸気の含量は１．２から８６重量％に
なるように維持した。上述した硬化工程を通じてＳＯＧ
膜内のＳｉ−Ｎ結合はＳｉ−Ｏ結合に置換され、シリコ
ン酸化膜に転換された。収得したシリコン酸化膜の厚み
は約６４００Åであった。
【００７６】〔ＣＶＤ方法による酸化膜の形成〕ベア
（ｂａｒｅ）ウェーハ上にソースガスとしてシランガス
および酸素ガスを使用し、キャリアガスとしてアルゴン
ガスを使用してＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐ
ｌａｓｍａ）ＣＶＤ−酸化膜を形成した。形成されたＣ
ＶＤ酸化膜の厚みは約６０００Åであった。
（ｂａｒｅ）ウェーハ上にソースガスとしてシランガス
および酸素ガスを使用し、キャリアガスとしてアルゴン
ガスを使用してＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐ
ｌａｓｍａ）ＣＶＤ−酸化膜を形成した。形成されたＣ
ＶＤ酸化膜の厚みは約６０００Åであった。
【００７７】〔湿式エッチングの速度測定〕本実施例に
よる方法により製造されたシリコン酸化膜とＣＶＤ方法
により製造されたＣＶＤ酸化膜とに対して湿式エッチン
グを行った。湿式エッチングは同一なエッチング液を使
用して一定の時間行い、一定の時間の間隔によりエッチ
ングの速度を測定した。測定した結果を図１６から図２
１にグラフとして示した。
よる方法により製造されたシリコン酸化膜とＣＶＤ方法
により製造されたＣＶＤ酸化膜とに対して湿式エッチン
グを行った。湿式エッチングは同一なエッチング液を使
用して一定の時間行い、一定の時間の間隔によりエッチ
ングの速度を測定した。測定した結果を図１６から図２
１にグラフとして示した。
【００７８】図１６は本実施例により製造された酸化膜
とＣＶＤ方法により製造された酸化膜とにフッ化アンモ
ニウムを含む緩衝エッチング液（ＮＨ4ＦおよびＨＦを
蒸留水（Ｄ．Ｉ ｗａｔｅｒ）で稀釈した溶液）で常温
２５℃で湿式エッチングを行いながら、１分の間隔で測
定したエッチング速度を示すグラフである。
とＣＶＤ方法により製造された酸化膜とにフッ化アンモ
ニウムを含む緩衝エッチング液（ＮＨ4ＦおよびＨＦを
蒸留水（Ｄ．Ｉ ｗａｔｅｒ）で稀釈した溶液）で常温
２５℃で湿式エッチングを行いながら、１分の間隔で測
定したエッチング速度を示すグラフである。
【００７９】図１７は本実施例により製造された酸化膜
とＣＶＤ方法により製造された酸化膜とに稀釈されたフ
ッ酸溶液（ＤＩ：ＨＦ=１００：１）を使用して常温２
５℃で湿式エッチングを行いながら、１分間隔で測定し
たエッチング速度を示すグラフである。
とＣＶＤ方法により製造された酸化膜とに稀釈されたフ
ッ酸溶液（ＤＩ：ＨＦ=１００：１）を使用して常温２
５℃で湿式エッチングを行いながら、１分間隔で測定し
たエッチング速度を示すグラフである。
【００８０】図１８は本実施例により製造された酸化膜
とＣＶＤ方法により製造された酸化膜とにＮＨ4ＯＨ：
Ｈ2Ｏ2：Ｈ2Ｏが０．２５：１：５の比率で混合された
エッチング液を使用して７０℃で湿式エッチングを行い
ながら、１０分間隔で測定したエッチング速度を示すグ
ラフである。
とＣＶＤ方法により製造された酸化膜とにＮＨ4ＯＨ：
Ｈ2Ｏ2：Ｈ2Ｏが０．２５：１：５の比率で混合された
エッチング液を使用して７０℃で湿式エッチングを行い
ながら、１０分間隔で測定したエッチング速度を示すグ
ラフである。
【００８１】図１９は本実施例により製造された酸化膜
とＣＶＤ方法により製造された酸化膜とに、リン酸を使
用して１６５℃で湿式エッチングを行いながら、１０分
の間隔で測定したエッチング速度を示すグラフである。
図２０は本実施例により製造された酸化膜とＣＶＤ方法
により製造された酸化膜とに、Ｈ2ＳＯ4：Ｈ2Ｏ2が６：
１の比率で混合された溶液をエッチング液に使用して１
３０℃で湿式エッチングを行いながら、１０分の間隔で
測定したエッチング速度を示すグラフである。
とＣＶＤ方法により製造された酸化膜とに、リン酸を使
用して１６５℃で湿式エッチングを行いながら、１０分
の間隔で測定したエッチング速度を示すグラフである。
図２０は本実施例により製造された酸化膜とＣＶＤ方法
により製造された酸化膜とに、Ｈ2ＳＯ4：Ｈ2Ｏ2が６：
１の比率で混合された溶液をエッチング液に使用して１
３０℃で湿式エッチングを行いながら、１０分の間隔で
測定したエッチング速度を示すグラフである。
【００８２】図２１は本実施例により製造された酸化膜
とＣＶＤ方法により製造された酸化膜とにＮＨ4ＯＨ：
Ｈ2Ｏ2：Ｈ2Ｏが０．２５：１：５の比率で混合された
エッチング液を使用して５０℃で湿式エッチングを行い
ながら、１０分間隔で測定したエッチング速度を示すグ
ラフである。
とＣＶＤ方法により製造された酸化膜とにＮＨ4ＯＨ：
Ｈ2Ｏ2：Ｈ2Ｏが０．２５：１：５の比率で混合された
エッチング液を使用して５０℃で湿式エッチングを行い
ながら、１０分間隔で測定したエッチング速度を示すグ
ラフである。
【００８３】〔乾式エッチングの速度測定〕本実施例に
より製造された酸化膜とＣＶＤ方法により製造された酸
化膜とが形成されているウェーハを同一なチャンバ内に
導入した後、同一なエッチングガスを使用して反復的に
エッチング速度を測定した。チャンバ内の圧力は３０ｍ
Ｔｏｒｒに維持し、チャンバ内の出力は１７００Ｗであ
り、使用ガスとしてはＣ5Ｆ8、Ｃ4Ｆ8、Ｏ2、Ａｒを各
々８ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｅｎ
ｔｉｍｅｔｅｒｓ ｐｅｒ ｍｉｎｕｔｅ）、４ｓｃｃ
ｍ、６ｓｃｃｍ、５００ｓｃｃｍの流速で導入してエッ
チングガスとして使用した。エッチングを２０秒間隔で
反復的に実行しながら、エッチング速度を測定した。測
定されたエッチングの速度を図２２にグラフで示した。
より製造された酸化膜とＣＶＤ方法により製造された酸
化膜とが形成されているウェーハを同一なチャンバ内に
導入した後、同一なエッチングガスを使用して反復的に
エッチング速度を測定した。チャンバ内の圧力は３０ｍ
Ｔｏｒｒに維持し、チャンバ内の出力は１７００Ｗであ
り、使用ガスとしてはＣ5Ｆ8、Ｃ4Ｆ8、Ｏ2、Ａｒを各
々８ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｅｎ
ｔｉｍｅｔｅｒｓ ｐｅｒ ｍｉｎｕｔｅ）、４ｓｃｃ
ｍ、６ｓｃｃｍ、５００ｓｃｃｍの流速で導入してエッ
チングガスとして使用した。エッチングを２０秒間隔で
反復的に実行しながら、エッチング速度を測定した。測
定されたエッチングの速度を図２２にグラフで示した。
【００８４】図１６から図２２に示すように、湿式エッ
チングおよび乾式エッチング時において、本実施例によ
って形成されたシリコン酸化膜のエッチング速度は従来
のＣＶＤ方法により形成されたシリコン酸化膜と殆ど類
似なエッチング速度を示すことが分かる。従って、本実
施例の方法に従ってＳＯＧ膜を使用して平坦化膜や層間
絶縁膜を形成する場合は、得られた酸化膜は従来のＣＶ
Ｄ酸化膜と類似な物性を示すことが分かる。
チングおよび乾式エッチング時において、本実施例によ
って形成されたシリコン酸化膜のエッチング速度は従来
のＣＶＤ方法により形成されたシリコン酸化膜と殆ど類
似なエッチング速度を示すことが分かる。従って、本実
施例の方法に従ってＳＯＧ膜を使用して平坦化膜や層間
絶縁膜を形成する場合は、得られた酸化膜は従来のＣＶ
Ｄ酸化膜と類似な物性を示すことが分かる。
【００８５】かつ、本発明者の反復的な実験によると、
本実施例によるスピンオンガラス組成物を使用すると、
アスペクト比が５：１から１０：１であり間隔が０．０
４から１μｍである配線層を有する半導体基板の上に２
５６メガ級で要求される平坦度を有し、ボイドがないシ
リコン酸化膜を形成することができる。
本実施例によるスピンオンガラス組成物を使用すると、
アスペクト比が５：１から１０：１であり間隔が０．０
４から１μｍである配線層を有する半導体基板の上に２
５６メガ級で要求される平坦度を有し、ボイドがないシ
リコン酸化膜を形成することができる。
【００８６】〈実施例２〉 〔スピンオンガラス組成物の製造〕実施例１と同一な方
法で重量平均分子量が６０００から８０００であり、分
子量の分布が３．０から４．０であるパハイドロポリシ
ラザンを収得して、キシレンに２２から２５重量％の濃
度に溶解させてスピンオンガラス組成物を製造した。
法で重量平均分子量が６０００から８０００であり、分
子量の分布が３．０から４．０であるパハイドロポリシ
ラザンを収得して、キシレンに２２から２５重量％の濃
度に溶解させてスピンオンガラス組成物を製造した。
【００８７】〔シャロートレンチ素子分離工程〕上述し
た実施例１により、高集積化された半導体装置のトレン
チを埋立てるために、図５に図示したようなフィールド
酸化膜１４を形成する場合には、トレンチの図１で示し
たような内側壁面で酸化膜が厚く形成される。
た実施例１により、高集積化された半導体装置のトレン
チを埋立てるために、図５に図示したようなフィールド
酸化膜１４を形成する場合には、トレンチの図１で示し
たような内側壁面で酸化膜が厚く形成される。
【００８８】図２３から図２９は本発明の実施例２によ
るシャロートレンチ素子分離方法を示す断面図である。
図２３を参照すれば、シリコンからなる半導体基板２０
０上に熱酸化工程によりパッド酸化膜２０１を約１００
〜２００Åの厚みで形成した後、前記パッド酸化膜２０
１上に低圧化学気相蒸着（ｌｏｗ ｐｒｅｓｓｕｒｅ
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ；ＬＰＣＶＤ）方法により窒化膜を約１００〜１００
０Åの厚みに蒸着して研磨阻止膜２０３を形成する。研
磨阻止膜２０３は後続する化学機械的研磨（ＣＭＰ）工
程のときに研磨阻止膜として提供される。
るシャロートレンチ素子分離方法を示す断面図である。
図２３を参照すれば、シリコンからなる半導体基板２０
０上に熱酸化工程によりパッド酸化膜２０１を約１００
〜２００Åの厚みで形成した後、前記パッド酸化膜２０
１上に低圧化学気相蒸着（ｌｏｗ ｐｒｅｓｓｕｒｅ
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ；ＬＰＣＶＤ）方法により窒化膜を約１００〜１００
０Åの厚みに蒸着して研磨阻止膜２０３を形成する。研
磨阻止膜２０３は後続する化学機械的研磨（ＣＭＰ）工
程のときに研磨阻止膜として提供される。
【００８９】続いて、研磨阻止膜２０３上に高温酸化膜
（ＨＴＯ）を低圧化学気相蒸着（ＬＰＣＶＤ）方法によ
り約５００〜１０００Åの厚みに蒸着して、ハードマス
ク層２０５を形成した後、その上にシリコン酸窒化物
（ＳｉＯＮ）を低圧化学気相蒸着（ＬＰＣＶＤ）方法に
より約２００〜８００Åの厚みに蒸着し、反射防止層
（図示せず）を形成する。反射防止層は、後続するフォ
トリソグラフィ工程のときの乱反射を防止する役割を有
し、後続するトレンチ形成工程で除去される。
（ＨＴＯ）を低圧化学気相蒸着（ＬＰＣＶＤ）方法によ
り約５００〜１０００Åの厚みに蒸着して、ハードマス
ク層２０５を形成した後、その上にシリコン酸窒化物
（ＳｉＯＮ）を低圧化学気相蒸着（ＬＰＣＶＤ）方法に
より約２００〜８００Åの厚みに蒸着し、反射防止層
（図示せず）を形成する。反射防止層は、後続するフォ
トリソグラフィ工程のときの乱反射を防止する役割を有
し、後続するトレンチ形成工程で除去される。
【００９０】図２４に示すように、アクティブパターン
を形成するためのフォトリソグラフィにより、反射防止
層およびハードマスク層２０５をドライエッチングして
ハードマスクパターン２０６を形成する。続いて、ハー
ドマスクパターン２０６をエッチングマスクに用いて、
研磨阻止膜２０３およびパッド酸化膜２０１をドライエ
ッチングし、研磨阻止膜パターン２０４およびパッド酸
化膜パターン２０２を形成する。
を形成するためのフォトリソグラフィにより、反射防止
層およびハードマスク層２０５をドライエッチングして
ハードマスクパターン２０６を形成する。続いて、ハー
ドマスクパターン２０６をエッチングマスクに用いて、
研磨阻止膜２０３およびパッド酸化膜２０１をドライエ
ッチングし、研磨阻止膜パターン２０４およびパッド酸
化膜パターン２０２を形成する。
【００９１】図２５に示すように、ハードマスクパター
ン２０６を用いて、露出した半導体基板２００を約２０
００〜５０００Å程度の深さにエッチングし、トレンチ
２１０を形成する。望ましくは、トレンチ２１０は、深
さ４６００Åであり、幅１２５０Åである。このとき、
反射防止層が除去され、ハードマスクパターン２０６も
所定厚みほどエッチングされる。
ン２０６を用いて、露出した半導体基板２００を約２０
００〜５０００Å程度の深さにエッチングし、トレンチ
２１０を形成する。望ましくは、トレンチ２１０は、深
さ４６００Åであり、幅１２５０Åである。このとき、
反射防止層が除去され、ハードマスクパターン２０６も
所定厚みほどエッチングされる。
【００９２】図２６に示すように、トレンチエッチング
工程の間に、半導体基板２００で高エネルギーのイオン
衝撃により惹起されたシリコン損傷をキュアリングする
ために、トレンチ２１０の露出した部分を酸化性雰囲気
で熱処理する。そうすると、露出したシリコンと酸化剤
との酸化反応により、トレンチ２１０の基底面と側壁を
含む内面上に約２０〜３００Åの厚みでトレンチ内壁酸
化膜２１２が形成される。
工程の間に、半導体基板２００で高エネルギーのイオン
衝撃により惹起されたシリコン損傷をキュアリングする
ために、トレンチ２１０の露出した部分を酸化性雰囲気
で熱処理する。そうすると、露出したシリコンと酸化剤
との酸化反応により、トレンチ２１０の基底面と側壁を
含む内面上に約２０〜３００Åの厚みでトレンチ内壁酸
化膜２１２が形成される。
【００９３】次に、トレンチ２１０を埋めるように、収
得したスピンオンガラス組成物を使用して、約６０００
〜７０００Åの厚みで塗布しＳＯＧ膜２１３を形成す
る。図２７に示すように、ＳＯＧ膜２１３に１００から
５００℃の温度で、１分から５分間予備ベーキング工程
を実施する。
得したスピンオンガラス組成物を使用して、約６０００
〜７０００Åの厚みで塗布しＳＯＧ膜２１３を形成す
る。図２７に示すように、ＳＯＧ膜２１３に１００から
５００℃の温度で、１分から５分間予備ベーキング工程
を実施する。
【００９４】次に、酸化性雰囲気下で、８００から９０
０℃、望ましくは８５０℃の温度で、約１０〜１２０分
間、望ましくは６０分間１次熱処理して、ＳＯＧ膜２１
３を酸化シリコンに転換する。このとき、雰囲気は、水
分が約８６重量％含有された水蒸気雰囲気で実施する。
０℃、望ましくは８５０℃の温度で、約１０〜１２０分
間、望ましくは６０分間１次熱処理して、ＳＯＧ膜２１
３を酸化シリコンに転換する。このとき、雰囲気は、水
分が約８６重量％含有された水蒸気雰囲気で実施する。
【００９５】続いて、転換された酸化シリコンを２次熱
処理して密集化させ、シリコン酸化膜２１４に転換す
る。２次熱処理は、酸化性ガス雰囲気、不活性ガス雰囲
気、またはこれらの混合雰囲気下で実施することができ
る。望ましくは、窒素ガス雰囲気のような不活性ガス雰
囲気下で実施する。また、２次熱処理は、９００から１
１０℃の温度、望ましくは１０００℃の温度で、１０分
から１２０分、望ましくは約３０分間実施する。
処理して密集化させ、シリコン酸化膜２１４に転換す
る。２次熱処理は、酸化性ガス雰囲気、不活性ガス雰囲
気、またはこれらの混合雰囲気下で実施することができ
る。望ましくは、窒素ガス雰囲気のような不活性ガス雰
囲気下で実施する。また、２次熱処理は、９００から１
１０℃の温度、望ましくは１０００℃の温度で、１０分
から１２０分、望ましくは約３０分間実施する。
【００９６】次に、図２８に示すように、収得したシリ
コン酸化膜２１４を化学機械的研磨方法（ＣＭＰ）によ
り半導体基板２００上の研磨阻止膜パターン２０４が露
出するまで研磨する。そうすると、トレンチ２１０の内
部は、シリコン酸化膜２１４に埋立てられる。
コン酸化膜２１４を化学機械的研磨方法（ＣＭＰ）によ
り半導体基板２００上の研磨阻止膜パターン２０４が露
出するまで研磨する。そうすると、トレンチ２１０の内
部は、シリコン酸化膜２１４に埋立てられる。
【００９７】図２９に示すように、燐酸ストリップ工程
により研磨阻止膜パターン２０４を除去して、素子分離
方法を完成する。 〔基板酸化物形成測定実験〕 〈実験例１〉ブランキットウェーハに実施例１のように
ＳＯＧ膜を形成した後、予備硬化および主硬化工程を実
施した。
により研磨阻止膜パターン２０４を除去して、素子分離
方法を完成する。 〔基板酸化物形成測定実験〕 〈実験例１〉ブランキットウェーハに実施例１のように
ＳＯＧ膜を形成した後、予備硬化および主硬化工程を実
施した。
【００９８】〈実験例２〉ブランキットウェーハに実施
例２のようにＳＯＧ膜を形成した後、予備硬化工程を実
施し、１次熱処理工程は８５０℃の温度で、水蒸気雰囲
気下で１時間実施し、２次熱処理工程は、１０００℃の
温度で、酸素ガス雰囲気で３０分間実施してシリコン酸
化膜を得た。
例２のようにＳＯＧ膜を形成した後、予備硬化工程を実
施し、１次熱処理工程は８５０℃の温度で、水蒸気雰囲
気下で１時間実施し、２次熱処理工程は、１０００℃の
温度で、酸素ガス雰囲気で３０分間実施してシリコン酸
化膜を得た。
【００９９】〈実験例３〉２次熱処理工程を窒素ガス雰
囲気下で実施したことを除外しては、実験例２と同一な
方法により硬化工程を実施してシリコン酸化膜を得た。 〈実験例４〉２次熱処理工程を１０５０℃で実施するこ
とを除外しては、実験例２と同一な方法により硬化工程
を実施してシリコン酸化膜を得た。
囲気下で実施したことを除外しては、実験例２と同一な
方法により硬化工程を実施してシリコン酸化膜を得た。 〈実験例４〉２次熱処理工程を１０５０℃で実施するこ
とを除外しては、実験例２と同一な方法により硬化工程
を実施してシリコン酸化膜を得た。
【０１００】〈実験例５〉１次熱処理工程を９００℃で
実施することを除外しては、実験例２と同一な方法によ
り硬化工程を実施してシリコン酸化膜を得た。 〔基板表面の酸化検査〕実験例１から５で、硬化工程が
実施されたウェーハの基板表面で、Ｓｉ−Ｏ結合のスト
レッチングピーク（ｓｔｒｅｔｃｈｉｎｇ ｐｅａｋ）
に対してＦＴ−ＩＲ分析を実施した。図３０は、ＦＴ−
ＩＲにより収得された吸収ピークの正規化した量（Ｎｏ
ｒｍａｌｉｚｅｄ Ｉｎｔｅｎｓｉｔｙ）を示す棒グラ
フである。図３０から分かるように、主ベーキングを１
段階の熱処理により実施する実験例１に比べて、主ベー
キングを２段階の熱処理により実施する実験例２から５
の場合は、若干の酸化物がさらに発生したことが分かっ
た。実験例３では、基板からの酸化物が一番少なく発生
したことが分かった。
実施することを除外しては、実験例２と同一な方法によ
り硬化工程を実施してシリコン酸化膜を得た。 〔基板表面の酸化検査〕実験例１から５で、硬化工程が
実施されたウェーハの基板表面で、Ｓｉ−Ｏ結合のスト
レッチングピーク（ｓｔｒｅｔｃｈｉｎｇ ｐｅａｋ）
に対してＦＴ−ＩＲ分析を実施した。図３０は、ＦＴ−
ＩＲにより収得された吸収ピークの正規化した量（Ｎｏ
ｒｍａｌｉｚｅｄ Ｉｎｔｅｎｓｉｔｙ）を示す棒グラ
フである。図３０から分かるように、主ベーキングを１
段階の熱処理により実施する実験例１に比べて、主ベー
キングを２段階の熱処理により実施する実験例２から５
の場合は、若干の酸化物がさらに発生したことが分かっ
た。実験例３では、基板からの酸化物が一番少なく発生
したことが分かった。
【０１０１】〔ウェットエッチング速度およびエッチン
グ均一性検査〕実験例２から４で収得されたＳＯＧから
転換され形成されたシリコン酸化膜と、実施例１で収得
された高密度プラズマで収得されたシリコン酸化膜とを
エッチングし、エッチング液の種類によるエッチング速
度を検査した。ウェットエッチングは、同一なエッチン
グ液を使用して、一定の時間実施し、一定の時間間隔に
よりエッチング速度を測定した。エッチングとしては、
ＳＣ−１溶液（アンモニア、過酸化水素および脱イオン
水の混合物）、ＬＡＬ溶液（フッ化アンモニウムとフッ
化水素の混合物）およびリン酸を使用した。測定結果を
図３１にグラフに示す。図３１では、縦軸はエッチング
速度比を示し、横軸はエッチング溶液とエッチングされ
た酸化物との種類を示す。
グ均一性検査〕実験例２から４で収得されたＳＯＧから
転換され形成されたシリコン酸化膜と、実施例１で収得
された高密度プラズマで収得されたシリコン酸化膜とを
エッチングし、エッチング液の種類によるエッチング速
度を検査した。ウェットエッチングは、同一なエッチン
グ液を使用して、一定の時間実施し、一定の時間間隔に
よりエッチング速度を測定した。エッチングとしては、
ＳＣ−１溶液（アンモニア、過酸化水素および脱イオン
水の混合物）、ＬＡＬ溶液（フッ化アンモニウムとフッ
化水素の混合物）およびリン酸を使用した。測定結果を
図３１にグラフに示す。図３１では、縦軸はエッチング
速度比を示し、横軸はエッチング溶液とエッチングされ
た酸化物との種類を示す。
【０１０２】図３１から、実験例２から５で収得された
シリコン酸化膜は、高密度プラズマ方法により収得され
たシリコン酸化膜と類似したエッチング速度を示すこと
が分かる。 〔研磨試験〕実施例２で収得されたシリコン酸化膜（硬
化工程は実験例３と同一に実施した）と高密度プラズマ
方法により収得されたシリコン酸化膜とを使用して、実
施例２と同一なパターンを有する半導体基板のトレンチ
を埋立てた後、化学的および機械的研磨工程を実施し
た。研磨阻止膜が露出するまで研磨工程を実施した後、
酸化膜のプロフィールを調査して、研磨の均一性を検査
した。検査結果を図３２に示す。図３２で、「■」で表
示したデータは、高密度プラズマ方法により収得された
シリコン酸化膜の多数の測定部位における研磨結果を示
し、「□」で表示したデータは実験例３で収得されたシ
リコン酸化膜の多数の測定部位における研磨結果を示
す。研磨をするときに、スラリーとしては、同一なシリ
カを使用した。図３２で、縦軸は研磨後の研磨程度（単
位：Å）を示す。研磨時間は、高密度プラズマ方法によ
り収得されたシリコン酸化膜の場合は、１８０から２０
０秒であり、実験例３で収得されたシリコン酸化膜の場
合には１００秒であった。図３２で、研磨量の範囲は高
密度プラズマ方法により収得されたシリコン酸化膜の場
合は、３００から５００Åであり、実験例３で収得され
たシリコン酸化膜の場合は１００から２００Åであっ
た。
シリコン酸化膜は、高密度プラズマ方法により収得され
たシリコン酸化膜と類似したエッチング速度を示すこと
が分かる。 〔研磨試験〕実施例２で収得されたシリコン酸化膜（硬
化工程は実験例３と同一に実施した）と高密度プラズマ
方法により収得されたシリコン酸化膜とを使用して、実
施例２と同一なパターンを有する半導体基板のトレンチ
を埋立てた後、化学的および機械的研磨工程を実施し
た。研磨阻止膜が露出するまで研磨工程を実施した後、
酸化膜のプロフィールを調査して、研磨の均一性を検査
した。検査結果を図３２に示す。図３２で、「■」で表
示したデータは、高密度プラズマ方法により収得された
シリコン酸化膜の多数の測定部位における研磨結果を示
し、「□」で表示したデータは実験例３で収得されたシ
リコン酸化膜の多数の測定部位における研磨結果を示
す。研磨をするときに、スラリーとしては、同一なシリ
カを使用した。図３２で、縦軸は研磨後の研磨程度（単
位：Å）を示す。研磨時間は、高密度プラズマ方法によ
り収得されたシリコン酸化膜の場合は、１８０から２０
０秒であり、実験例３で収得されたシリコン酸化膜の場
合には１００秒であった。図３２で、研磨量の範囲は高
密度プラズマ方法により収得されたシリコン酸化膜の場
合は、３００から５００Åであり、実験例３で収得され
たシリコン酸化膜の場合は１００から２００Åであっ
た。
【０１０３】図３２から研磨量の均一性は、実施例２の
方法によって形成されたシリコン酸化膜の場合には、従
来の高密度プラズマ方法により収得されたシリコン酸化
膜の場合に比べて、均一性が２倍程度改善され、研磨時
間も約半分程度に減少したことが分かる。
方法によって形成されたシリコン酸化膜の場合には、従
来の高密度プラズマ方法により収得されたシリコン酸化
膜の場合に比べて、均一性が２倍程度改善され、研磨時
間も約半分程度に減少したことが分かる。
【０１０４】また、実施例２の方法により収得されたシ
リコン酸化膜は、ボイドがなく、優れたギャップフィリ
ング特性を示した反面、高密度プラズマ方法により形成
されたシリコン酸化膜は、トレンチの形成部位の上部に
多数のボイド形成が観察された。また、実施例２の方法
によると、アクティブ領域のシリコンが酸化されず、ト
レンチの下部まで酸化膜が密集し優れた酸化膜特性を示
した。以上、本発明の実施例を詳細に説明したが、本発
明はこれに限定されず、本発明が属する技術分野におい
て通常の知識を有するものであれば本発明の思想と精神
を離れることなく、本発明の実施例を修正または変更で
きるであろう。
リコン酸化膜は、ボイドがなく、優れたギャップフィリ
ング特性を示した反面、高密度プラズマ方法により形成
されたシリコン酸化膜は、トレンチの形成部位の上部に
多数のボイド形成が観察された。また、実施例２の方法
によると、アクティブ領域のシリコンが酸化されず、ト
レンチの下部まで酸化膜が密集し優れた酸化膜特性を示
した。以上、本発明の実施例を詳細に説明したが、本発
明はこれに限定されず、本発明が属する技術分野におい
て通常の知識を有するものであれば本発明の思想と精神
を離れることなく、本発明の実施例を修正または変更で
きるであろう。
【０１０５】
【発明の効果】本発明によると、ＳＯＧを用いて２５６
メガ級で要求される平坦度を有しながら、ボイドを形成
しないシリコン酸化膜を形成することができる。また、
１次熱処理してＳＯＧ組成物を酸化シリコンに転換させ
た後、転換された酸化シリコンを２次熱処理して密集化
させる場合には、アクティブ領域のシリコンが酸化され
ることを抑制して寸法安定性を確保することができる。
メガ級で要求される平坦度を有しながら、ボイドを形成
しないシリコン酸化膜を形成することができる。また、
１次熱処理してＳＯＧ組成物を酸化シリコンに転換させ
た後、転換された酸化シリコンを２次熱処理して密集化
させる場合には、アクティブ領域のシリコンが酸化され
ることを抑制して寸法安定性を確保することができる。
【図１】従来の１次熱処理工程によりＳＯＧ膜を硬化す
る場合にトレンチの内壁に形成された酸化物を示す断面
図である。
る場合にトレンチの内壁に形成された酸化物を示す断面
図である。
【図２】本発明の実施例によるＳＯＧ溶液のせん断速度
変化による粘度変化を示すグラフである。
変化による粘度変化を示すグラフである。
【図３】本発明の実施例による半導体装置のシリコン酸
化膜を形成する方法を説明するための断面図である。
化膜を形成する方法を説明するための断面図である。
【図４】本発明の実施例による半導体装置のシリコン酸
化膜を形成する方法を説明するための断面図である。
化膜を形成する方法を説明するための断面図である。
【図５】本発明の実施例による半導体装置のシリコン酸
化膜を形成する方法を説明するための断面図である。
化膜を形成する方法を説明するための断面図である。
【図６】本発明の実施例による半導体装置のシリコン酸
化膜を形成する方法を説明するための断面図である。
化膜を形成する方法を説明するための断面図である。
【図７】本発明の実施例による半導体装置のシリコン酸
化膜を形成する方法を説明するための断面図である。
化膜を形成する方法を説明するための断面図である。
【図８】本発明の実施例による半導体装置のシリコン酸
化膜を形成する方法を説明するための断面図である。
化膜を形成する方法を説明するための断面図である。
【図９】本発明の実施例による半導体装置のシリコン酸
化膜を形成する方法を説明するための断面図である。
化膜を形成する方法を説明するための断面図である。
【図１０】本発明の実施例による半導体装置のシリコン
酸化膜を形成する方法を説明するための断面図である。
酸化膜を形成する方法を説明するための断面図である。
【図１１】本発明の実施例による半導体装置のシリコン
酸化膜を形成する方法を説明するための断面図である。
酸化膜を形成する方法を説明するための断面図である。
【図１２】本発明の実施例による半導体装置のシリコン
酸化膜を形成する方法を説明するための断面図である。
酸化膜を形成する方法を説明するための断面図である。
【図１３】本発明の実施例による半導体装置のシリコン
酸化膜を形成する方法を説明するための断面図である。
酸化膜を形成する方法を説明するための断面図である。
【図１４】本発明の実施例によるＳＯＧ膜を予備ベーキ
ングした後、測定した光吸収度を示すＦＴ−ＩＲチャー
トである。
ングした後、測定した光吸収度を示すＦＴ−ＩＲチャー
トである。
【図１５】本発明の実施例によるＳＯＧ膜を主ベーキン
グした後、測定した光吸収度を示すＦＴ−ＩＲチャート
である。
グした後、測定した光吸収度を示すＦＴ−ＩＲチャート
である。
【図１６】本発明の実施例によるシリコン酸化膜形成方
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
【図１７】本発明の実施例によるシリコン酸化膜形成方
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
【図１８】本発明の実施例によるシリコン酸化膜形成方
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
【図１９】本発明の実施例によるシリコン酸化膜形成方
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
【図２０】本発明の実施例によるシリコン酸化膜形成方
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
【図２１】本発明の実施例によるシリコン酸化膜形成方
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
【図２２】本発明の実施例によるシリコン酸化膜形成方
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
法により形成された酸化膜と、従来のＣＶＤ方法により
形成されたシリコン酸化膜とのエッチング速度を比較す
るためのグラフである。
【図２３】本発明の実施例によるシャロートレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２４】本発明の実施例によるシャロートレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２５】本発明の実施例によるシャロートレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２６】本発明の実施例によるシャロートレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２７】本発明の実施例によるシャロートレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２８】本発明の実施例によるシャロートレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２９】本発明の実施例によるシャロートレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図３０】本発明の実施例による方法によってシリコン
酸化膜を形成し、基板のアクティブ領域のシリコン酸化
膜に対してＦＴ−ＩＲにより測定した結果を示す図であ
って、収得した吸収ピークの正規化した量（Ｎｏｒｍａ
ｌｉｚｅｄ Ｉｎｔｅｎｓｉｔｙ）を示す棒グラフであ
る。
酸化膜を形成し、基板のアクティブ領域のシリコン酸化
膜に対してＦＴ−ＩＲにより測定した結果を示す図であ
って、収得した吸収ピークの正規化した量（Ｎｏｒｍａ
ｌｉｚｅｄ Ｉｎｔｅｎｓｉｔｙ）を示す棒グラフであ
る。
【図３１】本発明の実施例による方法によって収得され
たシリコン酸化膜のエッチング液の種類によるエッチン
グ速度の検査結果を示すグラフである。
たシリコン酸化膜のエッチング液の種類によるエッチン
グ速度の検査結果を示すグラフである。
【図３２】本発明の実施例による方法で収得されたシリ
コン酸化膜と高密度プラズマ方法により収得されたシリ
コン酸化膜とを使用して、化学的および機械的研磨工程
を実施した後、酸化膜のプロフィールを調査して研磨の
均一性を検査した結果を示すグラフである。
コン酸化膜と高密度プラズマ方法により収得されたシリ
コン酸化膜とを使用して、化学的および機械的研磨工程
を実施した後、酸化膜のプロフィールを調査して研磨の
均一性を検査した結果を示すグラフである。
１０ 基板 １２ トレンチ １３ 第１ＳＯＧ膜 １４ シリコン酸化膜 ５０ 第２ＳＯＧ膜 ２００ 半導体基板 ２０１ パッド酸化膜 ２０３ 研磨阻止膜 ２０４ 研磨阻止膜パターン ２０５ ハードマスク層 ２０６ ハードマスクパターン ２１０ トレンチ ２１２ トレンチ内壁酸化膜 ２１３ ＳＯＧ膜 ２１４ シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 姜 大源 大韓民国京畿道城南市盆唐区亭子洞ハンソ ルタウン住公５団地503棟2106号 (72)発明者 文 成澤 大韓民国京畿道水原市八達区仁渓洞359− 34番地 (72)発明者 李 基鶴 大韓民国ソウル市瑞草区良才１洞６−37番 地美州タウン304号 (72)発明者 崔 晶植 大韓民国京畿道城南市盆唐区九美洞20番地 金星白鳥ビラ204棟104号 Ｆターム(参考） 5F032 AA35 AA44 AA45 CA01 CA03 CA17 CA23 DA10 DA23 DA53 DA74 5F033 HH08 HH09 HH19 HH28 MM08 PP09 PP15 QQ08 QQ09 QQ10 QQ16 QQ58 QQ65 QQ74 RR04 RR06 SS13 SS15 SS22 TT08 VV06 VV16 XX01 XX02 5F058 AA06 AA10 AC03 AF04 AG01 AH06 BA09 BA20 BC05 BF46 BH01 BH03 BJ06
Claims (14)
- 【請求項１】 上面に形成された段差部を有する半導体
基板上に構造式が−（ＳｉＨ2ＮＨ）n−（ｎは正の定
数）であるポリシラザンを含むスピンオンガラス溶液を
塗布して平坦なスピンオンガラス膜を形成する段階と、 前記スピンオンガラス膜を１次熱処理して酸化物に転換
し、前記酸化物を２次熱処理して密集化させ、前記スピ
ンオンガラス膜を硬化して平坦な表面を有するシリコン
酸化膜を形成する段階と、 を含むことを特徴とする半導体装置のシリコン酸化膜形
成方法。 - 【請求項２】 前記ポリシラザンは、重量平均分子量が
４０００から８０００であり、重量平均分子量および数
平均分子量の比である分子量分布が３．０から４．０で
あることを特徴とする請求項１に記載の半導体装置のシ
リコン酸化膜形成方法。 - 【請求項３】 前記硬化は、１００から５００℃の温度
で第１期間に予備ベーキングする段階と、４００から１
２００℃の温度で第２期間に主ベーキングして前記１次
熱処理および前記２次熱処理を実施する段階とを含むこ
とを特徴とする請求項１に記載の半導体装置のシリコン
酸化膜形成方法。 - 【請求項４】 前記１次熱処理は酸化性雰囲気下で８０
０から９００℃の温度で実施され、前記２次熱処理は不
活性雰囲気、酸化性雰囲気および不活性雰囲気の混合雰
囲気または真空雰囲気下のいずれかで９００から１１０
０℃の温度で実施されることを特徴とする請求項３に記
載の半導体装置のシリコン酸化膜形成方法。 - 【請求項５】 前記スピンオンガラス溶液は、５４から
４２０ｓ-1のせん断速度で１から１０ｍＰａ・ｓの一定
の粘度を有することを特徴とする請求項１に記載の半導
体装置のシリコン酸化膜形成方法。 - 【請求項６】 前記スピンオンガラス溶液は、４°以下
のコンタクト角を有することを特徴とする請求項１に記
載の半導体装置のシリコン酸化膜形成方法。 - 【請求項７】 前記スピンオンガラス溶液は、ホウ素、
フッ素、リン、ヒ素、炭素および酸素を含む一群のうち
の少なくとも一つの不純物を含むことを特徴とする請求
項１に記載の半導体装置のシリコン酸化膜形成方法。 - 【請求項８】 前記段差部の形成は半導体基板の上部を
部分的にエッチングしてトレンチを形成する段階を含
み、前記スピンオンガラス膜は前記トレンチを埋立てる
ように形成されることを特徴とする請求項１に記載の半
導体装置のシリコン酸化膜形成方法。 - 【請求項９】 前記スピンオンガラス組成物のうちのパ
ハイドロポリシラザンの重量平均分子量は６０００から
８０００であることを特徴とする請求項８に記載の半導
体装置のシリコン酸化膜形成方法。 - 【請求項１０】 半導体基板の上部を部分的にエッチン
グしてトレンチを形成する段階と、 上面に形成された段差部を有する半導体基板の上に構造
式が−（ＳｉＨ2ＮＨ）n−（ｎは正の定数）であり重量
平均分子量が６０００から８０００であり重量平均分子
量および数平均分子量の比である分子量分布が３．０か
ら４．０であるポリシラザンを含むスピンオンガラス溶
液を塗布し、前記トレンチを埋立てる平坦なスピンオン
ガラス膜を形成する段階と、 前記スピンオンガラス膜を１次熱処理し、前記ポリシラ
ザンをシリコン酸化膜に転換する段階と、 前記転換されたシリコン酸化膜を２次熱処理して密集化
させ、前記トレンチを埋立てるシリコン酸化層を形成す
る段階と、 前記シリコン酸化層を部分的にエッチングし、前記トレ
ンチを埋立てるフィールド酸化物を形成して半導体装置
の活性領域を限定する段階と、 を含むことを特徴とする素子分離方法。 - 【請求項１１】 前記１次熱処理前に１００から５００
℃の温度で第１期間に予備ベーキングする段階を含むこ
とを特徴とする請求項１０に記載の素子分離方法。 - 【請求項１２】 前記１次熱処理は酸化性雰囲気下で８
００から９００℃の温度で実施され、前記２次熱処理は
不活性雰囲気、酸化性雰囲気および不活性雰囲気の混合
雰囲気または真空雰囲気下で９００から１１００℃の温
度で実施されることを特徴とする請求項１０に記載の素
子分離方法。 - 【請求項１３】 前記スピンオンガラス溶液は、５４か
ら４２０ｓ-1のせん断速度で１から１０ｍＰａ・ｓの一
定の粘度を有することを特徴とする請求項１０に記載の
素子分離方法。 - 【請求項１４】 前記スピンオンガラス溶液は、４°以
下のコンタクト角を有することを特徴とする請求項１０
に記載の素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0031633A KR100436495B1 (ko) | 2001-06-07 | 2001-06-07 | 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법 |
| KR2001-31633 | 2001-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002367980A true JP2002367980A (ja) | 2002-12-20 |
| JP3511024B2 JP3511024B2 (ja) | 2004-03-29 |
Family
ID=19710473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002005050A Expired - Fee Related JP3511024B2 (ja) | 2001-06-07 | 2002-01-11 | 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3511024B2 (ja) |
| KR (1) | KR100436495B1 (ja) |
| TW (1) | TW506016B (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005007748A1 (ja) | 2003-07-18 | 2005-01-27 | Az Electronic Materials (Japan) K.K. | リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置 |
| JP2005045230A (ja) * | 2003-07-21 | 2005-02-17 | Samsung Electronics Co Ltd | スピンオンガラスによるシリコン酸化膜の形成方法 |
| JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
| JP2005150702A (ja) * | 2003-11-11 | 2005-06-09 | Samsung Electronics Co Ltd | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 |
| WO2005119758A1 (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials (Japan) K.K. | トレンチ・アイソレーション構造の形成方法 |
| JP2006222220A (ja) * | 2005-02-09 | 2006-08-24 | Toshiba Corp | 半導体装置の製造方法 |
| US7105397B2 (en) | 2003-11-28 | 2006-09-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| JP2006303308A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2006319295A (ja) * | 2005-05-12 | 2006-11-24 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2007013074A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2007088369A (ja) * | 2005-09-26 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
| US7582572B2 (en) | 2005-12-15 | 2009-09-01 | Kabushiki Kaisha Toshiba | Method of manufacturing insulating film, method of manufacturing transistor, and method of manufacturing electronic device |
| US7682927B2 (en) | 2005-03-25 | 2010-03-23 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP2010232228A (ja) * | 2009-03-25 | 2010-10-14 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| WO2011138906A1 (ja) * | 2010-05-07 | 2011-11-10 | 国立大学法人東北大学 | 半導体装置の製造方法 |
| US8058139B2 (en) | 2008-02-25 | 2011-11-15 | Kabushiki Kaisha Toshiba | Manufacturing method for semiconductor devices |
| US8080463B2 (en) | 2009-01-23 | 2011-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and silicon oxide film forming method |
| US8153488B2 (en) | 2009-03-24 | 2012-04-10 | Kabushiki Kaisha Toshiba | Method for manufacturing nonvolatile storage device |
| WO2014157210A1 (ja) * | 2013-03-26 | 2014-10-02 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び記録媒体 |
| JP2016146495A (ja) * | 2010-03-18 | 2016-08-12 | 株式会社リコー | 絶縁膜形成用塗布液、絶縁膜、絶縁膜の製造方法及び半導体装置の製造方法 |
| US10020374B2 (en) | 2009-12-25 | 2018-07-10 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory display element, image display device, and system |
| US11676823B2 (en) * | 2021-08-26 | 2023-06-13 | United Microelectronics Corp. | Method for fabricating semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464859B1 (ko) * | 2003-02-26 | 2005-01-06 | 삼성전자주식회사 | 스핀온글래스 조성물을 이용한 캐패시터 형성 방법 |
| KR100866143B1 (ko) | 2007-08-03 | 2008-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US10373729B2 (en) * | 2014-09-03 | 2019-08-06 | Daicel Corporation | Composition for forming coat-type insulating film |
| TWI810122B (zh) * | 2022-11-30 | 2023-07-21 | 南亞科技股份有限公司 | 半導體結構的製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012536A (ja) * | 1998-06-24 | 2000-01-14 | Tokyo Ohka Kogyo Co Ltd | シリカ被膜形成方法 |
| KR100362834B1 (ko) * | 2000-05-02 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치 |
-
2001
- 2001-06-07 KR KR10-2001-0031633A patent/KR100436495B1/ko active IP Right Grant
- 2001-08-20 TW TW090120370A patent/TW506016B/zh not_active IP Right Cessation
-
2002
- 2002-01-11 JP JP2002005050A patent/JP3511024B2/ja not_active Expired - Fee Related
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368491B2 (en) | 2003-07-18 | 2008-05-06 | Az Electronic Materials Usa Corp. | Phosphorus-containing silazane composition, phosphorus-containing siliceous film, phosphorus-containing siliceous filler, method for producing phosphorus-containing siliceous film, and semiconductor device |
| WO2005007748A1 (ja) | 2003-07-18 | 2005-01-27 | Az Electronic Materials (Japan) K.K. | リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置 |
| JP2005045230A (ja) * | 2003-07-21 | 2005-02-17 | Samsung Electronics Co Ltd | スピンオンガラスによるシリコン酸化膜の形成方法 |
| JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
| JP2005150702A (ja) * | 2003-11-11 | 2005-06-09 | Samsung Electronics Co Ltd | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 |
| JP4628743B2 (ja) * | 2003-11-11 | 2011-02-09 | 三星電子株式会社 | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 |
| US7416987B2 (en) | 2003-11-28 | 2008-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| US7105397B2 (en) | 2003-11-28 | 2006-09-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
| WO2005119758A1 (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials (Japan) K.K. | トレンチ・アイソレーション構造の形成方法 |
| JP4607613B2 (ja) * | 2005-02-09 | 2011-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US7598151B2 (en) | 2005-02-09 | 2009-10-06 | Kabushki Kaisha Toshiba | Semiconductor device fabrication method |
| US7238587B2 (en) | 2005-02-09 | 2007-07-03 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method |
| JP2006222220A (ja) * | 2005-02-09 | 2006-08-24 | Toshiba Corp | 半導体装置の製造方法 |
| US7682927B2 (en) | 2005-03-25 | 2010-03-23 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP2006303308A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2006319295A (ja) * | 2005-05-12 | 2006-11-24 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2007013074A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2007088369A (ja) * | 2005-09-26 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
| US7582572B2 (en) | 2005-12-15 | 2009-09-01 | Kabushiki Kaisha Toshiba | Method of manufacturing insulating film, method of manufacturing transistor, and method of manufacturing electronic device |
| US8058139B2 (en) | 2008-02-25 | 2011-11-15 | Kabushiki Kaisha Toshiba | Manufacturing method for semiconductor devices |
| US8080463B2 (en) | 2009-01-23 | 2011-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and silicon oxide film forming method |
| US8153488B2 (en) | 2009-03-24 | 2012-04-10 | Kabushiki Kaisha Toshiba | Method for manufacturing nonvolatile storage device |
| JP2010232228A (ja) * | 2009-03-25 | 2010-10-14 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| US11271085B2 (en) | 2009-12-25 | 2022-03-08 | Ricoh Company, Ltd. | Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system |
| US10020374B2 (en) | 2009-12-25 | 2018-07-10 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory display element, image display device, and system |
| JP2016146495A (ja) * | 2010-03-18 | 2016-08-12 | 株式会社リコー | 絶縁膜形成用塗布液、絶縁膜、絶縁膜の製造方法及び半導体装置の製造方法 |
| WO2011138906A1 (ja) * | 2010-05-07 | 2011-11-10 | 国立大学法人東北大学 | 半導体装置の製造方法 |
| JPWO2014157210A1 (ja) * | 2013-03-26 | 2017-02-16 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び記録媒体 |
| WO2014157210A1 (ja) * | 2013-03-26 | 2014-10-02 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び記録媒体 |
| US11676823B2 (en) * | 2021-08-26 | 2023-06-13 | United Microelectronics Corp. | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3511024B2 (ja) | 2004-03-29 |
| TW506016B (en) | 2002-10-11 |
| KR100436495B1 (ko) | 2004-06-22 |
| KR20020093197A (ko) | 2002-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3511024B2 (ja) | 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法 | |
| KR100362834B1 (ko) | 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치 | |
| US7582573B2 (en) | Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same | |
| US6479405B2 (en) | Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method | |
| US7192891B2 (en) | Method for forming a silicon oxide layer using spin-on glass | |
| KR100364026B1 (ko) | 층간 절연막 형성방법 | |
| US6191002B1 (en) | Method of forming trench isolation structure | |
| KR100598705B1 (ko) | 저유전율막을 가지는 반도체 장치 및 그 제조 방법 | |
| KR100499171B1 (ko) | 스핀온글래스에 의한 산화실리콘막의 형성방법 | |
| JP2001326222A (ja) | 半導体装置、半導体ウェーハおよびこれらの製造方法 | |
| US7053005B2 (en) | Method of forming a silicon oxide layer in a semiconductor manufacturing process | |
| JP4628743B2 (ja) | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 | |
| KR100611115B1 (ko) | 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법 | |
| JP4955314B2 (ja) | 多孔性シリコン酸化膜の製造方法 | |
| JPH05121572A (ja) | 半導体装置の製造方法 | |
| KR100492157B1 (ko) | 반도체 장치의 산화 실리콘막 형성방법 | |
| JP4085648B2 (ja) | 半導体装置の製造方法 | |
| KR20050060535A (ko) | 에프에스지막의 표면 처리 방법 | |
| JPH08293499A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3511024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |