TW506016B - Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method - Google Patents
Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method Download PDFInfo
- Publication number
- TW506016B TW506016B TW090120370A TW90120370A TW506016B TW 506016 B TW506016 B TW 506016B TW 090120370 A TW090120370 A TW 090120370A TW 90120370 A TW90120370 A TW 90120370A TW 506016 B TW506016 B TW 506016B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- sog
- oxide layer
- silicon oxide
- range
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Description
506016 五、發明説明( 發明背景1. 發明範疇 本發明係有關-種使用可用於半導體製程形成氧化石夕 層之旋塗式玻璃(SOG)組合物形成氧化矽層之方法。特別 本發明係關於一種使用包括全氫聚矽胺烷之旋塗式玻璃組 合物形成氧化矽層應用作為半導體製程的絕緣層之方法1 2. 相關技藝說明 半導體元件的設計晚近快速進展。特別此種進展要求 丰導體元件以高操作速度操作且有大儲存電容。為了滿足 此等需求,具有較高密度、可信度、及反應時間的半導體 元件目前正在發展當中。 積體電路典型係經由形成大量主動元件於單一片美板 上製造。於各個元件經形成與絕緣後,於製程中部分元件 藉電性互連而完成預定電路功能。金氧半導體(M〇s)& 極性VLSI及ULSI裝置(舉例)有多階互連結構,其中大量… 件彼此互連。此種多階互連結構中,頂層的表面形狀通常 隨著層數的增加而不規則度與非均勻度提升。 例如有兩層或兩層以上金屬層之半導體晶圓之典型製 法如後。多層氧化物層、多晶矽導電層、及第一金屬佈線 層形成於半導體晶圓上。然後第一絕緣層形成於所得結構 上。然後形成通孔用以提供至第二金屬層的電路路徑。此 日寸由於第一絕緣層各層下方不均勻,故第一絕緣層表面也 不均勻。當第二金屬層直接形成於第一絕緣層上方時,第 一金屬層由於下方絕緣層的凸起或裂痕可能斷裂。此外若 雙 元
(請先閲讀背面之注意事項再填寫本頁) 訂| # 观〇16 五、發明説明(2 金屬層沈積速率不良,則半導體元件良率降低。故絕緣層 典型係於多階金屬互連結構將形成的通孔或第二金屬層形 成前平面化。 已經發展多種方法來平面化絕緣層。此等方法包括利 用硼磷矽酸鹽玻璃(BPSG)層及具有良好的再流特性、或 SOG層及化學機械研磨(CMp)方法。通常Bps(}廣用作為絕 緣層材料俾填補金屬佈線間的間隙。但由於沈積Bpsg主要 係仰賴使用的裝置已經確立的特殊沈積參數,故沈積BpsG 成問題。此外,製程使用的氣體昂貴且劇毒。 又復隨著封裝密度之增高以及製造具有256百萬位元 或以上之VLSI之設計法則的逐漸縮小,使用bpsg作為絕 緣層來填補佈線間隙,由於出現空隙及架橋故良率降低。 此外於隨後形成期間,蝕刻擂止層可能受損。如此先前技 藝典型實施再流處理與昂貴的CMP處理來解決此項問題。 藉SOG層形成絕緣層已知可藉單純塗覆方法製造。此 種方法製造平面絕緣層。例如美國專利第5,310,720號(頒予 Shin等人)揭示氧化矽層的製造方法。形成聚矽胺烷層,然 後聚矽胺烷層於氧氣氛下加熱而轉成氧化矽層。美國專利 第5,976,618號(頒予Shunichi Fukuyama等人)揭示一種方法 其中沈積無機SOG,然後實施二步驟式加熱處理俾將SOG 層轉成氧化矽層。 基於聚矽胺烷之SOG之基本主鏈構造係由Si-N、Si-H 及N-H鍵組成。Si-N鍵係經由於含氧及水之氣氛下烤乾而 轉成(或取代)Si-Ο鍵。實施單純旋塗法及單純硬化過程俾 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閱讀背面之注意事項再填窝本頁) 訂丨 506016 A7 五、發明説明(3 ) 將SOG層轉成氧化石夕層。因而此種製程經濟。 但並非全部Si-N鍵被轉成Si-Ο鍵(例如參考曰本特許 公開案第平11_145286號)。如此氧化矽層比較純氧化矽層 例如使用BPSG層或TEOS製成的純氧化矽層有不同的絕緣 及電氣特性。因此理由故,許多人避免使用S〇G層形成一 層然後轉成氧化石夕絕緣層。此外,由於S〇g係藉旋塗法沉 積,故如此形成的氧化矽層厚度不足。如此造成導電層如 閘極及金屬佈線的遮蓋率不足。申請人發明一種包括全氫 聚矽胺烷之旋塗式玻璃組合物,其可掩蓋具有高縱橫比之 VLSI金屬佈線間隙,可掩蓋基板上間隙而無需施用金屬平 面化,可平順化表面非連續,且可製造半導體元件氧化物 層,貝負上具有與CVD氧化物層相同特性,而申請有關發 明名稱「凝塗式玻璃組合物及使用該組合物於半導體製程 形成氧化矽層之方法」專利申請案,案號第〇9/686,624號, 申請日2000年1〇月12日(uspT〇,正在審查中)。 根據該種方法,經由於半導體基板上塗覆旋塗式玻璃 組合物而於具有階級部或表面非連續的半導體基板上形成 平面SOG層,該組合物包括具有化學式_(siH2NH^·之聚矽 胺烷,此處η表示正整數,重量平均分子量為約4,〇〇〇至 Μ)〇〇,分子量分散程度為约3〇至4〇。最後s〇g層硬化而 形成有平坦面的氧化石夕層。 至於氧化石夕層,STI(淺渠隔離)結構之隔離層形成於具 有切槽及凸部形成的階級部之半導體基板上而形成隔離結 構。 本紙張尺細中國國家群
.................... (請先閲讀背面之注意事項再填寫本頁) 、可| 五、發明説明(4 ) 烤乾步驟係以預烤乾與主烤乾二步驟進行。S0G層之 預烤乾係於約i 00-50(TC更佳約1〇〇_峨範圍之溫度進行 約1-5分鐘及更佳2_3分鐘時間。s〇G層之主烤乾係於約 900-1050°C範圍之溫度執行。 此時,製造成的氧化石夕層具有STI結構之良好間隙填補 特性,包括約0.H微米間隙。但根據濕餘刻速率試驗,餘 刻速率隨著主烤乾溫度的升高而下降,氧化石夕層形成於石夕 基板表面部分之主動區。 第1圖為形成於溝渠内面之氧化物之剖面圖。第i圖所 示元件係藉下述方法製造。襯墊氧化物層形成於石夕基板100 上,然後氮化物層及高溫氧化物層循序形成於襯塾氧化物 層上。氮化物層提供作為隨後實施化學機械研磨處理的餘 刻擋止層,而高溫氧化物層提供作為金屬光罩層。 其次經由沈積矽氧氮化物(sioN)而形成抗反射層(圖 中未顯示)於高溫氧化物層上,利用光微影術形成高溫氧化 物層圖樣116用以界定主動圖樣。 氮化物層及襯墊氧化物層係使用高溫氧化物層圖樣 116作為蝕刻罩蝕刻而形成氮化物層圖樣114及襯墊氧化物 層112。然後基板100之毗鄰氮化物層圖樣114上部經蝕刻而 形成溝渠118。 隨後溝渠118之曝光部分於氧化氣氛下加熱處理而硬 化於溝渠蝕刻處理期間由於高能離子衝擊誘生的矽損傷。 然後經由使用氧化劑氧化曝光矽部分而於溝渠118内部包 括其底部及側部形成溝渠内壁氧化物層12()。 B7 五、發明説明(5 ) 其次申請人提議之SOG組合物沈積於半導體基板1〇〇 而填補溝渠118及形成SOG層。然後SOG層經烤乾。預烤乾 係於約100-500°C較佳100-400°C範圍之溫度實施約u分 鐘較佳約2-3分鐘。主烤乾係於約900-105(rc溫度實施俾形 成氧化矽。然後如第1圖所示製造掩蓋溝渠的氧化物層 130。氧化物層130係由SOG層組成。此時已知於側壁部的 溝渠内壁氧化物層120比底部更厚,以圓圈標示。氧化物相 仏係經由當於1〇〇〇它或以上之溫度於氧化氣氛下烤乾時經 由氧化氣氛所含的氧氧化基板丨00的矽形成。 氧化物的產生可能於實施CMP處理後於凹部形成形 狀缺陷’或可能變更主動區大小。 發明概要 如此本發明之特點係提供一種經由使用旋塗組合物於 半導體製程形成一矽氧化物層之方法,該方法限制氧化物 層形成於矽基板表面部分或主動區而獲得良好氧化矽層。 本發明也有一種特色係提供經由使用形成氧化矽層之 前述方法提供半導體元件之隔離方法。 根據本發明之此等及其他特色,提供一種於半導體製 程製造氧化矽層之方法。旋塗式玻璃(SOG)溶液包括具有 結構式-(SiH2NH2)n-此處η表示正整數之聚矽胺烷,溶液塗 覆於有階級部形成於其上之半導體基板上而形成平面s〇G 層。然後經由實施第一加熱處理將s〇G層轉成氧化物,然 後實施第二加熱處理密化如此所得氧化物而形成有平坦面 的氧化矽層。 本紙張尺度適用中國國家檩準(CNS) A4規格(21〇χ297公楚〉 五、發明説明(6 ) 根據本發明之另一特色,也提供一種界定半導體元件 之主動區之元件隔離方法。經由部分蝕刻半導體基板上部 而形成溝渠。然後旋塗式玻璃(S0G)溶液包括具有結構式 -(Sit^NH2),-之聚矽胺烷,此處η表示正整數,重量平均分 子量為約6,000至約8,000,及分子量分散度係於約3 〇至約 4.0之範圍,SOG溶液旋塗於其上形成有階級部半的導體基 板上而形成平面S0G層掩蓋溝渠。s〇G層之第一加熱處理 將聚碎胺_成氧切。然後實施如此轉化缝化砍的第 二加熱處理,俾密化轉化後的氧化矽形成掩蓋溝渠的氧化 矽層。半導體元件主動區係經由部分蝕刻氧化矽層經由形 成場氧化物掩蓋溝渠界定。 根據本發明之多個具體實施例,實質上不含空隙的一 致氧化矽層可利用S0G組合物製成,該組合物完全遮蓋具 有縱橫比約5: 1至10:丨之導電層或其他表面非連續。此外 貝施弟加熱處理將SOG溶液轉成氧化石夕,然後實施第二 加熱處理來密化如此轉化後的氧化矽可限制主動區的矽氧 化,因而確保獲得形穩性。 圖式之簡單說明 前述本發明之特色及優點經由參照附圖說明其較佳具 體實施例之細節將更為彰顯,附圖中: 第1圖為剖面圖顯示當s 〇 G層藉一次加熱處理烤乾時 於溝渠内部形成的氧化物; 第2圖為線圖顯示本發明之§〇〇組合物之黏度與切變 率之關係; 506016 A7 ---- —_B7 五、發明説明(7 ) " ^ ^ 第3A-3K圖為剖面圖顯示於根據本發明之具體實施例 之半導體製法形成氧化;g夕層之方法; 第4圖為傅立葉轉換紅外光譜術(FT-IR)圖顯示預烤乾 SOG層後彳貞測的該層之光吸收比; 第5圖為FT-IR圖顯示於主烤乾咖層後偵測的氧化石夕 層之光吸收比; 第6A-6G圖為線圖根據本發明之另一具體實施例之氧 化石夕層之餘刻比,以及藉CVD形成的氧化石夕層之餘刻比; 第7A-7G圖為剖面圖顯示根據本發明之又另一具體實 施例之淺渠元件隔離方法; " 第8圖為柱狀圖顯示當根據本發明形成氧切層時,於 基板主動區對氧切藉FT_IR所得光吸收比之規度化強度 第9圖為線圖顯示根據蝕刻溶液種類,藉本發明方法製 造之氧化矽層之蝕刻速率;及 第10圖為線圖顯示查驗對第2圖製造的氧化矽層實施 化學機械研磨後所得氧化物層侧繪以及藉高密度電漿法製 造的氧化矽層側繪所得研磨一致性。 具體實施例之說明 現在將參照附圖說明本發明之進一步細節。 當述及材料、層或結構係形成或沈積於另_材料、鈐 構或層上方時,中間可插置其他層、材料或結構。 m 本發明使用的懸塗式玻璃組合物揭示於前述美國專利 申請案第09/686,624號,較佳包括式_(SiH2NH2V之聚石夕胺 烷,此處η表示正整數,重量平均分子量係於約4,〇㈧至 本紙張尺度適用中國國家標準(_〉Α4規格(210X297公釐)
-----------……........_丨! (請先閲讀背面之注意事项再填寫本頁) -訂丨 # 506016 A7 __B7_ 五、發明説明(8 ) 8,000之範圍,及分子量分散度係於約3〇至4〇之範圍。說 明中’「分子量分散度」表示法表示重量平均分子量對數目 平均分子量之比。 已知多種聚矽胺烷製法。一種典型方法,聚矽胺烷係 經由鹵系烧與路易士驗反應獲得錯合物,然後錯合物與氨 反應製備聚矽胺烷。聚矽胺烷也可經由下述方法製備:⑴ 石夕鹵化物如SiCU或SiH2Cl2與胺反應;(ii)將矽胺烷利用鹼 金屬鹵化物催化劑轉成聚矽胺烷;(丨丨丨)由矽烷化合物利用 過渡金屬錯合物及胺化合物去氫等。 美國專利第M94,978號(般予Yasuo Shinizu等人)揭示 一種利用分子量100-100,000的無機聚矽胺烷製備消泡聚 石夕胺烧之方法。美國專利第5,905,130號(般予Hirohiko Nakahara等人)揭示一種聚矽胺烷之製法,經由聚胺基矽烷 化合物與多氫化含氮化合物於鹼催化劑存在下反應;或經 由多氫化矽化合物與多氩化含氮化合物於鹼性固體氧化物 催化劑存在下反應製備。美國專利第5,436,398號(般予 Yasuo Shimizu等人)揭示一種製備具有數目平均分子量約 1,120之全氫聚矽胺烷之方法。美國專利第4,937,3〇4號(般 予Ayama等人)及4,950,381(般予Takeuchi等人)揭示製備具 有預定分子量之聚矽胺烧之方法。前述各參考文獻之揭示 以引用方式併入此處。 本發明使用之聚矽胺烷可經由前述任一種方法製備而 無特殊限制。為了用於本發明之各具體實施例,藉前述方 法製備之全氫聚矽胺烷較佳根據其分子量分選。當重量平 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 11 ----------------------------------S! (請先閲讀背面之注意事項再填窝本頁) 、^τ— -嬅 506016 A7 _B7_ 五、發明説明(9 ) 均分子量低於約4,000時,出氣量增加,全氫聚矽胺烷太過 快速被轉成氧化矽,可能因分子量太低而產生裂痕。它方 面,重量平均分子量超過8,000時,SOG溶液黏度增高,劣 化如此形成的SOG層均勻度。如此本發明使用的全氫聚矽 胺烷之重量平均分子量係於較佳約4,000至8,000之範圍。 特別,當SOG層形成用以掩蓋溝渠,全氫聚矽胺烷之重量 平均分子量係於約6,000至8,000及更佳約6,500至7,000之 範圍。 此外,當聚矽胺烷之分子量分散度(重量平均分子量對 數目平均分子量之比)低於3.0時,聚矽胺烷之分選效率 低,且分選後聚矽胺烷的產率低。它方面,當分子量分散 度超過4.0時,轉化後的氧化矽層可能不均句。如此本發明 使用的聚矽胺烷之分子量分散度較佳係於約3.0至4.0之範 圍,但可能有些條件可利用超出此範圍的組合物。但偶爾 視情況需要也可使用具有分子量分散程度超出此種範圍之 聚矽胺烷。 SOG組合物較佳為經由將前述聚矽胺烷溶解於溶劑較 佳為有機溶劑製備的SOG溶液。多種有機溶劑或其他溶劑 之任一者皆可用於本發明而無限制。有用的溶劑包括芳香 族溶劑如二甲苯,或醚溶劑如二丁基醚。當SOG溶液之聚 矽胺烷含量超過30%重量比時,聚矽胺烷可能但非必然不 安定性增高,溶液壽命縮短,及形成裂痕。當SOG溶液之 聚矽胺烷含量低於10%重量比時,可能但非必然變成難以 控制SOG層厚度。如此,基於組合物總重,SOG溶液之聚 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) -12 - …·7·:::………-訂# (請先閲讀背面之注意事項再填寫本頁) ⑽016 A7 ---—____E____ 五、發明説明(10 ) 秒胺烷含量較佳係於10至30%重量比及更佳18至25%重量 比之範圍。也較佳基於組合物重量SOG溶液係於70至90% 重量比及更佳72至82%重量比之範圍。 較佳SOG組合物與下層如氮化矽層接觸角較佳不超過 4度。SOG組合物與下層黏著性於接觸角超過4度時可能不 足。 為了於塗覆及硬化過程達成表面均勻度,SOG溶液較 佺具有黏度於預定切變率係於約1至10 mPa.s及更佳1至8 mPa.s之範圍。第2圖為線圖顯示SOG溶液黏度與切變率間 之關係。第2圖之線圖中縱軸表示黏度(mPa.s)而橫軸表示 切變率(1/秒)。本發明之SOG溶液之黏度如第2圖所示較佳 於切變率54-420(1/秒)係於約1至lOmPa.s之範圍。由第2圖 也可知SOG組合物黏度於10至1,000( 1 /秒)之切變率係於約 1至10 mPa.s之範圍。 SOG溶液視情況需要包括至少一種包含選自硼、氟、 磷、砷、碳、氧及其混合物之元素之雜質化合物。當至少 一種選自硼、氟、磷及砷之元素含於SOG溶液之雜質材料 時,由SOG溶液製成的氧化物層將涵蓋雜質材料,氧化物 層具有類似習知硼矽酸鹽玻璃(BSG)層、BPSG層、磷矽酸 鹽玻璃(PSG)層等之特性。SOG轉化成氧化物層於含有碳及 /或氧中之至少一者於SOG溶液為雜質時提升。 S Ο G溶液較佳藉旋塗法塗覆於有表面非連續性例如導 電線路圖樣之半導體基板上。此種方法特別可用於表面 SOG 層。 本紙張尺度適用中國國家檩準(CNS) A4规格(210X297公釐〉 13 :…»-;----------……訂-……:_# (請先閱讀背面之注意事項再填寫本頁) 506016 A7 I .......... B7 五、發明説明(ιΓ^ ~~~" '— -- 半導體基板之表面非連續性可能來自於導電圖樣。例 Μ電金屬佈線圖樣之閘極圖樣或位元線’結果於基板表 ® m級部。_導電圖樣間距並無特殊限制。但通常距 離大於m米時習知利用BPSG形絲化物層之方法即足; 但當間距趨近於0·04微米(舉例)時本發明利用s〇g溶液填 #方法可提供較雨空隙填補機率。如此本發明方法較佳係 應用於具有間隙約0.04-丨微米之半導體基板。 本發明之多個具體實施例之方法也可應用至具有低縱 | 橫比之#電圖樣間隙(其中縱橫比表示深度相對間隙距 離)。但本發明之各個具體實施例較佳應用具有縱橫比約 5 ·· 1至約1 〇 : 1之導電圖樣。 概略而言,其中導電圖樣係緊密形成例如包括閘極之 記憶包陣列區之緊密間隔間隙可形成於半導體基板上。此 外全面階級部(或稀疏隔開間隙部)其中形成稀疏導電圖樣 如周邊電路區也可形成於半導體基板上。本發明可應用至 具有縱橫比約5: 1至約1〇: 1範圍之緊密間隔間隙之半導體 基板,以及具有縱橫比約1 : 1或以下之稀疏間隔階級部。 階級部也來自於半導體基板的凸部/凹部。特別氧化物 層可藉本發明方法形成,藉此該層較佳係形成於具有切槽 及凸起的半導體基板階級部。藉此方式形成氧化物層可用 於製造具有淺渠隔離(STI)結構的隔離區。此外,階級部係 由形成於隔離層上金屬佈線所致。換言之藉本發明方法形 成的氧化矽層可用作為絕緣中間層用以絕緣形成於絕緣層 上的金屬佈線。 *—*一丨丨丨丨丨丨丨丨 ................................... ..................................—-____ 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) "一"77^ —~—
…:7暴丨 (請先閲讀背面之注意事項再填窝本頁) •訂丨 506016 五、發明説明(l2 ) 塗覆後SOG層之硬化方法詳述如後。 較佳藉前述方法形成的S0G層可硬化俾將其轉成有 坦面的氧化矽層。硬化步驟係藉預烤乾與主烤乾進行。美 於此處教示熟諳技藝人士可硬化s〇G層,並轉成有:扭二 的氧化矽層。 一 立預烤乾較佳係於約100至500t;範圍之溫度進行約 分鐘。當預烤乾溫度低於10(rc時,有機溶劑可能留在該層 而未被去除。它方面,當預烤乾溫度超過50(TC時,於某: 或低於某個深度的聚矽胺烷可能於隨後的主烤乾步驟完全 被轉成氧化矽,表面部分快速轉成氧化矽,可能產生裂 造成隨後的氧化矽層不均勻。 當預烤乾進行時間短於1分鐘時,有機溶劑留在該層未 完全被去除。它方面,當預烤乾進行超過5分鐘時,於^括 全氫聚矽胺烷的SOG層表面可能發生部分轉化成氧化矽, 因此即使有機溶劑完全被去除也形成部分裂痕。因此預烤 乾較佳係於約1〇〇至50(rc範圍之溫度進行約i至5分鐘時 間,及更佳於100至400°C溫度進行約2至3分鐘時間。 主烤乾比較預烤乾較佳於較南溫度進行較長時間。基 於聚矽胺烷SOG之基本主鏈結構包括Si_N鍵。S“N鍵經由 於包括氧及水氣氛烤乾可以si-o鍵取代或轉成Si-〇鍵。根 據刖述採用旋塗式玻璃組合物之習知方法,並非全部 鍵皆被Si-0鍵取代,故塗覆S0G溶液以及隨後烤乾後仍有 些Si-N鍵留在Si-Ο層。但根據本發明方法於塗覆包括聚矽 胺烷之SOG溶液形成SOG層且實施硬化處理後並無任何 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 15 --------------------i.fepi (請先閲讀背面之注意事項再填寫本頁) 訂— ^06016 五、發明説明(13 I1.殘留°如此藉本發明之具體實_形成氧切声會 =具有與藉習知CVD方法形成的純質氧切層㈣特 取主烤乾較佳係料彻至】,寒c#s圍之溫度進行 X石夕胺燒成為氧切。#主烤乾溫度低於卿C時硬化不 當主:=可能仍殘留而劣化氧化物層特性。它方面, 烤乾&度超過,如此形成的氧化石夕層平掉戶 可=降低或可能出現裂痕。故較佳於約_至UCKTC範圍 之溫度及更佳約400至1,〇〇〇°c溫度進行主烤乾。 又主烤乾係進行賴至⑽分鐘時間。當主烤乾時間少 於10分鐘時,SOG層無法充分轉成氧化石夕層。它方面者主 烤乾時間超㈣0分鐘時,如此形成的氧切層應力增田高。 故,烤乾較佳進行約10至180分鐘及更佳30至120分鐘時間 之範圍。 主烤乾較佳係於氧化氣氛進行,或於適合將si_N鍵轉 =i-0鍵惰性氣氛進行。例如有用主烤乾程序環境包括氧 乳風、含水蒸氣氣氛、含氧與水蒸氣混合物氣氛、含氮氣 氛以及此等氣氛之混合氣氛。以含水蒸氣之氣氛為佳,較 佳S有約1 · 2至約8 6 %重量比水。 主烤乾溫度範圍係經由考慮對下方結構的影響決定。 例如當下方結構包括經由部分_半導縣板上部形成的 溝渠,且形成SOG層填補溝渠時,較佳硬化過程之主烤乾 溫度範圍為約900至uoot。當下方結構包括多個閘極形 成於半導體基板上且形成SOG層而完全覆蓋閘極時,主烤 16 訂 # 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明說明(l4 ) 2較佳溫度範圍為_至9欧。當下方結構包括多個金 屬佈線圖樣形成於設置於半導體基板上的絕緣層上時,且 S〇G層形成為完全覆蓋金屬佈線圖樣時,主烤乾 =圍為約彻至峨。熟諸技藝人士可使用此處二 Z南決=主烤乾適用的溫度範圍。如此本說明所列舉之特 疋參數範圍絕非意圖囿限本發明。 S〇G組合物圖層典型係提供具有厚度約4,〇〇〇埃至 6,5〇0埃之氧切層。塗覆s〇G組合物前厚度約⑽至_ 埃之氮化石夕層可形成於導電圖樣上部及侧部作為餘刻播止 層。 SOG組合物可用於半導體製造期間掩蓋溝渠或平面化 閘極及/或金屬圖樣。另外,s〇G組合物可用以掩蓋溝渠, 驾去SOG組合物或其他方法用於平面化閘極及,或金屬 圖樣。換言之,SOG組合物可用以掩蓋溝渠或平面化閘極 及/或金屬圖樣,需瞭解可應用此二處理之一。 ^據本發明之另一具體實施例,可於二步驟式加熱處 理法實施主烤乾處理。當加熱處理係於單一步驟實施時, 經由前文參照第丨圖說明,半導體基板供給的矽來源與氧化 氣氛所含氧反應而於溝渠侧壁形成氧化矽可能變更主動區 的測里值。如此當經由硬化含聚矽胺烷之s〇g組合物於基 板上(基板提供矽來源)形成S〇G層時,需以二步驟執行加 熱處理俾將SOG層轉成氧化矽。 I先對SQG層實施第-加熱處理俾轉化聚⑨胺燒成為 氧化物。此時第一加熱處理係於氧化氣氛如氧氣氣氛、潮
506016 A7
五、發明説明(IS 濕氣氛或氧與濕度之混合氣氛於約500_ i,000 C溫度及更 佳約600-900。(3溫度實施。最佳第一加熱處理係於約 800-900 C範圍之溫度實施1〇-12〇分鐘。 其次,對第一加熱處理所得氧化物實施第二加熱處 理,第二加熱處理係於氧化氣氛、惰性氣氛、氧化氣氛與 惰性氣氛之混合氣氛或真空實施俾密化轉化後的氧化物。 特別第二加熱處理較佳係於含氮惰性氣體氣氛下執行。第 二加熱處理較佳係於約60012001及較佳卯…以⑽。c之 溫度範圍執行約10-120分鐘。 特別當經由部分蝕刻半導體基板上部製造的溝渠欲藉 形成SOG層掩蓋時,主烤乾之第二加熱處理較佳係於約 90(M,l〇〇°C範圍之溫度執行 現在參照下列非限制性實例說明本發明之各特徵 方 丨…-——……........·.: 4 鳥 * (請先閲讀背面之注意事項再填寫本頁} •、一叮| 面 實例1 SOG組合物之製備 具有重量平均分子量4,500-7,000及分子量分散程度 3.0-4.0之全氫聚矽胺烷係經由分選市售全氫聚矽胺烷 得。分選後的全氫聚矽胺烷溶解於二甲苯而獲得具有占 合物總重22-25 %重量比全氫聚矽胺烷的濃度之s〇G組合 物。SOG組合物相對於下方氮化矽層之接觸角為*度或 下。 SOG組合物黏度係根據切變率的變化彳貞測。黏度特 顯示於第2圖。第2圖為線圖顯示S0G溶液黏度變化相對於 獲 組 以 性
五、發明説明(16 ) 切變率之變化。、縱軸表示黏度(mpas)及橫輛表示切變率(" 秒)。由第2圖可知S〇G溶液較佳具有於約ι〇^,〇〇〇(ι/秒) 更佳約54至420(1/秒)之切變率於約i至1〇他s範圍之一 致黏度。 氧化物層的形成 第3A 3K圖為剖面圖顯示根據本發明之具體實施例於 半導體製程形成氧化石夕層之方法。參照第3a圖,提供由半 導體材料如石夕(Si)製成的P型基板10。冑渠12係藉餘刻隔離 品而於基板10上形成。溝渠12深度約4,_埃,寬度約I,· 埃。於形成冑渠12之基板10上,具有重量平均分子量 6,000-8,GGG_l_如前述製備之含全氫聚%麟之訓層塗覆 至約6,000至7,0〇〇埃厚度而形成第一 s〇G層13。 現在參照第3B圖’第_觸層13於約⑽至綱。c預烤 乾1-5分鐘,然後於約9〇〇至⑽代主烤乾3〇分鐘而將第一 SOG層13轉成第-氧化石夕層⑴。此時烤乾係於水含量約% 义重置比之水蒸氣氣氛下進行。參照第3€圖,氧化矽層 藉CMP方法研磨至半導體基板1〇上表面暴露出而形成元 件隔離區為止,此處溝渠12内部係以氧化石夕14填補。 參知第3D圖’n型半導體區20係、經由攙雜η型雜質如磷 (Ρ)離子至半導體基板10之記憶包形成區(記憶包陣列區)製 成。此外,經由攙雜ρ型雜質如硼離子於記憶包陣列區 及邛刀周邊電路區形成ρ型井3〇。最後經由攙雜η型雜質如 ;(Ρ)離子至周邊電路區其餘部分而形成η型井4〇。 其次控制閾電壓的雜質如氟化硼(BF2)攙雜於ρ型井3〇 本紙張尺度翻巾關家標準(cnsU4規格(21()x297_「 506016 A7 _B7_ 五、發明説明(Π ) 及η型井40。隨後p型井30及η型井40表面使用基於氟的清潔 液清潔。然後半導體基板10經濕氧化而於ρ型井3〇及η型井 40個別表面上形成閘氧化物層16。此時部分溝渠丨2内部基 板也被部分氧化而形成連續閘氧化物層16。閘氧化物層16 厚度為約40_200埃。 參照第3Ε圖,多晶矽形成於基板10上,其中氧化矽14 填補溝渠12成為場氧化物,形成閘氧化物層16。多晶矽層 厚約500至4,000埃,係藉低壓化學氣相沈積(LPCVD)方法 沈積攙雜η型雜質如磷(Ρ)離子之多晶矽製成。然後矽化鎢 及鎢藉濺鍍法於多晶矽層上形成矽化鎢層及鎢層,各別厚 約1,000至2,000埃。然後氮化矽層沈積於鎢層上。氮化矽 層藉LPC VD或電漿加強式化學氣相沈積(PEC VD)方法形 成為厚約500至2,000埃。業界人士可使用此處提供的指南 形成各層。 然後光阻劑薄膜形成於氮化矽層上,光阻劑薄膜利用 光罩選擇性曝光。然後光阻劑薄膜經顯像而形成用以形成 閘極的光阻劑圖樣22。然後氮化矽層、鎢層、氮化鎢層及 多晶矽層逐一利用光阻劑圖樣22作為蝕刻光罩進行蝕刻而 形成多晶矽圖樣24a、矽化鎢圖樣20b、鎢圖樣20c及氮化矽 圖樣24d組成的閘極24Ga、24Gb、24Gc及24GWL。閘極24Ga 及字元線24GWL係形成於記憶包陣列區,閘極24Gb及24Gc 係形成於周邊電路區。
形成於記憶包陣列區之閘極24Ga及24GWL係製造成 讓閘極間的間隙為約〇·4微米至1微米。縱橫比亦即閘極24G 本紙張尺度適用中國國家標準(CNS) Α4规格(210X297公釐〉 20 -:*..............訂….............# (請先閲讀背面之注意事項再填窝本頁) 506016 A7 _______B7_ _ 五、發明説明(18 ) 及24GWL之間隙深度對寬度比係於5 : i至約1〇 : ;t範圍, 藉此形成緊密階級部。它方面,形成於周邊電路區上之閘 極24Gb及24Gc之縱橫比小於1: 1,因而形成全面性階級部。 參照第3F圖,移開光阻劑圖樣22。第3F圖中,ρ型雜 質攙雜區25係經由攙雜p型雜質如硼離子之η型井2〇而形成 於閘極24Gc兩側的η型井40。又η型雜質攙雜區27係經由攙 雜η型雜質如磷離子於ρ型井30而形成於閘極24Gb兩側之Ρ 型井30。η型雜質攙雜區26係形成於閘極24Ga兩側之p型井 20 ° 參照第3G圖’氮化石夕係藉化學氣相沈積法沈積於半導 體基板10而形成厚約200-600埃之氮化石夕層32。其次於記憶 包陣列區的氮化矽層32以光阻劑薄膜覆蓋,以及於周邊電 路區之氮化石夕層32經各向異性餘刻而形成間隔體32a於周 邊電路區之閘極24Gb及24Gc側壁上(第3F圖)。 其次,藉攙雜P型雜質如硼離子至周邊電路區的η型井 40形成ρ+型雜質攙雜區(源區、汲區)。此外η+型雜質攙雜區 (源區、汲區)係經由攙雜η型雜質如珅(As)離子至周邊電路 區ρ型井30形成。 參照第3H圖,SOG溶液塗覆於半導體基板1〇上形成第 二SOG層50。第二SOG層50係藉旋塗法形成,晶圓轉速約 為5 00-2,500 rpm。SOG溶液所含全氫聚石夕胺烧之重量平均 分子量為約4,000-6,000。第二SOG層50厚度為約7,500至 8,200埃。第二SOG層50完全覆蓋閘極24Ga、24Gb、24Gc 及24GWL。其次第二SOG層50於約100至500°C範圍之溫度 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) -21 - ……:----------------訂------------------瓛 (請先閲讀背面之注意事項再填寫本頁) 506016 A7 ___B7_ 五、發明説明(I9 ) 預烤乾約1至5分鐘,然後於約600至900°c溫度主烤乾約10 至18 0分鐘。烤乾係於至少一種選自氧氣氛、水蒸氣氣氛、 含氧及水蒸氣混合物氣氛、氮氣氛或其混合氣氛進行。當 烤乾係於水蒸氣氣氛進行時,氣氛之水含量係控制於約 1.2-86%重量比之範圍。 硬化過程中,第二SOG層50之Si-N鍵以Si-Ο鍵取代俾 轉化第二SOG層50成為氧化矽層50a。第二氧化矽層50a厚 度於此過程中縮小達第二SOG層50至約19-20%,如第31圖 所示。 參照第3J圖,利用常用濺鍍法藉沈積鋁、鎢等金屬於 第二氧化矽層50a上形成厚約5,000埃之金屬層。寬約6,600 埃及間隙約8,400埃之金屬圖樣52係經由利用光微影術處 理圖樣化金屬層而形成。其次厚約3,800至約4,500埃且完 全覆蓋金屬圖樣52之第三SOG層54係藉旋塗SOG溶液形 成。此時第三SOG層54之全氫聚矽胺烷之重量平均分子量 為約 4,500_7,50θ。 參照第3Κ圖,第三SOG層54於約100至500°C範圍之溫 度預烤乾約1-5分鐘,然後於約400至450°C溫度主烤乾約 10-180分鐘。主烤乾係於水蒸氣氣氛下進行。然後第三SOG 層54之Si-N鍵經硬化過程以Si-Ο鍵替代,根據本發明之主 要特色,第三SOG層54被轉成具有實質平坦面之第三氧化 石夕層54a。 經由實施習知半導體製法製造半導體裝置。熟諳技藝 人士可使用本發明之各具體實施例之S Ο G組合物及方法製 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 22 …----------------------訂------------------麝 (請先閲讀背面之注意事項再填寫本頁) 506016 A7 B7 於 五、發明説明(2〇 造半導體元件。 氧化矽層之光吸收比 氧化物層係藉前文參照第3A-3K圖所述方法形成於半 導體基板上。氧化物層形成於具有縱橫比約5 : 1至1〇 : 1 以及間隙約G.G4S 1微米之多層佈線層之半導體基板上。厚 約400埃之氮化石夕層形成而覆蓋多層佈線層之半導體基板。 厚約7,582埃之第二S〇G層係經由旋塗包括聚矽胺烷 之SOG,谷液於半導體基板上形成。此時轉速控制於約1,⑻〇 rpm。 第一 SOG層於15〇°C預烤乾3分鐘。預烤乾後s〇g層之 光吸收比係利用FT-IR偵測。熟諳技藝人士可使用ft-^法 測疋SOG層之光吸收比。第4圖為FT_IR圖顯示預烤乾s〇g 層後獲得該層之光吸收比。如第4圖所示,光吸收峰顯示 右干波長區,該等區分別表示預烤乾後、Si_H Si-N、Si-H等鍵結。此時應力值為3·63χ1〇8(達因/平方厘 米)’且係使用應力表偵測。 預烤乾後SOG層再度於7〇〇°c烤乾30分鐘(主烤乾)俾 將SOG層轉成氧化矽層。第5圖為1^_爪圖顯示於主烤乾後 偵測的氧化矽層之光吸收比。如第5圖所示,主烤乾後剩餘 僅對應Si-Ο鍵之波長區之峰。此時應力值為_122乂1〇8(達因 /平方厘米)。由第5圖可知S0G層之全部Si-N鍵皆被轉成 Si-Ο鍵。如此s〇G層完全轉成氧化矽層。 此外於形成於有多數佈線圖樣之半導體基板之氧化矽 層未觀察得空隙。多數佈線圖樣之縱橫比係於約5:丨至1〇: 本紙張國(_ A4規格⑵0Χ297公釐) (請先閲讀背面之注意事項再填窝本頁) •訂, .禮, 506016 A7 ___ B7_ 五、發明説明(21 ) 1之範圍,間隙係於約0.04至1微米之範圍。 氧化矽蝕刻速率之偵測 A.利用SOG形成氧化矽層 SOG溶液塗覆於裸晶圓上形成SOG層。SOG溶液藉旋 塗法塗覆而晶圓轉速約為1,000 rpm。SOG層沈積至約7,500 至約8,200埃厚度。其次SOG層於約150°C預烤乾3分鐘,然 後於約700°C主烤乾30分鐘。主烤乾係於水蒸氣氣氛下進 行,故於此溫度之水蒸氣含量係於1.2-86%重量比之範 圍。硬化過程中SOG層之Si-N鍵以Si-Ο鍵取代,且SOG層 轉成氧化矽層。如此形成氧化矽層厚度約6,400埃。 B ·藉C VD方法形成氧化物層 ‘高密度電漿(HDP)CVD氧化物層係利用矽烷氣體及氧 氣做來源氣體及氬氣做載氣而形成於裸晶圓上。如此形成 CVD氧化物層厚度為約6,000埃。 C.濕蝕刻速率之偵測 藉本發明方法形成的氧化矽層及藉CVD方法形成的 CVD氧化物層分別經蝕刻。各別濕蝕刻法係使用相同蝕刻 溶液進行一段恆定時間,蝕刻速率係以恆定時間間隔偵 測。結果顯示於第6A-6F圖。 第6 A圖表示藉本發明方法形成的氧化物層及藉CVD 方法形成的氧化物層以1分鐘的時間間隔偵測得的蝕刻速 率。濕蝕刻係經由於室溫(25°C)稀釋含氟化銨之緩衝蝕刻 液至蒸餾水(NH4F及HF稀釋於蒸餾水)所得溶液進行。 第6B圖表示曲線圖,顯示藉本發明方法形成的氧化物 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 24 -------S;-------------------、玎------------------禮. (請先閱讀背面之注意事項再填寫本頁) 五、發明説明(22 ) 隔偵测得 鼠酸水溶 層及藉CVD方法形成的氧化物層以丨分鐘時間間 的餘刻速率曲線。濕㈣係於室溫(25°C)於稀氫 液(去離子水··氫氟酸==100 : 1)進行。 第6C圖表__,㈣藉本發明方法形成 =及藉CVD方法形成的氧化物層以1()分鐘時間間隔谓測 得的韻刻速率曲線。錢刻係於7Gt:於比例為: 1、: $ 之NH4〇H ·· H2〇2 : H2〇之混合蝕刻溶液進行。 第6D圖表示曲線圖,顯示藉本發明方法形成的氧化物 ^及藉CVD方法形成的氧化物層以1G分鐘時間間隔制 付的蝕刻速率曲線。濕蝕刻係於165〇c於磷酸進行。 第6E圖表示曲線圖,顯示藉本發明方法形成的氧化物 ^及藉C V D方法形成的氧化物層以1G分鐘時間間隔偵測 侍的蝕刻速率曲線。濕蝕刻係於13〇它於比例為6 : 1之 η28〇4 · H202混合|虫刻溶液進行。 第6F圖表示曲線圖,顯示藉本發明方法形成的氧化物 層及藉CVD方法形成的氧化物層以1〇分料間間隔债測 得的蝕刻速率曲線。濕蝕刻係於5(rc於比例為〇25 : ! ·· $ 之NH4〇H ·· H2〇2 : H2〇之混合蝕刻溶液進行。 D·乾餘刻速率之偵測 藉本發明方法形成的氧化物層及藉CVD方法形成的 氧化物層導引入同一腔室内,利用相同蝕刻氣體重覆偵測 蝕刻速率。腔室壓力控制於3〇亳托耳,腔室輸出功率為 UOO瓦。使用的蝕刻氣體為C5F8 ; C4f8 : 〇2 ·· Ar,流速分 別為8SCCm、4SCcm、6sccm及500sccm。偵測得之蝕刻速 506016 A7 B7 五、發明説明(23 以線圖顯示於第6G圖。 ——— 1^— ———1^—謙 —. (請先閲讀背面之注意事項再填寫本頁} 由第6A-6G圖可知藉本發明形成的氧化矽層之濕及乾 餘刻速率相當類似藉習知CVD方法形成的氧化矽層之濕 及乾餘刻速率。如此利用本發明之S〇G層形成的平面化層 或中間絕緣層具有類似習知CVD氧化物層性質。 經由發明人重覆進行實驗,不含空隙的氧化矽層可形 成於半導體基板上,該基板具有佈線層其具有縱橫比於約 5 : 1至10 ·· 1之範圍,以及具有間隙於約〇 〇4至1微米之範 圍。此種氧化矽層可利用本發明之S0G組合物製成。根據 本發明,不含空隙且具有256 MDRAM要求的平面程度的氧 化矽層可利用SOG形成。 實例2 SOG組合物之製備 重量平均分子量約6,000-8,000及分子量分佈3.0-4.0之 全氫聚矽胺烷係經由實施實例1之相同方法製備。旋塗式玻 璃組合物係經由以約22-25%重量比濃度溶解全氫聚矽胺 烷於二甲苯製備。 淺渠隔離 當第3圖所示場氧化物層14形成而掩蓋實例1之高度積 體半導體基板溝渠時,如第1圖所示,厚氧化物層形成於溝 渠内壁。 第7A-7G為剖面圖顯示根據本發明之又另一具體實施 例之淺渠元件之隔離方法。 參照第7A圖,厚約100-200埃之襯墊氧化物層2〇1係藉
506016 A7 B7 五、發明説明(24 ) 熱氧化法形成於矽製成的半導體基板上。然後氮化物層藉 LPCVD(低壓化學氣相沈積)法沈積於襯墊氧化物層201至 約100-1,000埃厚度而形成研磨擋止層203。研磨擋止層203 係供以隨後CMP處理過程停止研磨。 其次,高溫氧化物(HTO)層藉LPCVD方法沈積於研磨 擋止層203上至約500-1,000埃厚度而形成金屬光罩層 205。氧氮化矽(SiON)藉LPCVD方法沈積於金屬光罩層205 上至約200-800埃厚度而形成抗反射層(圖中未顯示)。抗反 射層之功能係防止於實施光微影術期間之漫射反射,且抗 反射層係於隨後溝渠形成處理期間被去除。 參照第7B圖,用以形成主動圖樣的金屬光罩圖樣206 係藉乾蝕刻抗反射層及藉光微影術蝕刻金屬光罩層205形 成。然後研磨擔止層2 0 3及槪塾氧化物層2 01係使用金屬光 罩圖樣206作為蝕刻光罩蝕刻而形成研磨擋止層圖樣204及 襯墊氧化物層圖樣202。 參照第7C圖,溝渠210係經由使用金屬光罩圖樣206蝕 刻曝光後基板200至約2,000-5,000埃厚度形成。較佳溝渠 210深度為4,600埃及寬度為1,250埃。此時抗反射層被去 除,金屬光罩圖樣206被蝕刻至預定厚度。 參照第7D圖,溝渠210之曝光部於氧化氣氛下接受加 熱處理俾於溝渠蝕刻過程藉高能離子衝擊而硬化於半導體 基板200誘發的矽損傷。然後溝渠内壁氧化物層212係藉使 用氧化劑與曝光矽間的氧化反應而形成於溝渠210内壁,包 括溝渠210底部及側部形成至約20-300埃厚度。 27 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明(25 ) 隨後SOG層川係藉填補s〇G組合物之溝渠⑽而形成 至約6,000-7,000埃厚度。 參照第7E圖,SqG層213的預烤乾係於約⑽遍。c溫 度範圍實施約1-5分鐘。 然後於約__9G(rc且較佳約85Gt範圍之溫度於氧化 氣氛下實施加熱處理約1G_12G分鐘及較佳約⑼分鐘俾將 ㈣3轉成氧切。此時氣氛為濕度約卿重量比之潮 濕氣。 隨後實施第二加熱處理俾密化轉化後的氧化石夕且將其 轉化成氧切層214。第二加熱處理係於氧域氛、惰性氣 體氣氛或其混合氣氛下執行。較佳第二加熱處理係於惰性 氣體氣氛如氮氣氣氛下實施。較佳第二加熱處理係於約 _-i’kktc之溫度範圍實施约1()_12()分鐘及更佳於約 l,000°c實施約30分鐘。 參照第7F圖’如此形成的氧化矽層214藉CMP方法研 磨至半導體基板200之研磨擋止層加暴露為止。然後 210内部以氧化矽214掩蓋。 〜 參照第7G圖,研磨擒止層圖樣2〇4係使用鱗酸藉去除 處理去除而完成隔離,如第70圖所示。 、 基板氧化物形成之偵測 實驗例1 S〇G層形成於全面性晶圓上Μ實例!之相同方式實 行預烤乾及主烤乾。 實驗例2 506016 五、發明説明(26 ) 以實例2之相同方式,S0G層形成於全面 行預烤乾、於潮濕氣氛下於85〇它之 U 執 時、以及於氧氣氣氛下於丨^⑼^:之第—^、、處理下1小 獲得氧化㈣。 Μ處理Μ分鐘俾 實驗例3 氧化矽層係藉實施實驗例2之相同方法形成,但第二加 熱處理係於氮氣氣氛下執行。 實驗例4 氧化矽層係藉實施實驗例2之相同方法形成,但第二加 熱處理係於1,050。(:執行。 實驗例5 氧化矽層係藉實施實驗例2之相同方法形成,但第一加 熱處理係於900°C執行。 偵測基板表面的氧化態 FT-IR分析係就晶圓基板面上以_〇鍵之拉伸峰進行,晶 圓基板已經根據實驗例1 -5進行烤乾處理。第8圖為柱狀圖 顯示當根據本發明形成氧化矽層時,藉FT-IR對基板主動區 之氧化矽獲得光吸收比之規度化強度。如第8圖已知,經由 實施實驗例2-5所示二步驟式加熱處理獲得的氧化石夕層比 較經由實施實驗例1所示一步驟式加熱處理獲得的氧化石夕 層略為更大量氧化物。藉實驗例2-5由基板製造的氧化物中 以實驗例3所得氧化物量為最少。 偵測濕蝕刻速率及蝕刻均勻度 經由轉化實驗例2-4製造的SOG形成的氧化矽層以及 29 ..................丨…:參… (請先閲讀背面之注意事项再填寫本頁) .禮· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 506016 A7 B7 五、發明說明(27 藉高密度電聚製造的氧化石夕層之钱刻速率根據餘刻溶液類 別偵測。濕蝕刻使用相同蝕刻溶液進行一段恆定時間,蝕 刻速率以忸定時間間隔偵測。至於餘刻溶液使用心溶液 (氨過氧化氫及去離子水混合物)、LAL溶液(氣化錢及氣 化氫混合物)及磷酸。結果以線圖顯示於第9圖。第9圖中縱 轴表示_速率,橫軸表示_溶液及被_的氧化物種 類。 由第9圖證實由實驗例2_5製造的氧化石夕層獲得類似由 實驗例1製造的氧化矽層之蝕刻速率。 研磨試驗 、、’工由利用“列2製造的氧化矽層(烤乾處理係如實驗例 3實施)以及使用高密度電漿法製造的氧切層掩蓋半導體 基板之具有如實例2相同圖樣的溝渠後執行化學機械^ 磨。研磨施行至研磨擋止層暴露出為止,查驗氧化物層 廓俾檢視研磨-致性。結果顯示於第1〇圖。第ι〇圖中標‘, 為之線圖係對應於藉高密度電漿法製造之氧化石夕層研磨 所得結果,而標示為□之線圖對應於藉實驗例3製造的氧化 石夕層研磨所得結果。研磨期間使用相同氧切來製造料 漿。第10圖中’縱轴表示完成研磨後之研磨程度(單位·· 埃)。研料㈣藉高密度„法製造的氧切層為约 ⑽-秒,對實驗例3製造的氧化石夕層為約刚秒。由㈣ 圖’藉高密度電漿法製造的氧化石夕層研磨量為约300-500 埃,而藉實驗例3製造則為約1〇〇_2〇〇埃。 由第1〇圖已知藉實例2製造的氧化石夕層之研磨一致性 本紙張尺度適财_家標準 外 示
—....... (請先閲讀背面之注意事項再填寫本頁) 、可| 、發明說明 , 比藉習知高密度電襞法製造者優異兩倍。而前者之研磨時 間約為後者之半。 、 此外,藉實例2製造的氧化矽層不含空隙,且獲得良好 間隙填補特性。但藉高密度電漿法製造的氧化物層有大量 I隙於溝渠部上。進一步,主動區之矽未經氧化,以及氧 化物層經密化至溝渠底部,藉此獲得良好氧化物層特性。 根據本發明,不含空隙且帶有對256百萬位元元件要求 的平坦度之氧化矽層可利用SOG溶液形成。此外,藉第一 加熱處理將SOG組合物轉成氧化矽,以及然後密化轉化後 的氧化矽用以約束矽的氧化於主動區可獲得形穩性。 雖然已經就特佳具體實施例說明本發明之具體實施例 之細節,但可未背離本發明之精髓及範圍做出多種修改、 替代構造及相當例。 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) 31 ........................^^-丨! , * IT (請先閱讀背面之注意事項再填寫本頁) •訂. 506016 A7 B7 五、發明説明(29 ) 元件標號對照 10...P型基板 12…溝渠 13...第一 SOG層 13a··.第一氧化石夕層 14…氧化矽層 16…閘氧化物層 20... η型半導體區 22...光阻劑圖樣 2 4 a多晶砍圖樣 24b...矽化鎢圖樣 24c...鎢圖樣 24d…氧化矽圖樣 24Ga-c…閘極 24GWL·.·字元線 25... p型雜質摻雜區 26...η型雜質摻雜區 27... η型雜質摻雜區 30...ρ型井 32…氮化矽層 32a...間隔體 40···η型井 50...SOG 層 50a...氧化石夕層 52…金屬圖樣 54...SOG 層 54a…氧化矽層 100..,基板 112...襯墊氧化物層圖樣 114...氮化物層圖樣 116…高溫氧化物層圖樣 118...溝渠 120…溝渠内壁氧化物層 130…氧化物層 200...基板 201...襯墊氧化物層 202…襯墊氧化物層圖樣 203...研磨檔止層 204…研磨擋止層圖樣 205...金屬光罩層 206...金屬光罩層圖樣 210…溝渠 212...溝渠内壁氧化物層 213...SOG 層 214…氧化矽層 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) 32
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 DB 申請專利範圍 ι· -種於半導體製造過程製造氧切層之方法, 步驟: 4 塗覆包括結構式-(SiH2NH2)n_(此處η表示正整數) 之聚石夕胺燒之旋塗式玻璃(s〇G)溶液於其上形成有階 級邛之半導體基板上俾形成平面SOG層;以及 經由執行第-加熱處理將該S〇G層轉成氧化物,以 及然後施行第二加熱處理俾密化如此所得的氧化物,形 成具有平坦面之氧化矽層。 2·如申請專利範圍第丨項之於半導體製造過程製造氧化石夕 層之方法’其中該聚矽胺烷具有重量平均分子量係於約 4,000至8,0〇〇之範圍及分子量分散度係於約3 〇至4 〇之 範圍。 3_如申請專利範圍第i項之於半導體製造過程製造氧化碎 層之方法,其中氧化矽層係藉下列步驟製成·· 於約100-500 C之溫度範圍預烤乾經歷第一段時 間;以及 於約400-1,200 C之溫度範圍進行主烤乾經歷第二 段時間,該主烤乾包括第一及第二加熱處理。 4.如申請專利範圍第3項之於半導體製造過程製造氧化矽 層之方法,其中該第一加熱處理係於氧化氣氛於約 8〇〇-90(TC之溫度範圍施行,以及該第二加熱處理係於 氧化氣氛及惰性氣體氣氛之混合氣氛下或真空下於約 9〇(M,i〇〇°c之溫度範圍施行。 5·如申請專利範圍第丨項之於半導體製造過程製造氧化矽 本紙張尺度適财__家轉(CNs ) A4規格( 210X297公釐) (請先閱讀背面之注意事項再填寫本頁)33 506016 Α8 Β8 C8 D8 六、申請專利範圍 層之方法’其中該SOG溶液具有均勻黏度於約54至約 420(1/秒)範圍之切變率約1至約1〇 mPa s之黏度。 :---:-I:-I-I (請先聞讀背面之注意事項再填寫本頁) 6.如申請專利範圍第1項之於半導體製造過程製造氧化矽 層之方法,其中該SOG溶液相對於該溶液塗覆之底層具 有接觸角不大於約4度。 7·如申請專利範圍第1項之於半導體製造過程製造氧化矽 層之方法,其中該SOG溶液進一步包含至少一種選自 硼、氟、磷、砷、碳、氧及其混合物組成之族群之雜質 材料。 8.如申請專利範圍第1項之於半導體製造過程製造氧化矽 層之方法,其中該階級部的形成係經由部分蝕刻半導體 基板上部形成溝渠實施,以及該SOG層形成而掩蓋溝 渠。 9·如申請專利範圍第8項之於半導體製造過程製造氧化矽 層之方法’其中該聚石夕胺烧之重量平均分子量係於約 65000-8,000 之範圍。 10. —種用以界定半導體元件之主動區之元件之隔離方 法,包含下列步驟: 經濟部智慧財產局員工消費合作社印製 經由部分蝕刻半導體基板上部而形成溝渠; 塗覆旋塗式玻璃(SOG)溶液,SOG溶液包括具有結 構式_(SiH2NH2)n·»之聚石夕胺烧,此處η表示正整數,具有 平均分子量於約6,000至約8,000之範圍,以及分子量分 散度於約3.0至約4.0之範圍,該SOG溶液塗覆於有階級 部形成於其上之半導體基板上而形成掩蓋溝渠之平面 34 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 506016 A8 B8 C8 D8經濟部智慧財產局員工消費合作社印製 SOG 層; 施行SOG層之第-加熱處理俾將聚㈣院轉成氧化矽; 施行轉化後之氧化石夕之第二加熱處理俾密化轉化 後之氧化矽而形成掩蓋溝渠之氧化矽層;以及 經由部分餘刻氧化石夕層而形成掩蓋溝渠的場氧化 物’界定該半導體元件之主動區。 11·如申請專利範圍第10項之隔離方法,其進一纟包含於約 1〇〇损。(:之溫度範圍預烘烤第—段時間俾施行第一加 熱處理之步驟。 12·如申請專利範圍第10項之隔離方法,其中該第一加熱處 理係於氧化氣氛於約800-90(TC之溫度範圍施行,以及 該第二加熱處理係於氧化氣氛及惰性氣體氣氛之混合 氣氛下或真空下於約900-U〇(rc之溫度範圍施行。 13.如申请專利範圍第1〇項之隔離方法,其中該s〇g溶液具 有均勻黏度於約54至約420(1/秒)範圍之切變率約工至約 10 mPa.s之黏度。 14·如申請專利範圍第10項之隔離方法,其中該s〇G溶液相 對於氮化石夕層具有接觸角不大於4度。 本紙張尺度適用T國國豕標準(CNS ) A4規格(210X297公釐) —^^-I^ (請先聞讀背面之注意事項再填寫本頁) 、言 35
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0031633A KR100436495B1 (ko) | 2001-06-07 | 2001-06-07 | 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW506016B true TW506016B (en) | 2002-10-11 |
Family
ID=19710473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090120370A TW506016B (en) | 2001-06-07 | 2001-08-20 | Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3511024B2 (zh) |
KR (1) | KR100436495B1 (zh) |
TW (1) | TW506016B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI810122B (zh) * | 2022-11-30 | 2023-07-21 | 南亞科技股份有限公司 | 半導體結構的製造方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464859B1 (ko) * | 2003-02-26 | 2005-01-06 | 삼성전자주식회사 | 스핀온글래스 조성물을 이용한 캐패시터 형성 방법 |
TWI326114B (en) | 2003-07-18 | 2010-06-11 | Az Electronic Materials Japan | A phosphorous-containing silazane composition, a phosphorous-containing siliceous film, a phosphorous-containing siliceous filing material, a production method of a siliceous film and semiconductor device |
KR100499171B1 (ko) * | 2003-07-21 | 2005-07-01 | 삼성전자주식회사 | 스핀온글래스에 의한 산화실리콘막의 형성방법 |
JP4342895B2 (ja) * | 2003-10-06 | 2009-10-14 | 東京エレクトロン株式会社 | 熱処理方法及び熱処理装置 |
CN100444331C (zh) * | 2003-11-11 | 2008-12-17 | 三星电子株式会社 | 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法 |
JP2005166700A (ja) | 2003-11-28 | 2005-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
JP4607613B2 (ja) | 2005-02-09 | 2011-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
US7682927B2 (en) | 2005-03-25 | 2010-03-23 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
JP2006303308A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
KR100781033B1 (ko) * | 2005-05-12 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100607326B1 (ko) * | 2005-06-30 | 2006-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
JP2007088369A (ja) * | 2005-09-26 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
JP4634923B2 (ja) | 2005-12-15 | 2011-02-16 | 株式会社東芝 | 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法 |
KR100866143B1 (ko) | 2007-08-03 | 2008-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
JP5329825B2 (ja) | 2008-02-25 | 2013-10-30 | 株式会社東芝 | 半導体装置の製造方法 |
US8080463B2 (en) | 2009-01-23 | 2011-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and silicon oxide film forming method |
JP4806048B2 (ja) * | 2009-03-25 | 2011-11-02 | 株式会社東芝 | 不揮発性記憶装置の製造方法 |
US8153488B2 (en) | 2009-03-24 | 2012-04-10 | Kabushiki Kaisha Toshiba | Method for manufacturing nonvolatile storage device |
JP5899615B2 (ja) * | 2010-03-18 | 2016-04-06 | 株式会社リコー | 絶縁膜の製造方法及び半導体装置の製造方法 |
US10020374B2 (en) | 2009-12-25 | 2018-07-10 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory display element, image display device, and system |
WO2011138906A1 (ja) * | 2010-05-07 | 2011-11-10 | 国立大学法人東北大学 | 半導体装置の製造方法 |
WO2014157210A1 (ja) * | 2013-03-26 | 2014-10-02 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び記録媒体 |
US10373729B2 (en) * | 2014-09-03 | 2019-08-06 | Daicel Corporation | Composition for forming coat-type insulating film |
CN115910924A (zh) * | 2021-08-26 | 2023-04-04 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012536A (ja) * | 1998-06-24 | 2000-01-14 | Tokyo Ohka Kogyo Co Ltd | シリカ被膜形成方法 |
KR100362834B1 (ko) * | 2000-05-02 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치 |
-
2001
- 2001-06-07 KR KR10-2001-0031633A patent/KR100436495B1/ko active IP Right Grant
- 2001-08-20 TW TW090120370A patent/TW506016B/zh not_active IP Right Cessation
-
2002
- 2002-01-11 JP JP2002005050A patent/JP3511024B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI810122B (zh) * | 2022-11-30 | 2023-07-21 | 南亞科技股份有限公司 | 半導體結構的製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3511024B2 (ja) | 2004-03-29 |
KR100436495B1 (ko) | 2004-06-22 |
KR20020093197A (ko) | 2002-12-16 |
JP2002367980A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW506016B (en) | Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method | |
US7582573B2 (en) | Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same | |
US6479405B2 (en) | Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method | |
US7192891B2 (en) | Method for forming a silicon oxide layer using spin-on glass | |
JP4077606B2 (ja) | スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法 | |
JP4018596B2 (ja) | 半導体装置の製造方法 | |
KR100499171B1 (ko) | 스핀온글래스에 의한 산화실리콘막의 형성방법 | |
KR100364026B1 (ko) | 층간 절연막 형성방법 | |
JP4628743B2 (ja) | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 | |
KR100374642B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
KR100611115B1 (ko) | 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법 | |
US20160020139A1 (en) | Gap-filling dielectric layer method for manufacturing the same and applications thereof | |
JP2008010884A (ja) | 半導体装置の製造方法 | |
KR100609980B1 (ko) | 피엠디막의 과식각 방지 방법 | |
US20070167018A1 (en) | Method for planarization | |
KR100507857B1 (ko) | 반도체 소자의 제조방법 | |
KR20030069375A (ko) | 실리콘 산화막의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |