JP5329825B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5329825B2
JP5329825B2 JP2008043257A JP2008043257A JP5329825B2 JP 5329825 B2 JP5329825 B2 JP 5329825B2 JP 2008043257 A JP2008043257 A JP 2008043257A JP 2008043257 A JP2008043257 A JP 2008043257A JP 5329825 B2 JP5329825 B2 JP 5329825B2
Authority
JP
Japan
Prior art keywords
film
treatment
polysilazane
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008043257A
Other languages
English (en)
Other versions
JP2009200426A (ja
Inventor
勝広 佐藤
崇人 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008043257A priority Critical patent/JP5329825B2/ja
Priority to KR1020090015214A priority patent/KR101106381B1/ko
Priority to US12/392,584 priority patent/US8058139B2/en
Priority to CN200910004430XA priority patent/CN101521174B/zh
Publication of JP2009200426A publication Critical patent/JP2009200426A/ja
Application granted granted Critical
Publication of JP5329825B2 publication Critical patent/JP5329825B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体装置では、微細な素子間のアイソレーションのために、STI(Shallow Trench Isolation)構造が広く用いられている。STI構造のプロセスは、半導体基板の表面にトレンチを形成する工程と、このトレンチ内に絶縁膜(素子分離絶縁膜)を埋め込む工程とを含む。トレンチ内に埋め込まれる絶縁膜は、例えば、二酸化シリコン(SiO)膜などのシリコン酸化膜である。このシリコン酸化膜を形成するためのプロセスとしては、オゾン(O)とTEOS(Tetraethoxysilane)とを含むソースガスを用いたCVD(Chemical Vapor Deposition)プロセスや、HDP(High Density Plasma)CVDプロセスなどが知られている。
半導体素子の微細化に伴い、トレンチのアスペクト比(トレンチの深さ/トレンチの幅)は大きくなる。そのため、上述したCVDプロセス等では、トレンチ内でボイド(未充填部分)やシーム(継ぎ目状の未充填部分)が発生しないシリコン酸化膜を形成することが困難になってきている。すなわち、良好な埋め込み形状を有するSTI用のシリコン酸化膜の形成が困難になってきている。
そこで、100nm世代以降の微細な半導体素子においては、塗布型溶液SOG(Spin-On-Grass)を用いたプロセスが提案されている。
SOG溶液としては、水酸化シリコン(シラノール、SiOH)をアルコールなどの有機溶剤に分散して得た溶液(水酸化シリコン溶液)が一般的に使用される。
半導体基板上にこの水酸化シリコン溶液を塗布することにより、半導体基板上に水酸化シリコン溶液の塗布膜が形成される。その後、この塗布膜を加熱することにより、加水分解および脱水縮合反応を起こさせる。これにより、塗布膜は、二酸化シリコン膜に変換される。
上述の加水分解および脱水縮合反応の過程では大きな体積収縮が生じる。その結果、トレンチ内のシリコン酸化膜中にはクラックが発生する。すなわち、水酸化シリコン溶液を用いても、良好な埋め込み形状を有するSTI用の二酸化シリコン膜の形成が困難になってきている。
そこで、SOG系の溶液の中では比較的体積収縮の少ない過水素化シラザン重合体を含む溶液(過水素化シラザン溶液)が近年注目されており、半導体基板に形成されたトレンチを埋め込むように、過水素化シラザン溶液を当該半導体基板に塗布した後、水蒸気雰囲気で酸化処理を行うことにより、素子分離絶縁膜である二酸化シリコン膜を形成する方法が行われている。
具体的には、過水素化シラザン重合体((SiHNH))をキシレン(C(CH)やジブチルエーテル((C20)などの溶媒に分散することにより、過水素化シラザン溶液を生成する。
そして、半導体基板に形成されたトレンチを埋め込むように、スピンコーティング法(半導体基板を回転させながら、所定の溶液を当該半導体基板に塗布する方法)により、過水素化シラザン溶液を半導体基板の表面に塗布する。この塗布された過水素化シラザン溶液に対して、所定の熱処理(ベーキング処理)を行うことにより、過水素化シラザン溶液中の溶媒を揮発させ、ポリシラザン(polysilazane:以下PSZと記す)膜を形成する。その後、このPSZ膜に対して酸化処理を行うことにより、二酸化シリコン膜を形成する。
ここで、上記酸化処理によって形成された二酸化シリコン膜には、PSZの構造中に含まれるN(窒素)や、過水素化シラザン溶液中の溶媒に含まれていたC(炭素)が、不純物として残存している。この二酸化シリコン膜に含まれるN(窒素)やC(炭素)は、プラスの固定電荷として作用することになり、半導体装置の電気的特性や信頼性を低下させる。
そこで、特許文献1には、PSZ膜が形成された半導体基板を拡散炉内に挿入し、拡散炉内の圧力を一旦低下させた上で、水蒸気の導入によって拡散炉内の圧力を上昇させながら酸化処理を行うことにより、PSZ膜に含まれるN(窒素)やC(炭素)などの不純物を除去しながら、PSZ膜を二酸化シリコン膜に変換する技術が提案されている。
特開2006−222220号公報
特許文献1の技術により、素子分離絶縁膜として不純物の少ない二酸化シリコン膜を形成することができるが、より不純物の少ない素子分離絶縁膜を形成し、電気的特性や信頼性の低下を抑制することができる半導体装置の製造方法が要望されていた。
本発明は上記に鑑みてなされたもので、半導体装置の電気的特性や信頼性の低下を抑制することができる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法の一態様としては、半導体基板にトレンチを形成する工程と、過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、前記薬液処理工程は、前記ポリシラザン膜を水を含む処理液中に浸す工程であり、前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする。
本発明の半導体装置の製造方法の他の一態様としては、半導体基板にトレンチを形成する工程と、過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、前記薬液処理工程は、前記ポリシラザン膜を純水中に浸す工程と、前記ポリシラザン膜を水を含む処理液中に浸す工程とを含み、前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする。
本発明の半導体装置の製造方法のさらに他の一態様としては、半導体基板にトレンチを形成する工程と、過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、
前記薬液処理工程は、前記ポリシラザン膜を酸と水とを含む処理液中に浸す工程と、前記ポリシラザン膜を塩基と水とを含む処理液中に浸す工程とを含むことを特徴とする。
発明の半導体装置の製造方法のさらに他の一態様としては、半導体基板にトレンチを形成する工程と、過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、前記ポリシラザン膜を酸化処理する工程と、酸化処理された前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、前記薬液処理工程は、前記ポリシラザン膜を水を含む処理液中に浸す工程であり、前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする。
本発明の半導体装置の製造方法のさらに他の一態様としては、半導体基板にトレンチを形成する工程と、過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、前記ポリシラザン膜を酸化処理する工程と、酸化処理された前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、前記薬液処理工程は、前記ポリシラザン膜を純水中に浸す工程と、前記ポリシラザン膜を水を含む処理液中に浸す工程とを含み、前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする。
本発明の半導体装置の製造方法のさらに他の一態様としては、半導体基板にトレンチを形成する工程と、過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、前記ポリシラザン膜を酸化処理する工程と、酸化処理された前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、前記薬液処理工程は、前記ポリシラザン膜を酸と水とを含む処理液中に浸す工程と、前記ポリシラザン膜を塩基と水とを含む処理液中に浸す工程とを含むことを特徴とする。
本発明の半導体装置の製造方法によれば、半導体装置の電気的特性や信頼性の低下を抑制することができる。
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
図1〜図3は、本発明の実施の形態に係る半導体装置の製造方法を説明するための断面図である。ここでは、一例として、素子分離領域の形成方法を含む半導体装置の製造方法に関して説明する。
図1に示すように、熱酸化法によって、シリコン基板1上に熱酸化膜2を厚さ5nm程度形成した後、CVD法によって、後に行われるCMP(Chemical Mechanical Polishing)法による研磨のストッパとなるSi膜3を形成する。Si膜3の厚さは、例えば、150nm程度である。
次いで、CVD法によって、Si膜3上にCVD酸化膜(図示せず)を形成する。このCVD酸化膜上に、フォトレジスト(図示せず)を塗布し、露光および現像を行うことにより、レジストマスク(図示せず)を形成する。
このレジストマスクをマスクとして、RIE(Reactive Ion Etching)によって、CVD酸化膜にパターニングを行うことにより、ハードマスクを形成する。その後、アッシャー(レジストを気相中で除去する装置)と、硫酸過酸化水素水混合液によるエッチングとによって、レジストマスクを除去する。
上記ハードマスクをマスクとして、RIEによって、Si膜3および熱酸化膜2に順にパターニングを行う。さらに上記ハードマスクをマスクとして、シリコン基板1にエッチングを行うことによって、トレンチ4を形成する。このトレンチ4の深さは、例えば300nm程度である。
次いで、フッ酸蒸気(フッ酸を含む蒸気)によって、ハードマスクを除去した後、熱酸化法によって、トレンチ4の内部表面に熱酸化膜5を形成する。熱酸化膜5の厚さは、例えば、4nm程度である。
次いで、過水素化シラザン重合体((SiH2 NH))をキシレンやジブチルエーテルなどの溶媒に分散することにより、過水素化シラザン溶液を生成する。
図2に示すように、スピンコーティング法によって、シリコン基板1の表面部分に形成されたトレンチ4を埋め込むように、シリコン基板1を回転させながら、過水素化シラザン溶液をシリコン基板1の表面に塗布することにより、塗布膜6を形成する。
このように、液体である過水素化シラザン溶液を塗布することにより、トレンチ4のアスペクト比が高くても、高密度プラズマCVD法を用いて埋め込みを行う場合のように、トレンチ4の内部にボイドやシームが形成されることがなくなる。
なお、この場合、スピンコーティング法の条件は、例えばシリコン基板1の回転速度が4000rpm、回転時間が30秒、過水素化シラザン溶液の滴下量が8cc、塗布膜6の狙い膜厚が500nm程度である。
次いで、この塗布膜6が形成されたシリコン基板1をホットプレート上に載置した後、温度が200℃以下、例えば150℃の不活性ガス雰囲気中で、塗布膜6に対して3分間程度ベーク(加熱)する熱処理を行う。これにより、過水素化シラザン溶液中に存在するキシレンやジブチルエーテル等の溶媒を揮発させ、PSZ膜7を形成する。
次いで、このPSZ膜7が形成されたシリコン基板1を、拡散炉(図示せず)に挿入し、この拡散炉において、PSZ膜7に対して、200℃より高く600℃以下の温度、例えば、300℃の水蒸気雰囲気中で30分程度の酸化処理を行う。ここでは、以下に示す加水分解反応が起こる。
SiH2 NH+2HO→SiO+NH+2H
PSZ膜7は、その基本骨格中にSi−N結合基、Si−H結合基、およびN−H結合基を含む。上記酸化処理における加水分解反応により、Si−N結合基もしくはSi−H結合基をSi−O結合基に転換することで、PSZ膜7を二酸化シリコン膜に変換する。
しかし、ここでは、PSZ膜7は、まだ完全な二酸化シリコン膜ではない。図4は、酸化処理後のPSZ膜7の赤外線吸収法(IR)による測定結果を示すスペクトル図である。図4に示すように、酸化処理後のPSZ膜7には、PSZの構造中に含まれるN(窒素)が残留しており、まだ完全な二酸化シリコン膜ではないことが分かる。
また、酸化処理後のPSZ膜7には、過水素化シラザン溶液中の溶媒に含まれていたC(炭素)が、不純物として残存している。
そこで、次に、PSZ膜7を薬液処理することにより、不純物を除去してPSZ膜7を二酸化シリコン膜8へと改質する。薬液処理は、水を含む処理液中に、PSZ膜7が形成されたシリコン基板1を浸すことにより行う。薬液処理の処理時間は、例えば30分間程度とする。
薬液処理には、例えば、リン酸、硫酸、塩酸などの酸と水とを含む処理液を用いることができる。この薬液処理においても、上述の加水分解反応が起こり、NHがPSZ膜7中に遊離する。酸を含む処理液を用いた場合、この遊離したNHが酸により中和されるため、PSZ膜7中の不純物であるNを効果的に除去することができる。
また、処理液として、水酸化テトラメチルアンモニウム(TMAH)、NH、コリンなどの塩基と水とを含む処理液を用いることもできる。塩基を含む処理液を用いた場合、塩基により上述の加水分解反応を促進し、遊離したNHを系外に拡散させることにより、PSZ膜7中のNを効率よく除去することができる。
また、水と酸または塩基とを含む処理液を用いた処理を行う前に、純水(温水)による処理を行ってもよい。純水中にPSZ膜7を浸すことにより、上述の加水分解反応が起こり、遊離したNHが系外に拡散され、PSZ膜7中のNが減少する。その後、上述の酸または塩基を含む処理液用いた処理を行うことで、より効果的にNを除去することができる。
また、酸を含む処理液を用いた処理と、塩基を含む処理液を用いた処理とを組み合わせてもよい。これにより、さらに効果的にNを除去することができる。
また、上述の薬液処理工程では、PSZ膜7に残存しているCを含む有機物が、温水により溶解したり、酸、塩基により分解したりすることにより、PSZ膜7中の不純物であるCも除去される。
なお、薬液処理工程における処理温度は、25℃〜160℃の範囲とすることが好ましく、65℃〜120℃の範囲がより好ましい。25℃より低い温度では反応速度が遅くなり、160℃を超える温度では二酸化シリコン膜8がエッチングされてしまうため好ましくない。
また、薬液処理の前に行う水蒸気雰囲気中での酸化処理を省略し、塗布膜6に対してベーク(加熱)する熱処理を行った後に、薬液処理を行ってもよい。
上記薬液処理により不純物を除去した後、例えば900℃の温度の乾燥酸素中または水蒸気雰囲気中で30分間、二酸化シリコン膜8に対して熱処理(アニール)を行うことにより、二酸化シリコン膜8を緻密化する。
次いで、図3に示すように、CMP法によって、Si膜3をストッパとして、二酸化シリコン膜8を研磨してその表面を平坦化することにより、Si膜3を露出させる。そして、リン酸を加熱したホットリン酸を用いて、Si膜3を除去した後、周知のプロセスにより所望のデバイスを形成し、半導体装置を得る。
本実施の形態によれば、薬液処理を行うことにより、PSZ膜7から二酸化シリコン膜8への変換の際に不純物であるNおよびCを効果的に除去することができ、素子分離絶縁膜である二酸化シリコン膜8に含まれる不純物に起因する半導体装置の電気的特性や信頼性の低下を抑制することができる。
次に、本発明の具体的な実施例について説明する。
(実施例1)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、酸を含む処理液としてリン酸を用いて薬液処理を行った。リン酸濃度がそれぞれ16,41,60,75,85wt%に予め調整された5種類の処理液を用いた。処理温度は65℃、処理時間は30分間とした。
図5は、実施例1における薬液処理後のPSZ膜のフーリエ変換赤外(FT−IR)スペクトルを示す図、図6は、図5における低波数側の拡大図、図7は、図5における波数1500cm−1付近の拡大図である。
図5、図6に示すように、いずれの濃度の処理液を用いた場合も、薬液処理前、すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図7において、NHの振動に由来するピークが波数1500cm−1付近に出現している。これは、上述の加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散され、リン酸によって中和されることにより、PSZ膜の不純物であるNが除去されていることを示している。
(実施例2)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、酸を含む処理液として硫酸を用いて薬液処理を行った。硫酸濃度がそれぞれ17,44,64,81,98wt%に予め調整された5種類の処理液を用いた。処理温度は65℃、処理時間は30分間とした。
図8は、実施例2における薬液処理後のPSZ膜のFT−IRスペクトルを示す図、図9は、図8における低波数側の拡大図、図10は、図8における波数1500cm−1付近の拡大図である。
図8、図9に示すように、いずれの濃度の処理液を用いた場合も、薬液処理前、すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図10において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散され、硫酸によって中和されることにより、PSZ膜の不純物であるNが除去されていることを示している。
(実施例3)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、酸を含む処理液として、濃度30wt%の硫酸を用い、処理時間は30分間とし、処理温度が25,65,100℃の場合についてそれぞれ薬液処理を行った。
図11は、実施例3における薬液処理後のPSZ膜のFT−IRスペクトルを示す図、図12は、図11における低波数側の拡大図、図13は、図11における波数1500cm−1付近の拡大図である。
図11、図12に示すように、いずれの温度で薬液処理液を行った場合も、薬液処理前、すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図13において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散され、硫酸によって中和されることにより、PSZ膜の不純物であるNが除去されていることを示している。また、NHの振動に由来するピークの強度は、100℃<25℃<65℃となり、温度が高いほど不純物のNが除去されていることを示している。
(実施例4)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、純水(温水)による処理を行い、その後、酸を含む処理液による処理を行った。酸を含む処理液による処理としては、濃度85wt%のリン酸を用いた処理と、濃度30wt%の硫酸を用いた処理との2通りを実施した。
温水処理の処理温度は65℃、処理時間は30分間とした。また、リン酸を用いた場合の処理温度は150℃、処理時間は30分間とし、硫酸を用いた場合の処理温度は65℃、処理時間は30分間とした。
図14は、実施例4における処理後のPSZ膜のFT−IRスペクトルを示す図、図15は、図14における低波数側の拡大図、図16は、図14における波数1500cm−1付近の拡大図である。
図14、図15に示すように、いずれの場合も、処理前すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図16において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散され、酸によって中和されることにより、PSZ膜の不純物であるNが除去されていることを示している。
また、硫酸処理のみの場合(実施例3)と比較して、温水処理と硫酸処理との組み合わせ処理を行うことにより、PSZから二酸化シリコンへの変換がより進行し、不純物のNがより除去されていることが分かる。
図17は、実施例4における処理後のC濃度分析結果を示す図である。処理前に比べ、温水処理を行なった場合はC濃度が減少し、温水処理と酸処理との組み合わせ処理を行った場合では、さらにC濃度が減少していることが分かる。
(実施例5)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、酸を含む処理液として塩酸を用いて薬液処理を行った。塩酸濃度がそれぞれ11,31,35wt%に予め調整された3種類の処理液を用いた。処理温度は65℃、処理時間は30分間とした。
図18は、実施例5における薬液処理後のPSZ膜のFT−IRスペクトルを示す図、図19は、図18における低波数側の拡大図、図20は、図18における波数1500cm−1付近の拡大図である。
図18、図19に示すように、いずれの濃度の処理液を用いた場合も、薬液処理前、すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図20において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散され、塩酸によって中和されることにより、PSZ膜の不純物であるNが除去されていることを示している。
(実施例6)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、塩基を含む薬液として水酸化テトラメチルアンモニウム(TMAH)水溶液を用いて薬液処理を行った。TMAH濃度がそれぞれ1,5,10,25wt%に予め調整された4種類の処理液を用いた。処理温度は65℃、処理時間は30分間とした。
図21は、実施例6における薬液処理後のPSZ膜のFT−IRスペクトルを示す図、図22は、図21おける低波数側の拡大図、図23は、図21における波数1500cm−1付近の拡大図である。
図21、図22に示すように、いずれの濃度の処理液を用いた場合も、薬液処理前、すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図23において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散されることにより、PSZ膜の不純物であるNが除去されていることを示している。
(実施例7)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、塩基を含む薬液としてアンモニア水を用いて薬液処理を行った。アンモニア濃度がそれぞれ1,5,10,25,29wt%に予め調整された5種類の処理液を用いた。処理温度は65℃、処理時間は30分間とした。
図24は、実施例7における薬液処理後のPSZ膜のFT−IRスペクトルを示す図、図25は、図24おける低波数側の拡大図、図26は、図24における波数1500cm−1付近の拡大図である。
図24、図25に示すように、いずれの濃度の処理液を用いた場合も、薬液処理前、すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図26において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散されることにより、PSZ膜の不純物であるNが除去されていることを示している。
(実施例8)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、塩基を含む薬液としてコリン水溶液(TMY)を用いて薬液処理を行った。コリン濃度がそれぞれ1,5wt%に予め調整された2種類の処理液を用いた。処理温度は65℃、処理時間は30分間とした。
図27は、実施例7における薬液処理後のPSZ膜のFT−IRスペクトルを示す図、図28は、図27おける低波数側の拡大図、図29は、図27における波数1500cm−1付近の拡大図である。
図27、図28に示すように、いずれの濃度の処理液を用いた場合も、薬液処理前、すなわち酸化処理後と比べ、Si−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図29において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散されることにより、PSZ膜の不純物であるNが除去されていることを示している。
(実施例9)
上述の手順によりシリコン基板上に形成され、水蒸気雰囲気中で酸化処理されたPSZ膜に対して、酸を含む処理液による処理を行い、その後、塩基を含む処理液による処理を行った。
酸を含む処理液としては、濃度98wt%の硫酸を用い、塩基を含む処理液としては、コリン濃度0.1wt%以下のTMYを用いた。硫酸による処理時間は15分間、処理温度は120℃とし、TMYによる処理時間は5分間、処理温度は65℃とした。
図30は、実施例9における処理後のPSZ膜のFT−IRスペクトルを示す図、図31は、図30における低波数側の拡大図、図32は、図31における波数1500cm−1付近の拡大図である。
図30、図31に示すように、TMY処理後は、硫酸処理後に見られたSi−N振動に由来するピークが減少し、Si−O−Si振動に由来するピークが増大しており、PSZから二酸化シリコンへの変換が進行している。
また、図32において、実施例1と同様に、NHの振動に由来するピークが波数1500cm−1付近に出現しており、加水分解反応によりNHが遊離し、この遊離したNHが系外に拡散されることにより、PSZ膜の不純物であるNが除去されていることを示している。
なお、本発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより、種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。
上述の実施の形態では、半導体基板に素子分離領域を形成した後に、周知のプロセスにより所望のデバイスを形成して半導体装置を得ている。これに対し、本発明においては、周知のプロセスにより所望のデバイスを形成した後に、上述の要領で、半導体基板に素子分離領域を形成することも可能である。また、その場合にも、上述の実施例に記載された各方法を適用することが可能である。
また、例えば、上述の実施の形態では、素子分離領域の形成方法を含む半導体装置の製造方法に関して説明を行っている。しかしながら、本発明は、それに限らずに、絶縁領域の形成方法を含む半導体装置の製造方法に適用することも可能である。
本発明の実施の形態に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る半導体装置の製造方法を説明するための断面図である。 酸化処理後のPSZ膜のIR測定結果を示すスペクトル図である。 実施例1における薬液処理後のPSZ膜のFT−IRスペクトルを示す図である。 図5における低波数側の拡大図である。 図5における波数1500cm−1付近の拡大図である。 実施例2における薬液処理後のPSZ膜のFT−IRスペクトルを示す図である。 図8における低波数側の拡大図である。 図8における波数1500cm−1付近の拡大図である。 実施例3における薬液処理後のPSZ膜のFT−IRスペクトルを示す図である。 図11における低波数側の拡大図である。 図11における波数1500cm−1付近の拡大図である。 実施例4における処理後のPSZ膜のFT−IRスペクトルを示す図である。 図14における低波数側の拡大図である。 図14における波数1500cm−1付近の拡大図である。 実施例4における処理後のC濃度分析結果を示す図である。 実施例5における薬液処理後のPSZ膜のFT−IRスペクトルを示す図である。 図18における低波数側の拡大図である。 図18における波数1500cm−1付近の拡大図である。 実施例6における薬液処理後のPSZ膜のFT−IRスペクトルを示す図である。 図21おける低波数側の拡大図である。 図21における波数1500cm−1付近の拡大図である。 実施例7における薬液処理後のPSZ膜のFT−IRスペクトルを示す図である。 図24おける低波数側の拡大図である。 図24における波数1500cm−1付近の拡大図である。 実施例8における薬液処理後のPSZ膜のFT−IRスペクトルを示す図である。 図27おける低波数側の拡大図である。 図27における波数1500cm−1付近の拡大図である。 実施例9における処理後のPSZ膜のFT−IRスペクトルを示す図である。 図30における低波数側の拡大図である。 図31における波数1500cm−1付近の拡大図である。
符号の説明
1…シリコン基板、2,5…熱酸化膜、3…Si膜、4…トレンチ、6…塗布膜、7…PSZ膜、8…二酸化シリコン膜。

Claims (10)

  1. 半導体基板にトレンチを形成する工程と、
    過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、
    前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、
    前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、
    前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、
    前記薬液処理工程は、前記ポリシラザン膜を水を含む処理液中に浸す工程であり、
    前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする半導体装置の製造方法。
  2. 半導体基板にトレンチを形成する工程と、
    過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、
    前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、
    前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、
    前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、
    前記薬液処理工程は、前記ポリシラザン膜を純水中に浸す工程と、前記ポリシラザン膜を水を含む処理液中に浸す工程とを含み、
    前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする半導体装置の製造方法。
  3. 半導体基板にトレンチを形成する工程と、
    過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、
    前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、
    前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、
    前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、
    前記薬液処理工程は、前記ポリシラザン膜を酸と水とを含む処理液中に浸す工程と、前記ポリシラザン膜を塩基と水とを含む処理液中に浸す工程とを含むことを特徴とする半導体装置の製造方法。
  4. 前記酸と水とを含む処理液は、リン酸、硫酸、および塩酸から選択される1種を含み、
    前記塩基と水とを含む処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 半導体基板にトレンチを形成する工程と、
    過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、
    前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、
    前記ポリシラザン膜を酸化処理する工程と、
    酸化処理された前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、
    前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、
    前記薬液処理工程は、前記ポリシラザン膜を水を含む処理液中に浸す工程であり、
    前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする半導体装置の製造方法。
  6. 半導体基板にトレンチを形成する工程と、
    過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、
    前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、
    前記ポリシラザン膜を酸化処理する工程と、
    酸化処理された前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、
    前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、
    前記薬液処理工程は、前記ポリシラザン膜を純水中に浸す工程と、前記ポリシラザン膜を水を含む処理液中に浸す工程とを含み、
    前記処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする半導体装置の製造方法。
  7. 半導体基板にトレンチを形成する工程と、
    過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン溶液を前記半導体基板上に塗布して塗布膜を形成する工程と、
    前記塗布膜を加熱して前記溶媒を揮発させ、ポリシラザン膜を形成する工程と、
    前記ポリシラザン膜を酸化処理する工程と、
    酸化処理された前記ポリシラザン膜を薬液処理して、前記ポリシラザン膜をシリコン酸化膜に変換する薬液処理工程と、
    前記シリコン酸化膜を加熱して、前記シリコン酸化膜を緻密化する工程とを含み、
    前記薬液処理工程は、前記ポリシラザン膜を酸と水とを含む処理液中に浸す工程と、前記ポリシラザン膜を塩基と水とを含む処理液中に浸す工程とを含むことを特徴とする半導体装置の製造方法。
  8. 前記酸と水とを含む処理液は、リン酸、硫酸、および塩酸から選択される1種を含み、
    前記塩基と水とを含む処理液は、水酸化テトラメチルアンモニウム、アンモニア、およびコリンから選択される1種を含むことを特徴とする請求項に記載の半導体装置の製造方法。
  9. 前記ポリシラザン膜を酸化処理する工程においては、水蒸気を含む雰囲気中で、前記ポリシラザン膜を加熱することを特徴とする請求項5乃至8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記シリコン酸化膜を緻密化する工程においては、乾燥酸素中または水蒸気雰囲気中で、前記シリコン酸化膜を加熱することを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。
JP2008043257A 2008-02-25 2008-02-25 半導体装置の製造方法 Expired - Fee Related JP5329825B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008043257A JP5329825B2 (ja) 2008-02-25 2008-02-25 半導体装置の製造方法
KR1020090015214A KR101106381B1 (ko) 2008-02-25 2009-02-24 반도체 장치의 제조 방법
US12/392,584 US8058139B2 (en) 2008-02-25 2009-02-25 Manufacturing method for semiconductor devices
CN200910004430XA CN101521174B (zh) 2008-02-25 2009-02-25 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008043257A JP5329825B2 (ja) 2008-02-25 2008-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009200426A JP2009200426A (ja) 2009-09-03
JP5329825B2 true JP5329825B2 (ja) 2013-10-30

Family

ID=40998727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008043257A Expired - Fee Related JP5329825B2 (ja) 2008-02-25 2008-02-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8058139B2 (ja)
JP (1) JP5329825B2 (ja)
KR (1) KR101106381B1 (ja)
CN (1) CN101521174B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5670777B2 (ja) * 2011-02-10 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120276714A1 (en) * 2011-04-28 2012-11-01 Nanya Technology Corporation Method of oxidizing polysilazane
US8796105B2 (en) * 2012-07-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for preparing polysilazane on a semiconductor wafer
US20140322486A1 (en) * 2013-04-30 2014-10-30 Shigeto Kobori Method for preparing modified silica film, coating liquid for the same and modified silica film prepared from the same
CN105244322B (zh) * 2014-06-18 2018-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9349631B2 (en) * 2014-10-02 2016-05-24 Globalfoundries Inc. Method for defining an isolation region(s) of a semiconductor structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0611067B1 (en) 1993-02-05 1999-03-10 Dow Corning Corporation Coating electronic substrates with silica derived from silazane polymers
US5747623A (en) 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
JP3449798B2 (ja) * 1994-10-14 2003-09-22 東燃ゼネラル石油株式会社 SiO2被覆プラスチックフィルムの製造方法
JP3919862B2 (ja) * 1996-12-28 2007-05-30 Azエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜の形成方法及び同シリカ質膜
WO1999003926A1 (fr) 1997-07-15 1999-01-28 Asahi Kasei Kogyo Kabushiki Kaisha Composition alcoxysilane/polymere organique destinee a la production de fines pellicules isolantes et procede d'utilisation
JP4230623B2 (ja) 1999-09-21 2009-02-25 グンゼ株式会社 厚膜二酸化ケイ素の被覆方法
JP5020425B2 (ja) 2000-04-25 2012-09-05 Azエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
KR100436495B1 (ko) 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
JP2004273519A (ja) 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
US6869860B2 (en) 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
KR100499171B1 (ko) * 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
US7192891B2 (en) * 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
JP4342895B2 (ja) 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4607613B2 (ja) 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法
JP4672400B2 (ja) 2005-03-09 2011-04-20 株式会社東芝 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
JP5091428B2 (ja) * 2005-06-14 2012-12-05 株式会社東芝 半導体装置の製造方法
JP4634923B2 (ja) 2005-12-15 2011-02-16 株式会社東芝 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
JP4950800B2 (ja) * 2006-08-25 2012-06-13 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009200426A (ja) 2009-09-03
CN101521174A (zh) 2009-09-02
US20090215241A1 (en) 2009-08-27
KR101106381B1 (ko) 2012-01-18
KR20090091666A (ko) 2009-08-28
CN101521174B (zh) 2011-05-25
US8058139B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
JP5091428B2 (ja) 半導体装置の製造方法
JP3178412B2 (ja) トレンチ・アイソレーション構造の形成方法
JP5329825B2 (ja) 半導体装置の製造方法
JP4672400B2 (ja) 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
JP5405031B2 (ja) シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
KR100866143B1 (ko) 반도체 소자의 소자분리막 형성방법
JP4607613B2 (ja) 半導体装置の製造方法
JP4509868B2 (ja) 半導体装置の製造方法
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
TW200814190A (en) Dielectric deposition and etch back processes for bottom up gapfill
KR20070083200A (ko) 반도체 장치의 제조 방법
TW201003839A (en) Shallow trench isolation structure and method for formation thereof
JP2008078627A (ja) 半導体装置の製造方法
JPH1012716A (ja) 半導体装置の製造方法
JP2007194286A (ja) 半導体装置の製造方法
JP2005150500A (ja) 半導体装置および半導体装置の製造方法
JP2010171231A (ja) シリコン酸化膜の形成方法
JP4331133B2 (ja) 半導体装置の製造方法
JP2012009489A (ja) 半導体装置の製造方法および半導体装置
JP2010050145A (ja) 素子分離構造の製造方法および素子分離構造
KR20130042304A (ko) 반도체 소자의 제조 방법
JP2008135504A (ja) 半導体装置の製造方法
JP2007142311A (ja) 半導体装置及びその製造方法
JP2010123747A (ja) 酸化膜の作成方法及び半導体装置の製造方法
JP2011166084A (ja) 絶縁膜のダメージ回復方法及びダメージが回復された絶縁膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R151 Written notification of patent or utility model registration

Ref document number: 5329825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees