JP4950800B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4950800B2
JP4950800B2 JP2007201855A JP2007201855A JP4950800B2 JP 4950800 B2 JP4950800 B2 JP 4950800B2 JP 2007201855 A JP2007201855 A JP 2007201855A JP 2007201855 A JP2007201855 A JP 2007201855A JP 4950800 B2 JP4950800 B2 JP 4950800B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
sulfuric acid
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007201855A
Other languages
English (en)
Other versions
JP2008078627A (ja
Inventor
川 義 宏 小
利 正 弘 清
勝 彦 橘
森 弘 恭 飯
田 浩 玲 山
澤 華 織 梅
田 寛 冨
崎 敦 子 川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007201855A priority Critical patent/JP4950800B2/ja
Priority to US11/892,634 priority patent/US20080064212A1/en
Publication of JP2008078627A publication Critical patent/JP2008078627A/ja
Application granted granted Critical
Publication of JP4950800B2 publication Critical patent/JP4950800B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1287—Process of deposition of the inorganic material with flow inducing means, e.g. ultrasonic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、例えば、微細パターンを有する半導体基板の素子分離工程、層間絶縁膜成膜工程等に使用されるシリコン酸化膜（ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｒａｓｓ：スピンオンガラス）膜）の不純物除去方法、およびこのシリコン酸化膜を用いた半導体装置の製造方法に関する。
従来、例えば、半導体基板の素子分離工程におけるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ ＩＳＯｌａｔｉｏｎ）の絶縁膜埋め込み剤として、またはＰＭＤ（Ｐｒｅ−Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃｓ）層間絶縁膜としてＳＯＧ膜（過水素化ポリシラザン）が使用される。この場合、過水素化ポリシラザンの塗布後にH２O雰囲気のアニール処理など施すことにより、過水素化ポリシラザンをシリコン酸化膜に改質し安定化を図ることが知られている。
ここで、素子の微細化が進むに伴い、熱拡散やゲート酸化膜エッジの酸化膜厚増加（バーズビーク）などから決まるデバイス的な制約がある。したがって、過水素化ポリシラザンを充分に安定化した状態まで改質できる温度や時間などに設定することが困難であった。
そして、過水素化ポリシラザンの塗布後の状態が不安定であると、大気中の水蒸気などで酸化反応が進むこととなる。
すなわち、例えば、後のＣＭＰ工程において、経時的なエッチング変動や、ＤＨＦ（Ｄｉｌｕｔｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）処理、ＢＨＦ（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）処理の経時的なエッチングレート変動を引き起こし、安定したデバイス特性を得ることできないという問題が生じ得る。
ここで、従来の半導体製造法には、ポリシラザンを含むＳＯＧ膜を、酸化剤溶液を用いて硬化させ、１回以上の熱処理によりシリコン酸化膜に改質させるものがある（例えば、特許文献１参照。）。
この従来技術では、酸化剤溶液として、特にＳＣ１（過酸化水素水＋水酸化アンモニウム）溶液を想定したH２O２溶液による洗浄でシリコン酸化膜を安定化する技術を提案している。
しかし、アンモニアが揮発性であることや、装置側で沸点以上に加熱することを想定していないため、酸化剤溶液であるこのＳＣ１による処理は１００℃以下に制限されている。
ここで、シリコン酸化膜の安定性に対するＨ２O溶液の温度、処理時間の依存性がある。例えば、上記従来技術で使用できる現実的な処理時間では、安定性に対する効果が充分得ることができないという問題があった。
また、TFT（Thin Film Transistor）液晶では、低温で形成できる絶縁膜が、下地膜、ゲート絶縁膜、ILD（Inter Layer Dielectric）膜が必要になる。しかし、これらの膜に過水素化ポリシラザンを用いた場合、プラズマＣＶＤ膜に比べて、低温で良質の酸化膜を形成することが困難であるという問題があった。
特開２００５−４５２３０号公報
本発明は、上記課題を解決するものであり、シリコン酸化膜のエッチングレートを安定化するとともに、より安定したデバイス特性を得ることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一態様に係る半導体装置の製造方法は、
基板上に過水素化ポリシラザンを塗布し、
少なくとも前記過水素化ポリシラザンを塗布した前記基板上を、超音波が印加されるとともに１２０℃以上に加熱された水を含む混合液に浸漬して、前記過水素化ポリシラザンを酸化シリコンに改質する
ことを特徴とする。
本発明の一態様に係る半導体装置の製造方法によれば、シリコン酸化膜のエッチングレートを安定化するとともに、より安定したデバイス特性を得ることができる。
本発明の一態様に係るシリコン酸化膜の不純物除去方法は、例えば、半導体基板の素子分離工程におけるＳＴＩの埋め込み剤またはＰＭＤ（Pre Metal Dielectric）層間絶縁膜として過水素化ポリシラザンを使用する場合、および、液晶製造工程において低温でシリコン酸化膜を形成する場合に、適用される。
すなわち、本発明の一態様に係るシリコン酸化膜の不純物除去方法は、この過水素化ポリシラザン塗布後または、H２O雰囲気などのアニール処理後に、超音波が印加された１２０℃以上の硫酸＋H２Oの混合液に浸漬する。
本発明により、超音波が印加された１２０℃以上の高温の温水処理が可能となり、過水素化ポリシラザンをエッチングレートの変動が低減されたより安定したシリコン酸化膜に改質できる。
このシリコン酸化膜を、例えば、ＭＯＳトランジスタのゲート酸化膜に適用した場合、このゲート絶縁膜のパターンエッジでの膜厚変動（バーズビークなど）の生成が低減される。
特に、硫酸は、窒化シリコン表面を酸化する効果があるため、例えば、H３PO４＋H２O処理のように窒化シリコンのエッチングが進むことはない。
以下、本発明を適用した各実施例について図面を参照しながら説明する。
図１は、本発明の実施例１に係る半導体製造装置の要部の構成を示す図である。
図１に示すように、半導体製造装置１００は、半導体ウェーハ（基板）を浸漬するための処理液（H２ＳＯ４＋H２O）を貯留する内槽１および外槽２を有する洗浄槽３と、外槽２に配管されH２ＳＯ４を注入するための薬液注入配管４と、この薬液注入配管４に設けられ、H２ＳＯ４の注入量を制御するためのバルブ５と、を備えている。
また、半導体製造装置１００は、内槽１と外槽２との間を配管し、処理液を外槽２から内槽１に循環するポンプ６が設けられた循環配管７と、この循環配管７に設けられ、処理液を所定の温度に加熱するためのヒータ８と、循環配管７に設けられ、処理液に含まれたパーティクル等を除去するためのフィルタ９と、内槽１に貯留された処理液に超音波を印加するための超音波生成器１０と、を備えている。
内槽１は、半導体ウェーハを浸漬できるように、所定の容量を有し、循環配管７を循環した処理液が吐出口１ａから注入される。
そして、貯留された処理液は、内槽１からオーバフローし、外槽２の液面高さが一定になったところで、循環ポンプが動作し、薬液循環を開始するようになっている。これにより、処理液の内槽１内における第１の液面高さは、一定に保たれている。
さらに、処理液の温度は、所定温度に保たれるようにヒータ８を制御することにより管理されている。また、処理液に印加する超音波出力は、超音波生成器１０により制御される。
半導体ウェーハの洗浄処理は、処理液に半導体ウェーハを浸漬することにより実施される。
外槽２は、所定の容量を有し、既述のように内槽１からオーバフローした処理液を受けるとともに、H２ＳＯ４が必要に応じて注入される。
ここで、表１は、硫酸の濃度と沸点の関係を示す。
Figure 0004950800
表１に示すように、H２ＳＯ４とH２Oの混合比で混合液の沸点は変動する。
したがって、大気圧下では、例えば、混合液の沸点を約１２０℃以上に上げるには、少なくとも約４５％以上の硫酸濃度が必要である。
また、半導体製造装置１００は、温度、濃度が一定である安定した処理を実現するために、沸点を一定に保つように純水を投入する機構を備える。
ここで、本実施例の処理を施した過水素化ポリシラザンのシリコン酸化膜のＤＨＦ処理によるエッチング結果を示す。
図２Ａは、硫酸水の水濃度と、この硫酸水により処理されたシリコン酸化膜のエッチング選択比と、の関係を示す図である。
図２Ａに示すように、処理温度が高く、さらに水濃度が高い（硫酸濃度が低い）方がＤＨＦ処理による、熱酸化膜に対する本実施例の処理を施した過水素化ポリシラザンのシリコン酸化膜の選択比（エッチング量）が小さくなる。
すなわち、処理温度が高くさらに水濃度が高い（硫酸濃度が低い）方が、過水素化ポリシラザンからシリコン酸化膜への改質が進むと考えられる。
図２Ａに示すように、処理温度１２０℃以上水濃度４%以上（硫酸濃度９６％以下）の浸漬処理により、９０℃以下の水のみの処理よりも、選択比が小さくなり、より安定した良質なシリコン酸化膜が得られていると考えられる。
特に、より良質なシリコン酸化膜を得るためには、処理温度１６０℃以上、水濃度２０%以上（硫酸濃度８０％以下）であることが好ましいと考えられる。
また、既述のように、水と混合させる物質は窒化シリコンのエッチング抑制の観点から硫酸が好ましいが、H２Oの沸点を１２０℃以上に昇温するために、硫酸以外の溶媒を用いてもよい。
ここで、超音波を印加した水にシリコン酸化膜を浸積し、その後、フラットバンド電圧を測定した結果を示す。
図２Ｂは、超音波出力とフラットバンド電圧との関係を示す図である。
なお、図２においては、超音波の周波数は、周波数７５０ｋＨｚから２ＭＨｚの範囲で変化させている。
図２Ｂに示すように、超音波を照射したものが、超音波を印加しない場合にと比較してフラットバンド電圧が低い。すなわち、超音波の印加により、シリコン酸化膜中の残留窒素が削減され、トランジスタ特性を劣化させる固定電荷が削減される。
一般に液体に超音波印加すると、キャビテーションが発生し半導体ウェーハ上のパーティクルが除去される。同時にパターン上のパーティクルも除去することが可能になる。
ここで、上述のフラットバンド電圧とは、絶縁膜中の固定電荷の簡便な評価の指標として用いられる。ゲート電極材料とシリコンとの間には、仕事関数差や、絶縁膜とシリコン基板界面に局在している固定電荷の影響などによって、フェルミレベルが一致しようとして電位差が生じる。その電位差を打ち消すのに必要な印加ゲート電圧をフラットバンド電圧という。このフラットバンド電圧が大きい場合、絶縁膜とシリコン基板界面に局在している固定電荷が多く存在していると考えられる。
このように、ＳＴＩに埋め込まれる絶縁膜中に固定電荷が存在すると、トランジスタにゲート電圧を印加していない場合にもＳＴＩ中の固定電荷が作る電界が実効的に印加される。
この結果、トランジスタが低電圧でオン状態になってしまい、オフリーク電流が増える。また、ＳＴＩ底部に固定電荷がある場合に、ＳＴＩ底部の反転防止イオン注入濃度が低い場合、ＳＴＩ自体が巨大なトランジスタとなる。
これにより、ＳＴＩ上を走る配線に電圧が印加されたときにＳＴＩ底部の基板が反転し、本来ＳＴＩで分離されている拡散層間の絶縁ができなくなる等の問題が発生することとなる。
既述のように、超音波の印加により、トランジスタ特性を劣化させる固定電荷が削減される。
以上より、過水素化ポリシラザンを塗布した半導体ウェーハを、超音波が印加されるとともに１２０℃以上に加熱された処理液（水を含む混合液）に浸漬して、過水素化ポリシラザンを酸化シリコンに改質する。これにより、トランジスタ特性を向上することが可能な、より良質なシリコン酸化膜を得ることができると考えられる。
また、本実施例では、沸点を一定で制御する構成の例を記載したが、沸点以下であっても１２０℃以上でＨ２Ｏの浸漬処理することができればよい。例えば、浸積処理するための内槽１を密閉空間に保持し、この空間の圧力を制御することで、Ｈ２Ｏの沸点を１２０℃以上に制御するようにしてもよい。
以上のように、本実施例に係る半導体装置の製造方法によれば、シリコン酸化膜のエッチングレートを安定化するとともに、より安定したデバイス特性を得ることができる。
実施例１では、半導体装置の製造方法に適用されるシリコン酸化膜の不純物除去方法の一例について述べた。
本実施例では、特に、このシリコン酸化膜の不純物除去方法を素子分離工程に適用した半導体装置の製造方法について述べる。
図３は、本発明の一態様である実施例２に係るシリコン酸化膜の不純物除去方法を素子分離工程に適用した半導体装置の製造方法のフローを示すフロー図である。
なお、本実施例２に係るシリコン酸化膜の不純物除去方法は、実施例１と同様の半導体製造装置で実施される。
図３に示すように、先ず、半導体装置の素子分離工程において、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりＳＴＩ構造を半導体基板（シリコン基板）に形成する（ステップＳ１）。
次に、例えば、スピンコーティング法により、ＳＴＩ構造が形成された半導体基板上に過水素化ポリシラザンを塗布する（ステップＳ２）。
次に、酸化シリコンへの改質のため、２００℃から４００℃の水蒸気酸化を実施する（ステップＳ３）。これによって、過水素化ポリシラザン膜は、窒素（Ｎ）を１%程度、炭素（Ｃ）を数百ppm不純物として含み、シリコンを２％程度含むシリコン酸化膜に改質する。
この後に、少なくとも過水素化ポリシラザンを塗布した半導体基板上を、超音波が印加されるとともに１２０℃以上に加熱された水を含む混合液である硫酸水に浸漬し、酸化シリコンへの改質の度合いを高める（ステップＳ４）。
これにより、表２に示すように、改質されたシリコン酸化膜中の不純物が減少する。すなわち、不純物である窒素及び炭素が減少することにより、固定電荷の原因物質が減少する。このため、固定電荷密度は１×１０１１ C /cm２から４×１０１０ C /cm２にまで改善する。
また、空気中の水蒸気と反応して経時変化の原因となり易い過剰のシリコンが削減されるため、シリコン酸化膜がより安定化する。
Figure 0004950800
このステップＳ４の後、処理された半導体基板をＣＭＰにより平坦化し、または、ＳｉＯ２系のＲＩＥやＤＨＦ、ＢＨＦ系のウエットエッチングで所望のＳＴＩ構造の高さに調整し素子分離を実施する（ステップＳ５）。
また、ステップＳ１のＳＴＩ加工後、過水素化ポリシラザン塗布前に窒化シリコン膜やＣＶＤ酸化膜を成膜させて、ＳＴＩと塗布絶縁膜（過水素化ポリシラザン）との密着性を向上させたり、ゲート酸化膜への熱工程におけるダメージを抑制させたりしてもよい。
また、過水素化ポリシラザンの塗布後に、プラズマＣＶＤ酸化膜などを堆積させ有機塗布膜とＣＶＤ絶縁膜の積層の絶縁膜によるＳＴＩ構造を形成してもよい。
なお、水蒸気酸化がより低温短時間である場合や、水蒸気酸化が省略される場合は、高温の硫酸水処理を実施すると急激な反応が進行し膜破壊が起こることがある。
したがって、その場合、超音波が印加された状態の、段階的な温度の異なる２ステップ以上の温水処理または硫酸水処理や、超音波が印加された状態で、硫酸水の温度を１００℃以下から段階的に１２０℃以上に昇温する硫酸処理をする。これにより、シリコン酸化膜への改質反応を段階的に進めることが好ましい。
また、水蒸気酸化を省略する場合、過水素化ポリシラザン膜が硫酸水で溶けやすいため、この省略された水蒸気酸化に代えてベーク処理を行ってもよい。このベーク処理のベーク温度としては２５０℃以上が望ましい。
以上のように、本実施例に係る半導体装置の製造方法によれば、シリコン酸化膜のエッチングレートを安定化するとともに、より安定したデバイス特性を得ることができる。
実施例２では、シリコン酸化膜の不純物除去方法を素子分離工程に適用した半導体装置の製造方法について述べた。
本実施例では、シリコン酸化膜の不純物除去方法を素子分離工程に適用した半導体装置の製造方法の他の例について述べる。
図４は、本発明の一態様である実施例３に係るシリコン酸化膜の不純物除去方法を素子分離工程に適用した半導体装置の製造方法のフローを示すフロー図である。
なお、本実施例３に係るシリコン酸化膜の不純物除去方法は、実施例１と同様の半導体製造装置で実施される。
図４に示すように、先ず、先ず、半導体装置の素子分離工程において、反応性イオンエッチングによりＳＴＩ構造を半導体基板（シリコン基板）に形成する（ステップＳ２１）。
次に、例えば、スピンコーティング法により、ＳＴＩ構造が形成された半導体基板上に過水素化ポリシラザンを塗布する（ステップＳ２２）。
次に、塗布された過水素化ポリシラザンをベーク処理（例えば、２８０℃）し、過水素化ポリシラザン膜の硫酸水耐性を向上させる（ステップＳ２３）。
次に、少なくとも過水素化ポリシラザンを塗布した半導体基板上を、超音波が印加された１００℃未満の温水または硫酸水に浸漬し、続けて超音波が印加された１２０℃以上に加熱された硫酸水に浸漬する（ステップＳ２４）。ここでは、例えば、８０％の硫酸濃度の硫酸水を５０℃から１６０℃まで５℃/分で昇温し、この硫酸水で過水素化ポリシラザンを浸漬処理する。
なお、このステップＳ２４としては、少なくとも過水素化ポリシラザンを塗布した半導体基板上を、超音波が印加された１２０℃未満の硫酸水に浸漬し、その後、超音波が印加された該硫酸水を１２０℃以上に昇温させるようにしてもよい。すなわち、例えば、超音波が印加された１００℃の８０％の硫酸濃度の硫酸水に２０分間浸漬処理後、超音波が印加された１６０℃の８０％の硫酸濃度の硫酸水で４０分間浸漬処理する。
また、ステップＳ２４においては、少なくとも過水素化ポリシラザンを塗布した半導体基板上を、少なくとも１２０℃以上に加熱された硫酸水に浸漬する際に、該硫酸水に超音波が印加されていればよい。
上記ステップＳ２４により、過水素化ポリシラザンが酸化シリコンに改質する。
次に、このステップＳ２４の後、半導体基板上を水蒸気酸化する（ステップＳ２５）。ここでは、最高温度４００℃以上の水蒸気酸化により、シリコン酸化膜中の残留窒素を削減する。
ここで、図５は、水蒸気酸化の温度とフラットバンド電圧との関係、および、水蒸気酸化の温度と窒素濃度との関係、を示す図である。
図５に示すように、４００℃以上の水蒸気酸化により、シリコン酸化膜中の残留窒素が削減され、トランジスタ特性を劣化させる固定電荷が削減される。
一方、図６は、水蒸気酸化の温度℃（１０００/絶対温度Ｋ）と熱酸化膜（シリコン酸化膜）の膜厚との関係を示す図である。
図６に示すように、水蒸気酸化の温度が６００℃以上では、水蒸気酸化時の半導体基板（シリコン基板）酸化の影響が無視できなくなる（すなわち、１原子層(〜０.４nm)以上になる）。
水蒸気酸化温度を高温化することにより、シリコン酸化膜をさらに安定化させ、加工耐性を向上させることができるが、上記理由から、最高温度としては６００℃以下が好ましい。
上記ステップＳ２５の水蒸気酸化を行った後、８００℃〜１０００℃の不活性ガス雰囲気のアニールを行う（ステップＳ２６）。これにより、良質なシリコン酸化膜のＳＴＩ埋め込みが完了する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で平坦化させ、または、ＳｉＯ２系のＲＩＥ処理やＤＨＦ、ＢＨＦ系のウエットエッチングで所望のＳＴＩ高さに調整し、素子分離を実施する（ステップＳ２７）。
ＳＴＩ加工後、過水素化ポリシラザン塗布前に窒化シリコン膜やＣＶＤ（Chemical Vapor Deposition）酸化膜を成膜させて、ＳＴＩと塗布絶縁膜との密着性をあげたり、ゲート酸化膜への熱工程におけるダメージを抑制させたりしてもよい。
また、塗布後にプラズマＣＶＤ酸化膜などを堆積させ有機塗布膜とＣＶＤ絶縁膜の積層の絶縁膜によるＳＴＩ構造を形成してもよい。
以上のように、本実施例に係る半導体装置の製造方法によれば、シリコン酸化膜のエッチングレートを安定化するとともに、より安定したデバイス特性を得ることができる。
実施例１では、半導体装置の製造方法に適用されるシリコン酸化膜の不純物除去方法の構成について述べた。
本実施例では、特に、当該方法をＴＦＴ液晶に適用される半導体装置のシリコン酸化膜に適用した構成について述べる。
図７は、本発明の一態様である実施例４に係るＴＦＴ液晶に適用される半導体装置の断面を示す断面図である。また、本実施例４に係るシリコン酸化膜の不純物除去方法は、実施例１と同様の半導体製造装置で実施される。
図７に示すように、先ず、ガラス基板４０１全面に過水素化ポリシラザンを塗布し、２８０℃でベーク後、超音波が印加され１２０℃以上に加熱された硫酸水にガラス基板４０１を浸漬しシリコン酸化膜(ＳｉＯ２)４０２に改質する。
次に、ガラス基板４０１上に非晶質シリコン４０３を堆積し、パターニングを行う。
次に、ガラス基板４０１上に過水素化ポリシラザンを塗布し、２８０℃でベーク後、超音波が印加され１２０℃以上に加熱された硫酸水に浸漬処理し、この過水素化ポリシラザンをシリコン酸化膜４０４に改質する。
次に、ゲート電極膜４０５を形成し、パターニングしてから、ガラス基板４０１上にポリシラザンを塗布し、２８０℃でベーク後、超音波が印加され１２０℃以上に加熱された硫酸水に浸漬処理し、この過水素化ポリシラザンをシリコン酸化膜４０６に改質する。
最後に、配線４０７、４０８を形成し、TFT液晶のトランジスタ４００が形成される。
本実施例では、低温で良質の酸化膜を形成することができ、トランジスタの特性を向上することができる。
表３に、シリコン酸化膜中の残留炭素濃度と上記トランジスタのしきい値電圧を示す。
ここで、比較のために、ＴＥＯＳ（ＴｅｔｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ）原料のプラズマＣＶＤで形成した酸化膜を用いる場合（Ａ）、また、アミンを添加して低温(〜３００℃)で酸化膜へ改質できる過水素化ポリシラザンを用いる場合（Ｂ）について酸化膜中の残留炭素濃度とこれらの酸化膜を用いて形成したトランジスタのしきい値電圧を示す。
Figure 0004950800
このように、本実施例に係る半導体製造方法によれば、不純物として炭素が膜中に残留しやすいアミンを導入しなくても、過水素化ポリシラザンを低温(〜３００℃)でシリコン酸化膜に改質することができる。
すなわち、本実施例に係る半導体製造方法によれば、炭素が膜中に残留しやすいプラズマＣＶＤよりも良質なシリコン酸化膜を低温で形成することができる。
以上のように、本実施例に係る半導体装置の製造方法によれば、シリコン酸化膜のエッチングレートを安定化するとともに、より安定したデバイス特性を得ることができる。
以下に説明する実施例５は、上述したシリコン酸化膜の製法をＮＡＮＤ型フラッシュメモリのセル部における素子分離膜の製法に適用したものである。
図８Ａないし図８ＦはＮＡＮＤ型フラッシュメモリのセル部の製造工程図の一例を示す図である。半導体基板１１上にゲート酸化膜１２を形成し、ゲート酸化膜１２の上にポリシリコンからなる電荷蓄積層１３を形成する（図８Ａ）。
次に、電荷蓄積層１３の上にマスク層１４を形成した後、リソグラフィ技術と反応性イオンエッチング技術を用いて、素子分離用のトレンチ１５を形成する。そして、トレンチ１５の内壁面を含む基板上面にライナー層１６を形成する（図８Ｂ）。
次に、トレンチ１５の内部にポリシラザン膜を形成した後、シリコン酸化膜に改質することにより素子分離領域１７を形成する（図８Ｃ）。以下、この工程を詳述する。
まず、平均分子量が３０００〜６０００の過水素化シラザン（パーハイドロシラザン）重合体［（ＳｉＨ２ＮＨ）ｎ］をキシレン、ジブチルエーテル等に分散して過水素化シラザン重合体溶液を生成し、その過水素化シラザン重合体溶液をスピンコーティング法により、半導体基板１１の表面に塗布する。液体の塗布であるために、狭いアイソレーション溝内部にもボイド（未充填）やシーム（継ぎ目状の未充填）を生じることなく、過水素化シラザン重合体が埋め込まれる。
スピンコーティング法の条件は、例えば半導体基板１１の回転速度１２００ｒｐｍ、回転時間３０秒、過水素化シラザン重合体溶液の滴下量２ｃｃで、狙い塗布膜厚はベーク直後で４５０ｎｍである。
次に、塗膜を形成した半導体基板１１をホットプレート上で１５０℃に加熱し、不活性ガス雰囲気中で３分間ベークすることにより、過水素化シラザン重合体溶液中の溶媒を揮発させる。この状態では塗膜中には溶媒起因の炭素あるいは炭化水素が不純物として数パーセントから十数パーセント程度残存しており、この状態では過水素化ポリシラザン膜は残留溶媒を含んだ密度の低いシリコン窒化膜に近い状態にある。
過水素化ポリシラザン膜に対して２００〜３００℃で６００Ｔｏｒｒ以下の減圧雰囲気で３０ｍｉｎの減圧水蒸気酸化を行う。これはポリシラザン膜を本発明の高温硫酸水と反応しやすい状態にするためである。
次に高温硫酸水処理を行い、ポリシラザン膜を酸化する。このとき、超音波を印加するとともに、１２０℃以上に加熱された水を含む混合液である硫酸水に浸漬し、酸化シリコンへの改質の度合いを高める。
なお、高温硫酸水処理前に温水中で事前に吸湿処理を行うことで膜質の均一性を改善することができる。以上の高温硫酸水処理によって膜中のＣは１Ｅ２０ｃｍ−３以下、Ｎは１Ｅ２１ｃｍ−３以下まで低減することができた。
次に硫酸水処理を施したポリシラザン膜に更に４００〜６００℃の減圧水蒸気酸化を行うことで、膜中に残存したＣ、Ｎを除去する。すなわち膜中のＣは１Ｅ２０ｃｍ−３以下、Ｎも１Ｅ２０ｃｍ−３以下まで低減することができた。更に、８００℃から１０００℃の不活性ガス雰囲気中でアニールを行うことにより、ポリシラザン膜を緻密化する。
次に、ＣＭＰ技術を利用して、マスク層１４が露出するまでポリシラザン膜を平坦化する。これにより、トレンチ１５内に素子分離領域１７が形成される（図８Ｃ）。
次に、素子分離領域１７の上端側をリセスして、素子分離領域１７の上面をポリシリコン層の上面よりも低くする。次に、素子分離領域１７の上とポリシリコン層の上に、電極間絶縁膜となるＯＮＯ膜１８を形成する（図８Ｄ）。
次に、ＯＮＯ膜１８の上に、制御ゲート電極となるポリシリコン層１９を形成する。次に、ポリシリコン層１９の上にシリコン窒化膜２０を形成する（図８Ｅ）。
次に、シリコン窒化膜２０の上にコンタクトホール２１を形成し、次に、このコンタクトホール２１に接続される配線部２２を形成する（図８Ｆ）。
このように、実施例５では、ＮＡＮＤ型フラッシュメモリのセル部における素子分離膜１５を形成する際に、トレンチ１５内のポリシラザン膜に超音波を印加するとともに、１２０℃以上に加熱された水を含む混合液である硫酸水に浸漬し、酸化シリコンへの改質の度合いを高めるため、素子分離膜１５を構成するシリコン酸化膜の膜質がよくなり、フラッシュメモリの書き込み／読み出し特性を向上できる。
なお、上述した実施例５では、ＮＡＮＤ型フラッシュメモリのセル部における素子分離膜１５の製造方法について説明したが、周辺回路部における素子分離膜１５を製造する際にも適用可能である。また、ＮＯＲ型フラッシュメモリの素子分離膜１５の製法にも適用可能である。
本発明の一態様である実施例１に係る半導体製造装置の要部の構成を示す図である。 硫酸水の水濃度と、この硫酸水により処理されたシリコン酸化膜のエッチング選択比と、の関係を示す図である。 超音波出力とフラットバンド電圧との関係を示す図である。 本発明の一態様である実施例２に係るシリコン酸化膜の不純物除去方法を素子分離工程に適用した半導体装置の製造方法のフローを示すフロー図である。 本発明の一態様である実施例３に係るシリコン酸化膜の不純物除去方法を素子分離工程に適用した半導体装置の製造方法のフローを示すフロー図である。 水蒸気酸化の温度とフラットバンド電圧との関係、および、水蒸気酸化の温度と窒素濃度との関係、を示す図である。 水蒸気酸化の温度℃（１０００/絶対温度Ｋ）と熱酸化膜（シリコン酸化膜）の膜厚との関係を示す図である。 本発明の一態様である実施例４に係るＴＦＴ液晶に適用される半導体装置の断面を示す断面図である。 ＮＡＮＤ型フラッシュメモリのセル部の製造工程図の一例を示す図である。 ＮＡＮＤ型フラッシュメモリのセル部の製造工程図の一例を示す図である。 ＮＡＮＤ型フラッシュメモリのセル部の製造工程図の一例を示す図である。 ＮＡＮＤ型フラッシュメモリのセル部の製造工程図の一例を示す図である。 ＮＡＮＤ型フラッシュメモリのセル部の製造工程図の一例を示す図である。 ＮＡＮＤ型フラッシュメモリのセル部の製造工程図の一例を示す図である。
符号の説明
１ 内槽
１ａ 吐出口
２ 外槽
３ 洗浄槽
４ 薬液注入配管
５ バルブ
６ ポンプ
７ 循環配管
８ ヒータ
９ フィルタ
１０ 超音波生成器
１１ 半導体基板
１２ ゲート酸化膜
１３ 電荷蓄積層
１４ マスク層
１５ トレンチ
１６ ライナー層
１７ 素子分離領域
１８ ＯＮＯ膜
１９ ポリシリコン層
２０ シリコン窒化膜
２１ コンタクトホール
２２ 配線部
１００ 半導体製造装置
４００ 半導体装置
４０１ ガラス基板１１
４０２ シリコン酸化膜
４０３ 非晶質シリコン
４０４ シリコン酸化膜
４０５ ゲート電極膜
４０６ シリコン酸化膜
４０７ 配線
４０８ 配線

Claims (6)

  1. 基板上に過水素化ポリシラザンを塗布し、
    少なくとも前記過水素化ポリシラザンを塗布した前記基板上を、超音波が印加されるとともに１２０℃以上に加熱された水を含む混合液に浸漬して、前記過水素化ポリシラザンを酸化シリコンに改質することを特徴とする半導体装置の製造方法。
  2. 前記混合液は、硫酸水であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記硫酸水の硫酸濃度が４５％以上９６％以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 少なくとも前記過水素化ポリシラザンを塗布した前記基板上を、１００℃未満の温水または硫酸水に浸漬し、続けて超音波が印加されるとともに１２０℃以上に加熱された硫酸水に浸漬することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記改質により生成されたシリコン酸化膜を、ＣＭＰ処理によりエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記改質により生成されたシリコン酸化膜を、フッ酸を含むエッチング液でウエットエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2007201855A 2006-08-25 2007-08-02 半導体装置の製造方法 Expired - Fee Related JP4950800B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007201855A JP4950800B2 (ja) 2006-08-25 2007-08-02 半導体装置の製造方法
US11/892,634 US20080064212A1 (en) 2006-08-25 2007-08-24 Method of manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006228704 2006-08-25
JP2006228704 2006-08-25
JP2007201855A JP4950800B2 (ja) 2006-08-25 2007-08-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008078627A JP2008078627A (ja) 2008-04-03
JP4950800B2 true JP4950800B2 (ja) 2012-06-13

Family

ID=39170249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007201855A Expired - Fee Related JP4950800B2 (ja) 2006-08-25 2007-08-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080064212A1 (ja)
JP (1) JP4950800B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076638A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 半導体装置の製造方法
JP5329825B2 (ja) * 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
KR100983693B1 (ko) * 2008-04-10 2010-09-24 주식회사 하이닉스반도체 고집적 반도체 장치 내 수직형 트랜지스터의 제조 방법
US8030170B2 (en) * 2009-12-08 2011-10-04 Micron Technology, Inc. Methods of forming isolation structures, and methods of forming nonvolatile memory
US20120276714A1 (en) * 2011-04-28 2012-11-01 Nanya Technology Corporation Method of oxidizing polysilazane
JPWO2013065771A1 (ja) * 2011-11-01 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
CN105244322B (zh) * 2014-06-18 2018-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
WO2021131832A1 (ja) * 2019-12-27 2021-07-01 東京エレクトロン株式会社 基板処理装置および基板処理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451969A (en) * 1983-01-10 1984-06-05 Mobil Solar Energy Corporation Method of fabricating solar cells
US5355048A (en) * 1993-07-21 1994-10-11 Fsi International, Inc. Megasonic transducer for cleaning substrate surfaces
US5747623A (en) * 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
DE69638288D1 (de) * 1995-07-13 2010-12-30 Az Electronic Materials Usa Zusammensetzung und verfahren zur herstellung von keramischen materialien
JP3919862B2 (ja) * 1996-12-28 2007-05-30 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JPH1197437A (ja) * 1997-09-18 1999-04-09 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法および製造装置
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
KR100354442B1 (ko) * 2000-12-11 2002-09-28 삼성전자 주식회사 반도체 장치의 스핀 온 글래스 절연막 형성 방법
JP3889271B2 (ja) * 2000-12-15 2007-03-07 株式会社東芝 半導体装置の製造方法
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
US6941956B2 (en) * 2002-03-18 2005-09-13 Dainippon Screen Mfg. Co., Ltd. Substrate treating method and apparatus
KR100499171B1 (ko) * 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
US7192891B2 (en) * 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
US6972241B2 (en) * 2004-01-20 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming an STI feature to avoid electrical charge leakage
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
JP2006156471A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US7682927B2 (en) * 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP4417882B2 (ja) * 2005-05-27 2010-02-17 株式会社東芝 半導体装置の製造方法
JP5091428B2 (ja) * 2005-06-14 2012-12-05 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20080064212A1 (en) 2008-03-13
JP2008078627A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4950800B2 (ja) 半導体装置の製造方法
US7598151B2 (en) Semiconductor device fabrication method
US7557420B2 (en) Low temperature process for polysilazane oxidation/densification
US7682927B2 (en) Method of manufacturing semiconductor device
US7538047B2 (en) Method of manufacturing semiconductor device
CN101752244B (zh) 等离子体处理方法
US6699799B2 (en) Method of forming a semiconductor device
US20070207590A1 (en) Manufacturing method of semiconductor device
US8329553B2 (en) Method for manufacturing semiconductor device and NAND-type flash memory
KR20100082170A (ko) 실리콘 산화막 패턴 및 소자 분리막 형성 방법
JP2003045957A (ja) 半導体装置の素子分離方法
JP2009099909A (ja) 半導体装置の製造方法
JP2007142155A (ja) 酸化処理方法および半導体装置の製造方法
KR100571082B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2007194286A (ja) 半導体装置の製造方法
US8883642B2 (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
JP4331133B2 (ja) 半導体装置の製造方法
US7651924B2 (en) Method of fabricating semiconductor memory device in which an oxide film fills a trench in a semiconductor substrate
KR100451319B1 (ko) 반도체소자의 소자분리막 제조방법
KR101069438B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법
KR20090118817A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees