JP4806048B2 - 不揮発性記憶装置の製造方法 - Google Patents
不揮発性記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4806048B2 JP4806048B2 JP2009075274A JP2009075274A JP4806048B2 JP 4806048 B2 JP4806048 B2 JP 4806048B2 JP 2009075274 A JP2009075274 A JP 2009075274A JP 2009075274 A JP2009075274 A JP 2009075274A JP 4806048 B2 JP4806048 B2 JP 4806048B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- memory
- layer
- electrode
- predetermined density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図2は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。
すなわち、図2(a)は斜視図であり、図2(b)は平面図である。
図3は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、図3(a)は図2(b)のA−A’断面図であり、図3(b)は図2(b)のB−B’断面図であり、図3(c)は図2(b)のC−C’断面図であり、図3(d)は図2(b)のD−D’断面図である。
図5は、図4に続く工程順模式的断面図である。
図6は、図5に続く工程順模式的断面図である。
図7は、図6に続く工程順模式的断面図である。
図8は、図7に続く工程順模式的断面図である。
図9は、図8に続く工程順模式的断面図である。
図10は、図9に続く工程順模式的断面図である。
図11は、本発明の第1の実施形態に係る不揮発性記憶装置の製造方法の一工程における不揮発性記憶装置の要部を例示する模式図的断面図である。
図4〜図10の各図において、図(a)は、図2(b)のA−A’線に対応する断面図であり、図(b)は、図2(b)のB−B’線に対応する断面図であり、図(c)は、図2(b)のC−C’線に対応する断面図であり、図(a)は、図2(b)のD−D’線に対応する断面図である。
図2及び図3に表したように、本実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置50は、第1方向に延在する複数の第1電極110と、第1方向に対して非平行な第2方向に延在し、第1電極110の上に設けられた複数の第2電極140と、複数の第1電極110と複数の第2電極140との間のそれぞれに設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第1記憶層132を有する複数の第1記憶部130と、を有する。第1電極110は、例えば基板105の主面106の上に設けられる。
また、第1記憶層132には、上記の各種の化合物にドーパントを添加したものを用いても良い。
ただし、本発明は上記に限らず、第1記憶層132に用いられる材料は任意である。
この工程が、図1に例示したステップS510に相当する。
この工程が、図1に例示したステップS520に相当する。
この工程が、図1に例示したステップS530に相当する。
所定密度の層581の形成方法は例えば以下である。加工された第1電極膜110f及び第1記憶部膜130fの少なくとも側壁を親水化する親水化処理を行い、第1電極膜110f及び第1記憶部膜130fどうしの間に、所定密度の層581となる疎水性の所定密度の層溶液を塗布し、加熱することで、第1電極膜110f及び第1記憶部膜130fどうしの間に所定密度の層581を埋め込む。
この工程が、図1に例示したステップS540に相当する。
この工程が、図1に例示したステップS550に相当する。
この工程が、図1に例示したステップS560に相当する。
この工程が、図1に例示したステップS570に相当する。
この工程が、図1に例示したステップS571に相当する。
この工程が、図1に例示したステップS572に相当する。
図12は、比較例の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図13は、図12に続く工程順模式的断面図である。
図14は、図13に続く工程順模式的断面図である。
なお、図12は、本実施形態に係る図7に対比される図であり、図13は、本実施形態に係る図8に対比される図であり、図14は、本実施形態に係る図9に対比される図である。
本発明の第2の実施の形態に係る不揮発性記憶装置の製造方法は、メモリセルアレイが複数層積層された不揮発性記憶装置に適用される。
図16は、本発明の第2の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。
すなわち、図16(a)は斜視図であり、図16(b)は平面図である。
図17は、本発明の第2の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、図17(a)は図16(b)のA−A’断面図であり、図17(b)は図16(b)のB−B’断面図であり、図17(c)は図16(b)のC−C’断面図であり、図17(d)は図16(b)のD−D’断面図である。
図18は、本発明の第2の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図19は、図18に続く工程順模式的断面図である。
図16及び図17に表したように、第2の実施形態に係る製造方法によって製造される不揮発性記憶装置60においては、メモリセルアレイがZ軸方向に複数積層して設けられる。第1メモリセルアレイ101に関しては、第1の実施形態に関して説明したのと同様とすることができるので説明を省略する。
第2メモリセルアレイ201は、第2電極140と、第3電極240と、第2電極140と第3電極240との間に設けられた第2記憶部230と、を有する。第2メモリセルアレイ201における第2電極140は、第1メモリセルアレイ101における第2電極140と兼用されている。第2電極140は、例えばワード線であり、第3電極240は、例えばビット線である。
所定密度の層581としてボイド585を有する酸化シリコンを用いた場合には、例えば、希フッ酸による処理によって所定密度の層581が除去できる。
そして、この後、例えば、マスク層150を除去し、第1電極膜110f、第1記憶部膜130f及び第2電極膜140fどうしの間に、1層目の層間絶縁膜580となる酸化シリコンを例えばCVDやSOG等の手法によって埋め込む。
これにより、1層目のメモリセルアレイ101が形成できる。
図20に表したように、本実施形態に係る製造方法によって製造される別の不揮発性記憶装置61は、メモリセルアレイが4層積層されている。すなわち、不揮発性記憶装置61は、第1〜第4メモリセルアレイ101、201、301及び401を有する。それぞれのメモリセルアレイの構成は、不揮発性記憶装置50及び60と同様である。
101 第1メモリセルアレイ
105 基板
106 主面
110 第1電極
110f 第1電極膜
130 第1記憶部
130f 第1記憶部膜
131 第1整流素子
131f 第1整流素子膜
132 第1記憶層
132f 第1記憶層膜
135 第1メモリセル
140 第2電極
140f 第2電極膜
150 マスク層
190 層間絶縁膜
201 第2メモリセルアレイ
230 第2記憶部
230f 第2記憶部膜
231 第2整流素子
231f 第2整流素子膜
232 第2記憶層
232f 第2記憶層膜
235 第2メモリセル
240 第3電極
301 第3メモリセルアレイ
330 第3記憶部
331 第3整流素子
332 第3記憶層
340 第4電極
401 第4メモリセルアレイ
430 第4記憶部
431 第4整流素子
432 第4記憶層
440 第5電極
580 層間絶縁膜(絶縁膜)
581 所定密度の層
585 ボイド
680 層間絶縁膜(絶縁膜)
685 ボイド
Claims (9)
- 第1方向に延在する複数の第1電極と、前記第1方向に対して非平行な第2方向に延在し、前記第1電極の上に設けられた複数の第2電極と、前記第1電極と前記第2電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第1記憶層を有する第1記憶部と、を有する不揮発性記憶装置の製造方法であって、
基板の主面の上に、第1電極となる第1電極膜と、第1記憶部となる第1記憶部膜と、を積層する工程と、
前記第1電極膜と前記第1記憶部膜とを第1方向に延在する帯状に加工する工程と、
前記加工された前記第1電極膜及び前記第1記憶部膜どうしの間に所定密度の層を埋め込む工程と、
前記第1記憶部膜及び前記所定密度の層の上に、第2電極となる第2電極膜を形成する工程と、
前記第2電極膜の上に前記所定密度の層よりも密度が高いマスク層を形成する工程と、
前記マスク層をマスクとして、前記第2電極膜を第2方向に延在する帯状に加工する工程と、
前記マスク層をマスクとして、前記第1記憶部膜の前記所定密度の層から露出した部分を除去して、前記第1記憶部膜を前記第1方向に沿った側壁と前記第2方向に沿った側壁とを有する柱状に加工する工程と、
前記所定密度の層を除去して、前記所定密度の層に覆われていた前記第1記憶部膜を露出させる工程と、
前記露出した前記第1記憶部膜を除去する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。 - 第1方向に延在する複数の第1電極と、前記第1方向に対して非平行な第2方向に延在し、前記第1電極の上に設けられた複数の第2電極と、前記第2方向に対して非平行な第3方向に延在し、前記第2電極の上に設けられた複数の第3電極と、前記第1電極と前記第2電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第1記憶層を有する第1記憶部と、前記第2電極と前記第3電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第2記憶層を有する第2記憶部と、を有する不揮発性記憶装置の製造方法であって、
基板の主面の上に、第1電極となる第1電極膜と、第1記憶部となる第1記憶部膜と、を積層する工程と、
前記第1電極膜と前記第1記憶部膜とを第1方向に延在する帯状に加工する工程と、
前記加工された前記第1電極膜及び前記第1記憶部膜どうしの間に所定密度の層を埋め込む工程と、
前記第1記憶部膜及び前記所定密度の層の上に、第2電極となる第2電極膜と、第2記憶部となる第2記憶部膜と、を積層する工程と、
前記第2記憶部膜の上に、前記所定密度の層よりも密度が高いマスク層を形成する工程と、
前記マスク層をマスクとして、前記第2電極膜と前記第2記憶部膜とを第2方向に延在する帯状に加工する工程と、
前記マスク層をマスクとして、前記第1記憶部膜の前記所定密度の層から露出した部分を除去して、前記第1記憶部膜を前記第1方向に沿った側壁と前記第2方向に沿った側壁とを有する柱状に加工する工程と、
前記所定密度の層を除去して、前記所定密度の層に覆われていた前記第1記憶部膜を露出させる工程と、
前記露出した前記第1記憶部膜を除去する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。 - 前記第1電極膜と前記第1記憶部膜とを第1方向に延在する帯状に加工することで、前記第1記憶部膜の前記第1電極膜の側における前記第1方向に対して垂直な方向の長さは、前記第1電極膜とは反対の側における前記第1方向に対して垂直な方向の長さよりも長くされることを特徴とする請求項1また2に記載の不揮発性記憶装置の製造方法。
- 前記所定密度の層は、ボイドを有することを特徴とする請求項1〜3のいずれか1つに記載の不揮発性記憶装置の製造方法。
- 前記所定密度の層は、ボイドを有する酸化シリコンであり、前記マスク層は、酸化シリコン、窒化シリコン、酸窒化シリコン及び炭化シリコンよりなる群から選択されたいずれかであることを特徴とする請求項1〜4のいずれか1つに記載の不揮発性記憶装置の製造方法。
- 前記所定密度の層の除去は、希フッ酸処理であることを特徴とする請求項1〜5のいずれか1つに記載の不揮発性記憶装置の製造方法。
- 前記第1電極膜と前記第1記憶部膜とを第1方向に延在する帯状に加工した後、前記第1電極膜及び前記第1記憶部膜の少なくとも側壁を親水化する親水化処理を行い、
前記加工された前記第1電極膜及び前記第1記憶部膜どうしの間に前記所定密度の層となる疎水性の所定密度の層溶液を塗布し、加熱し、前記第1電極膜及び前記第1記憶部膜どうしの間に前記所定密度の層を埋め込むことを特徴とする請求項1〜6のいずれか1つに記載の不揮発性記憶装置の製造方法。 - 前記第1電極膜と前記第1記憶部膜とを第1方向に延在する帯状に加工した後、前記第1電極膜及び前記第1記憶部膜の少なくとも側壁に薄膜を形成した後、前記薄膜の表面を親水化する親水化処理を行い、
前記加工された前記第1電極膜及び前記第1記憶部膜どうしの間に前記所定密度の層となる疎水性の所定密度の層溶液を埋め込み、加熱し、前記第1電極膜及び前記第1記憶部膜どうしの間に前記所定密度の層を埋め込むことを特徴とする請求項1〜6のいずれか1つに記載の不揮発性記憶装置の製造方法。 - 前記親水化処理は、コリンと過酸化水素水との混合溶液処理及び温水処理の少なくともいずれかであることを特徴とする請求項7または8に記載の不揮発性記憶装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075274A JP4806048B2 (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置の製造方法 |
US12/726,749 US8153488B2 (en) | 2009-03-24 | 2010-03-18 | Method for manufacturing nonvolatile storage device |
KR1020100025666A KR101088276B1 (ko) | 2009-03-24 | 2010-03-23 | 비휘발성 기억 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075274A JP4806048B2 (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010232228A JP2010232228A (ja) | 2010-10-14 |
JP4806048B2 true JP4806048B2 (ja) | 2011-11-02 |
Family
ID=43047822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009075274A Expired - Fee Related JP4806048B2 (ja) | 2009-03-24 | 2009-03-25 | 不揮発性記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4806048B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8871561B2 (en) | 2011-02-01 | 2014-10-28 | Panasonic Corporation | Variable resistance nonvolatile storage device and method for manufacturing the same |
JP5426596B2 (ja) * | 2011-03-24 | 2014-02-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100350811B1 (ko) * | 2000-08-19 | 2002-09-05 | 삼성전자 주식회사 | 반도체 장치의 금속 비아 콘택 및 그 형성방법 |
KR100436495B1 (ko) * | 2001-06-07 | 2004-06-22 | 삼성전자주식회사 | 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법 |
JP4660095B2 (ja) * | 2002-04-04 | 2011-03-30 | 株式会社東芝 | 相変化メモリ装置 |
JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
JP2010165803A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
-
2009
- 2009-03-25 JP JP2009075274A patent/JP4806048B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010232228A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9847342B2 (en) | Semiconductor memory device and method for manufacturing same | |
KR101088276B1 (ko) | 비휘발성 기억 장치의 제조 방법 | |
US9184177B2 (en) | Semiconductor device and method for manufacturing the same | |
US20160155750A1 (en) | Semiconductor memory device and method for manufacturing the same | |
JP6609234B2 (ja) | 半導体装置 | |
TWI645549B (zh) | 半導體記憶裝置及其製造方法 | |
TWI647792B (zh) | Semiconductor memory device | |
US10290595B2 (en) | Three-dimensional semiconductor memory device and method for manufacturing the same | |
US9640548B2 (en) | Method for fabricating non-volatile memory device | |
JP2015028982A (ja) | 不揮発性記憶装置およびその製造方法 | |
US20160079069A1 (en) | Semiconductor memory device and method for manufacturing the same | |
US9633945B1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2011108921A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US9627391B2 (en) | Non-volatile memory device | |
US20180240810A1 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
JP6613177B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2019067825A (ja) | 半導体装置 | |
JP2021535627A (ja) | 三次元メモリデバイスおよびその製作方法 | |
US20190355742A1 (en) | Semiconductor memory device | |
US9761605B1 (en) | Semiconductor memory device | |
JP4806048B2 (ja) | 不揮発性記憶装置の製造方法 | |
JP2009283681A (ja) | 不揮発性記憶装置及びその製造方法 | |
US9960179B2 (en) | Semiconductor memory device and method for manufacturing same | |
US9530697B1 (en) | Semiconductor memory device and method for manufacturing same | |
US10629612B2 (en) | Memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110506 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110811 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4806048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |