TWI810122B - 半導體結構的製造方法 - Google Patents

Abstract

半導體結構的製造方法包含定義主動區與隔離區於基材中；形成光阻層於位在基材上的位元線結構材料上；形成多個位元線結構於該基材上；以及使用鹼性溶劑執行清理步驟。

Description

半導體結構的製造方法

本揭露是有關於一種具有半導體結構的製造方法。

隨著科技進步，半導體裝置更加高度整合，半導體裝置內的元件之間的距離逐漸縮減，導致元件之間的殘留材料之影響變得顯著。在以清洗溶劑清洗半導體裝置製造過程中產生的殘留材料時，清洗溶劑可能對半導體裝置中的導電材料產生影響。例如，以氫氟酸清洗蝕刻殘留物時容易腐蝕導電材料而對半導體元件的特性產生不利的影響。

有鑑於此，如何提供一種可解決上述問題的半導體結構的製造方法，仍是本領域努力研發的目標。

本揭露之一技術態樣為一種半導體結構的製造方法。

在本揭露一實施例中，半導體結構的製造方法包含定義主動區與隔離區於基材中；形成光阻層於位在基材上的位元線結構材料上；形成多個位元線結構於該基材上；以及使用鹼性溶劑執行清理步驟。

在本揭露一實施例中，形成位元線結構於基材上藉由乾蝕刻製程執行。

在本揭露一實施例中，半導體結構的製造方法還包含在形成位元線結構後，執行電漿灰化製程。

在本揭露一實施例中，鹼性溶劑包含氨或氫氧化鈉。

在本揭露一實施例中，形成光阻層於位在基材上的位元線結構材料上還包含形成至少一導電層於基材上；以及形成絕緣覆蓋層於導電層上。

在本揭露一實施例中，導電層包含鎢、氮化鎢、氮化鈦、或上述之組合。

在本揭露一實施例中，半導體結構的製造方法還包含在形成位元線結構於基材上之前，形成位元線接觸件於基材中。

在本揭露一實施例中，位元線接觸件包含多晶矽，且位元線接觸件與位元線結構於垂直方向上重疊。

在本揭露一實施例中， 半導體結構的製造方法還包含在形成位元線結構於基材上後，形成多個溝槽於基材中。

在本揭露一實施例中，溝槽與位元線結構於水平方向上交錯。

在上述實施例中，由於金屬材料在鹼性環境中較不易被腐蝕，因此藉由鹼性溶劑進行清理步驟可避免位元線結構的導電層的金屬材料被侵蝕。如此一來，可避免以酸性溶劑(例如稀釋的氫氟酸)清洗位元線結構導致電阻升高的問題。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且為了清楚起見，圖式中之層和區域的厚度可能被誇大，並且在圖式的描述中相同的元件符號表示相同的元件。

在本揭示案中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本揭示案的本意。

第1圖為根據本揭露一實施例之半導體結構100的剖面圖。半導體結構100包含基材110、位元線結構120、位元線接觸件130。基材110具有數個主動區域112以及將主動區域112隔開的數個隔離區域114。基材110可進行離子佈植製程以摻雜N型或P型摻雜物。在一些實施例中，藉由摻雜N型或P型摻雜物至基材110的主動區域112中可形成源極和汲極區域（未繪出）。隔離區域114的材料可包括氧化矽（silicon oxide）、氮化矽（silicon nitride）、和氮氧化矽（silicon oxynitride）以上三者中的至少一者。

在一些實施方式中，基材110可以是半導體基板，例如塊材半導體基板、絕緣體上半導體(Semiconductor-On-Insulator，SOI)基板等，其中絕緣體可以是埋藏式氧化物(Buried Oxide，BOX)層、氧化矽層等。基材110也可由其他材料形成，例如藍寶石、氧化錫銦等。基材110可包括矽，例如結晶矽、多晶矽、或無晶矽。基材110可包括元素半導體，例如鍺（Ge）。

基材110可包括合金半導體，例如矽鍺（SiGe）、碳化矽磷（SiPC）、磷化砷化鎵（GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化鎵銦鎵（GaInAs）、磷化鎵銦（GaInP）、鎵銦磷化物（GaInAsP）、或其他合適的材料。基板210可包括化合物半導體，例如碳化矽（SiC）、磷化矽（SiP）、砷化鎵（GaAs） 、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）、銻化銦（InSb）、氧化鋅（ZnO）、硒化鋅（ZnSe）、硫化鋅（ZnS）、碲化鋅（ZnTe），硒化鎘（CdSe）、硫化鎘（CdS）、碲化鎘（CdTe）、或其他合適的材料。

半導體結構100可以應用在積體電路(integrated circuit，IC)或其一部分的部件，例如邏輯電路、電阻器、電容器、電感器、記憶體(例如動態隨機存取記憶體(Dynamic Random Access Memory，DRAM))等。應理解到，半導體結構100的一些元件未繪示於圖中，在其他實施方式中可包括額外的元件。

位元線結構120沿垂直於基材110的垂直方向Y自基材110突出。多個位元線結構120排列於水平方向X1。位元線結構120沿著平行於基材110的方向延伸，例如與水平方向X1不同的另一水平方向。

位元線結構120可由多層材料堆疊而成。舉例來說，第一位元線結構120包含沿著垂直方向Y堆疊的導電層122以及絕緣覆蓋層124。導電層122可包含金屬、金屬氮化物、金屬矽化物、其他合適的具導電性的材料。在其他實施例中，位元線結構120還可包含其他多層互相堆疊的導電層。舉例來說，本實施例中的導電層122包含第一導電層1222以及第二導電層1224。第一導電層1222以及第二導電層1224可包含鎢、氮化鎢、氮化鈦、或上述之組合。絕緣覆蓋層124的材料可包括氧化矽、氮化矽、其他介電材料或上述的組合。位元線結構120可進一步包含隔離層126。隔離層126位在基材110上以隔離導電層122和其下方的結構。

位元線接觸件130位在基材110中。位元線接觸件130為導電材料，例如多晶矽。位元線接觸件130與位元線結構120於垂直方向Y上重疊。位元線接觸件130電性連接主動區域112。位元線接觸件130位在位元線結構120下方，並與位元線結構120直接接觸。

半導體結構100還包含位在基材110中的溝槽140。溝槽140與位元線結構120於水平方向X1上交錯。溝槽140可用以形成埋入式接觸件(圖未式)。

上述位元線結構120、位元線接觸件130以及溝槽140的配置僅為示例，其相對結構關係、尺寸與數量當視實際需求而定。

應瞭解到，已敘述過的元件連接關係、材料與功效將不再重複贅述，合先敘明。在以下敘述中，將說明半導體結構100的製造方法。半導體結構100的製造方法依序為定義主動區域112與隔離區域114於基材110中(第2圖與第3圖)、形成光阻層150於位在基材110上的位元線結構材料120M上(第4圖)、形成位元線結構120於基材110上(第5圖)、執行電漿灰化製程P(第6圖)以及使用鹼性溶劑A執行清理步驟(第7圖)。

第2圖為根據本揭露一實施例之半導體結構的製造方法中間步驟的上視圖。第3圖為沿著第1圖中線段3-3的剖面圖。半導體結構100的製造方法開始於定義主動區域112與隔離區域114於基材110中。在本實施例中，主動區域112沿著水平方向X1與另一斜向的水平方向H交錯排列。主動區域112沿著水平方向H延伸。

基材110還包含字元線結構116。字元線結構116沿水平方向X1延伸且橫跨主動區域112。字元線結構116沿著水平方向X2排列，且字元線結構116彼此以等距離間隔開。

在形成位元線結構120於基材110上之前，可先形成隔離層126於基材110上。隔離層126覆蓋主動區域112和隔離區域114的頂表面，以隔離基材110與後續形成於基材110上方的結構。

在形成位元線結構120於基材110上之前，形成位元線接觸件130於基材110中。位元線接觸件130包含多晶矽。位元線接觸件130與位元線結構120於垂直方向Y上重疊。

第4圖至第6圖為根據本揭露一實施例之半導體結構的製造方法的中間步驟剖面圖。如第4圖所示，半導體結構100的製造方法接續為形成光阻層150於位在基材110上的位元線結構材料120M上。位元線結構材料120M包含依序堆疊於垂直方向Y上的導電層122與絕緣覆蓋層124。導電層122可為單層或多層堆疊的材料。本實施例中的導電層122包含第一導電層1222與第二導電層1224。

如第5圖所示，半導體結構100的製造方法接續為形成位元線結構120於基材110上。形成位元線結構120包含藉由光組層定義出導電層122與絕緣覆蓋層124的圖案，以形成位元線結構120。在本實施例中，第一導電層1222的材料為鎢，但本揭露不以此為限。在本實施例中，第二導電層1224可進一步包含多層堆疊的金屬膜層，但本揭露不以此為限。上述第二導電層1224的材料可包含鎢、氮化鎢、氮化鈦、或上述之組合。形成位元線結構120於基材110上包含微影製程以及乾蝕刻製程，其中蝕刻製程例如為非等向性乾蝕刻製程。

如第4圖與第5圖所示，在乾蝕刻製程後，導電層122與絕緣覆蓋層124具有與光阻層150同樣的圖案。在此步驟中，位元線結構120上還具有光阻層150以及蝕刻殘留物128，例如位在位元線結構120頂端的碳原子。

如第5圖與第6圖所示，半導體結構100的製造方法接續為在形成位元線結構120後，執行電漿灰化製程P。電漿灰化製程P使用的氣體包含氧氣(O ₂)或氨氣(NH ₃)。電將灰化製程可去除光阻層150，並且與殘留的碳原子反應以移除蝕刻殘留物128。

第7圖為根據本揭露一實施例之半導體結構的製造方法的中間步驟上視圖。第8圖為沿著第7圖中線段8-8的剖面圖。如第7圖所示，半導體結構100的製造方法接續為在執行電漿灰化製程P後，使用鹼性溶劑A執行清理步驟。鹼性溶劑A包含氨(Ammonia)或氫氧化鈉。

舉例來說，清潔步驟通常以酸性溶劑進行(例如300:1的氫氟酸(DHF))，然而酸性溶劑容易腐蝕導電材料而對半導體元件的特性產生不利的影響。在此步驟中，由於金屬材料在鹼性環境中較不易被腐蝕，因此藉由鹼性溶劑A進行清理步驟可避免導電層122的金屬材料被侵蝕。如此一來，可避免以酸性溶劑(例如稀釋的氫氟酸)清洗位元線結構120導致電阻升高的問題。有此可知，本揭露的半導體結構的製造方法可避免位元線結構的電阻升高，藉此提升電子遷移效率。

如第7圖所示，位元線結構120沿水平方向X2延伸且橫跨主動區域112。位元線結構120沿著水平方向X1排列，且位元線結構120彼此以等距離間隔開。

如第1圖所示，在形成位元線結構120於基材110上後，形成多個溝槽140於基材110中。溝槽140與位元線結構120於水平方向X1上交錯。溝槽140可用以在後續製程中形成埋入式接觸件(圖未示)。在形成溝槽140前，也可包含形成位元線間隔層160於位元線結構120的側壁上。

綜上所述，由於金屬材料在鹼性環境中較不易被腐蝕，因此藉由鹼性溶劑進行清理步驟可避免位元線結構的導電層中的金屬材料被侵蝕。如此一來，可避免以酸性溶劑(例如稀釋的氫氟酸)清洗位元線結構導致電阻升高的問題。因此，本揭露的半導體結構的製造方法可避免位元線結構的電阻升高，藉此提升電子遷移效率。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:半導體結構

110:基材 112:主動區域 114:隔離區域 116:字元線結構 120:位元線結構 120M:位元線結構材料 122:導電層 1222:第一導電層 1224:第二導電層 124:絕緣覆蓋層 126:隔離層 128:蝕刻殘留物 130:位元線接觸件 140:溝槽 150:光阻層 160:位元線間隔層 Y：垂直方向 X1,X2,H：水平方向 P:電漿灰化製程 A:鹼性溶劑 3-3,8-8:線段

第1圖為根據本揭露一實施例之半導體結構的剖面圖。 第2圖為根據本揭露一實施例之半導體結構的製造方法中間步驟的上視圖。 第3圖為沿著第1圖中線段3-3的剖面圖。 第4圖至第6圖為根據本揭露一實施例之半導體結構的製造方法的中間步驟剖面圖。 第7圖為根據本揭露一實施例之半導體結構的製造方法的中間步驟上視圖。 第8圖為沿著第7圖中線段8-8的剖面圖。

110:基材

112:主動區域

114:隔離區域

120:位元線結構

122:導電層

1222:第一導電層

1224:第二導電層

124:絕緣覆蓋層

126:隔離層

130:位元線接觸件

Y:垂直方向

X1:水平方向

A:鹼性溶劑

Claims (10)

1. 一種半導體結構的製造方法，包含： 定義一主動區與一隔離區於一基材中； 形成一光阻層於位在該基材上的一位元線結構材料上； 形成複數個位元線結構於該基材上；以及 使用一鹼性溶劑執行一清理步驟。
2. 如請求項1所述之半導體結構的製造方法，其中形成該些位元線結構於該基材上藉由乾蝕刻製程執行。
3. 如請求項2所述之半導體結構的製造方法，還包含： 在形成該些位元線結構後，執行電漿灰化製程。
4. 如請求項1所述之半導體結構的製造方法，其中該鹼性溶劑包含氨或氫氧化鈉。
5. 如請求項1所述之半導體結構的製造方法，其中形成該光阻層於位在該基材上的該位元線結構材料上還包含： 形成至少一導電層於該基材上；以及 形成一絕緣覆蓋層於該導電層上。
6. 如請求項5所述之半導體結構的製造方法，其中該導電層包含鎢、氮化鎢、氮化鈦、或上述之組合。
7. 如請求項5所述之半導體結構的製造方法，還包含： 在形成該些位元線結構於該基材上之前，形成一位元線接觸件於該基材中。
8. 如請求項7所述之半導體結構的製造方法，其中該位元線接觸件包含多晶矽，且該位元線接觸件與該些位元線結構於一垂直方向上重疊。
9. 如請求項1所述之半導體結構的製造方法，還包含： 在形成該些位元線結構於該基材上後，形成複數個溝槽於該基材中。
10. 如請求項9所述之半導體結構的製造方法，其中該些溝槽與該些位元線結構於一水平方向上交錯。

Images