CN111370410A - 一种三维nand存储器及其制造方法 - Google Patents
一种三维nand存储器及其制造方法 Download PDFInfo
- Publication number
- CN111370410A CN111370410A CN202010185973.2A CN202010185973A CN111370410A CN 111370410 A CN111370410 A CN 111370410A CN 202010185973 A CN202010185973 A CN 202010185973A CN 111370410 A CN111370410 A CN 111370410A
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- drain
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000000149 penetrating effect Effects 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000003860 storage Methods 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 377
- 239000000463 material Substances 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000007769 metal material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000011232 storage material Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010408 film Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N hydrazine group Chemical group NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请提供一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。
Description
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种三维NAND存储器及其制造方法。
背景技术
随着半导体制造工艺技术的更新迭代，半导体存储单元的尺寸不断缩小，集成度不断提高。而随着存储器单元尺寸的不断缩小，工艺的要求也相应提高，同时也使得成本不断提高。为了解决二维存储器遇到的困难和追求更低的单位存储单元的生产成本，现有技术中提出了三维闪存存储器。
通常来说，三维存储器将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统的二维存储器，具有更大的存储容量和更低的存储单元生产成本。而三维NAND存储器中的存储层形成于纵向的通孔的侧壁，然而这种结构的器件中存储层的均匀性不高，影响器件的可靠性。
发明内容
有鉴于此，本申请的目的在于提供一种三维NAND存储器及其制造方法，提高了存储层的均匀性，提高器件的可靠性。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种三维NAND存储器的制造方法，包括：
提供衬底；所述衬底上形成有第一介质层和牺牲层构成的堆叠层，所述堆叠层中形成有贯穿至所述衬底的沟道孔，所述沟道孔中形成有沟道层，所述沟道孔开口处形成有与所述沟道层接触的漏极层；
去除所述牺牲层；在所述第一介质层的上表面和所述沟道层的外侧壁，依次形成第二介质层、存储层和金属层；
利用刻蚀工艺形成贯穿至衬底的源极引出孔。
可选的，所述在所述第一介质层的上表面和所述沟道层的外侧壁，依次形成第二介质层、存储层和金属层，包括：
依次沉积第二介质材料、存储材料和金属材料，以覆盖所述第一介质层上表面、所述沟道层和所述漏极层的外侧壁，以及所述漏极层的上表面；
利用平坦化工艺，去除所述漏极层的上表面的所述金属材料、所述存储材料和所述第二介质材料。
可选的，在形成所述源极引出孔之前，所述方法还包括：
形成覆盖所述第二介质层、存储层、金属层和漏极层的保护层；
所述方法还包括：
对所述保护层进行刻蚀，得到贯穿至所述漏极层的漏极引出孔以及贯穿至所述金属层的栅极引出孔。
可选的，所述方法还包括：
在所述源极引出孔、漏极引出孔和栅极引出孔中分别形成源极接触塞、漏极接触塞和栅极接触塞。
可选的，所述牺牲层为氮化硅，所述沟道层为多晶硅，所述漏极层为掺杂的多晶硅，所述第一介质层、第二介质层和保护层为氧化硅。
可选的，所述存储层为铁电材料。
可选的，所述沟道层形成于所述沟道孔的内壁，所述沟道孔中还填充有填充层；所述沟道层、所述填充层和所述漏极层通过以下过程形成：
依次沉积沟道材料和填充材料，并进行平坦化工艺，以形成与所述沟道孔侧壁和底部接触的沟道层，以及与所述沟道层侧壁和底部接触的填充层；
对所述沟道孔中的沟道层和填充层进行回刻，以在所述沟道孔的开口处形成盲孔；
在所述盲孔中形成漏极层。
本申请实施例还提供了一种三维NAND存储器，包括：
衬底；所述衬底上形成有第一介质层；所述第一介质层中形成有沟道孔，所述沟道孔中形成有沟道层，所述沟道层的上表面高于所述第一介质层，所述沟道层的上部形成有漏极层，所述漏极层与所述沟道层接触；
依次形成于所述第一介质层的上表面和所述沟道层的外侧壁的第二介质层、存储层和金属层；
贯穿至衬底的源极引出孔。
可选的，所述存储器还包括：
覆盖所述第二介质层、存储层、金属层和漏极层的保护层；
贯穿所述保护层至所述漏极层的漏极引出孔，以及贯穿所述保护层至所述金属层的栅极引出孔。
可选的，所述存储器还包括：
分别形成于所述源极接触孔、漏极接触孔和栅极接触孔中的源极接触塞、漏极接触塞和栅极接触塞。
本申请实施例提供了一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，通常来说，沟通孔的尺寸较小，因此相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本申请实施例三维NAND存储器件的制造方法的流程示意图；
图2-16示出了根据本申请实施例的制造方法形成存储器件过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，目前可以利用三维闪存存储器实现较低的生产成本和较高的集成度，例如三维NAND铁电存储器，三维NAND型存储器的存储单元是铁电场效应电晶体(ferroelectric field-effect transistor，FeFET)，其工作原理是基于铁电薄膜的极化。以n型FeFET为例，当在FeFET的栅极上施加一个正的写入电压时，铁电薄膜发生极化，沟道表面形成反型层，这样在源、漏之间形成了一个电流的通道，此时在漏极就能读到一个较大的电流，对应着存储逻辑值“1”；当在栅极上施加一个负的电压时，沟道表面则形成积累层，源、漏之间的电流通道被截断，此时在漏极读到的电流就很小，对应着存储逻辑值“0”。
通常来说，三维存储器将存储单元在垂直于衬底的方向堆叠，能够在较小的面积上形成更多的存储单元，相对于传统的二维存储器，具有更大的存储容量和更低的存储单元生产成本。这样，三维NAND存储器中的存储层往往形成于纵向的沟道孔的侧壁上，发明人经过研究发现，在沟道孔内侧壁形成的存储层往往不够均匀，例如容易出现上厚下薄的情况，严重时下层的存储层太薄而不能实现存储功能，存储层是存储器件中的关键膜层，存储层的均匀性将直接影响三维NAND存储器的可靠性。因此，如何提高三维NAND存储器的可靠性，是本领域技术人员一个重要的研究方向。
基于以上技术问题，本申请实施例提供了一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，通常来说，沟通孔的尺寸较小，因此相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种三维NAND存储器的制造方法的流程图，该方法可以包括以下步骤：
S101，提供衬底，参考图2-图9。
在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
堆叠层可以形成在阱区(图未示出)上，阱区形成于衬底100中，阱区为存储器件的源极区，可以通过P型或N型重掺杂来形成，对衬底100进行重掺杂可以利用离子注入的方式实现，之后通过高温退火形成P型肼区或N型肼区。
堆叠层可以包括第一介质层101和牺牲层102，第一介质层101可以为氧化硅(SiO2)，牺牲层102可以为氮化硅(Si3N4)，第一介质层101用于隔离衬底100和第一介质层101上后续形成的膜层，其厚度可以为5-20nm，牺牲层102是为了形成沟道而存在的，牺牲层的厚度依据器件的沟道长度而定，本申请实施例中，牺牲层102的厚度可以大致等于器件的沟道长度，而由于第一介质层101的存在，牺牲层102的厚度也可以略小于器件的沟道长度，这样第一介质层101和牺牲层102的总厚度大致等于器件的沟道程度。
参考图3所示，可以在衬底上依次沉积第一介质材料和牺牲材料，形成第一介质层101和牺牲层102，而后，在牺牲层102上旋涂光刻胶层，并利用光刻技术将掩膜版中的图案转移至光刻胶中，该掩膜版中可以具有沟道孔图形，以得到图案化的光刻胶层103，参考图4所示。之后，可以以图案化的光刻胶层103为掩蔽，进行牺牲层102和第一介质层101的刻蚀，从而形成沟道孔120，去除光刻胶层103，参考图5所示，刻蚀方式可以是干法刻蚀，也可以是湿法刻蚀。沟道孔120可以贯穿至衬底100，沟道孔可以将衬底100作为刻蚀停止层而形成，也可以过刻蚀衬底100而形成。之后，可以对沟道孔120进行清洗。
在沟道孔120中可以形成有沟道层104，从而作为器件的沟道。沟道层104可以形成于沟道孔120的侧壁，从而构成纵向的沟道，当然，沟道层104还可以形成于沟道孔的底部。沟道孔120中还可以填充有填充层105，填充层105的外壁和沟道层104的内壁接触，即在沟道孔120的内部，沿径向方向依次形成沟道层104和填充层105，填充层105完全填充沟道孔120。沟道层104可以为多晶硅层，填充层105可以为氧化硅层。
具体的，可以依次衬底沟道材料和填充材料，以在沟道孔120中形成沟道层104和填充层105，参考图6所示，而后进行平坦化工艺，例如进行化学机械研磨(ChemicalMechanical Polishing，CMP)，以去除沟道孔120外的沟道材料和填充材料，保留沟道孔120侧壁和底部的沟道层104以及填充层105，参考图7所示。其中，沟道层104与沟道孔120的侧壁以及底部接触，填充层105与沟道层的侧壁和底部接触。
本申请实施例中，在沟道孔120的开口处还可以形成有漏极层106，漏极层106可以和沟道层104连接，这样沟道层104纵向连接了连接源极的衬底，以及连接漏极的漏极层106。漏极层106为导电层，例如可以为掺杂的多晶硅层。
具体的，可以对沟道孔120中的沟道层104和填充层105进行回刻，从而在沟道孔的开口处形成盲孔121，参考图8所示，回刻的方式可以是干法刻蚀也可以是湿法刻蚀，盲孔121的深度可以根据器件需求进行设计，本实施例中，盲孔121的深度可以为10-40nm。在盲孔121中可以形成漏极层106，具体的，可以形成多晶硅层，并进行掺杂，例如通过离子注入工艺进行掺杂并进行退火，从而形成漏极层106。在盲孔121中形成漏极层106可以具体为，沉积漏极材料，并通过CMP工艺去除盲孔121之外的漏极材料，从而在盲孔121中形成漏极层106。
也就是说，相比于现有技术中在沟道孔中形成沟道层和存储层，本申请实施例中仅在沟道孔中形成沟道层，本领域技术人员应该知晓，沟道孔的尺寸较小，而在较小尺寸的通孔的侧壁上形成材料层容易出现不均匀的问题，因此本申请实施例中简化了沟道孔中的材料层的形成，提高了器件的可靠性。
S102，去除牺牲层102，在第一介质层101的上表面和沟道层104的外侧壁上，依次形成第二介质层107、存储层108和金属层109，参考图10、11、12和图13所示。
在制备好漏极层106后，可以去除牺牲层102，参考图10所示，这样在衬底100上保留了第一介质层101，以及第一介质层101中的沟道孔，沟道孔中形成有沟道层104，沟道层104的上表面高于第一介质层101，沟道层104上方形成有漏极层106，漏极层106与沟道层104接触。
而后，可以在第一介质层101的上表面和沟道层104的外侧壁上，依次形成第二介质层107、存储层108和金属层109，参考图12所示。具体的，可以依次沉积第二介质材料、存储材料和金属材料，以覆盖第一介质层101上表面、沟道层104和漏极层106的外侧壁，以及漏极层106的上表面。在沉积金属材料后，还可以沉积绝缘材料覆盖金属材料，参考图11所示，第一介质层上的绝缘材料的上表面可以超过漏极层106的上表面，这样利用平坦化工艺去除漏极层上的绝缘材料、金属材料、存储材料和第二介质材料后，可以得到平整的上表面，参考图12所示，此时第一介质层101的上表面，以及沟道层104和漏极层106的侧壁上依次形成有第二介质层107、存储层108、金属层109和绝缘层110，参考图12所示。
其中，第二介质层107的材料可以为氧化硅层，存储层108可以为铁电薄膜，当然也可以是其他存储结构，金属层可以为与铁电材料相匹配的金属或合金材料，如Ta，Ti，铜，TiN或TaN等，本领域技术人员可以根据铁电薄膜材料设置相应的金属层，铁电薄膜的材料例如可以为HfZrO4或者HfSiO4等，绝缘层110可以为氧化硅层。
之后，可以在形成覆盖第二介质层107、存储层108、金属层109和漏极层106的保护层111，以对这些膜层进行保护，参考图13所示。保护层111可以与绝缘层110的材料一致，即保护层111也可以是氧化硅层。
S103，利用刻蚀工艺形成贯穿至衬底100的源极引出孔112，参考图14、图15和图16所示。
由于衬底100上已经形成多层膜层，仅此需要对这些膜层进行刻蚀从而暴露出衬底100，因此可以利用刻蚀工艺形成贯穿至衬底100的源极引出孔112，具体的，可以对保护层111、绝缘层110、金属层109、存储层108、第二介质层107进行刻蚀，从而形成贯穿至衬底100的源极引出孔112，源极引出孔112可以以衬底100作为刻蚀停止层得到，也可以通过过刻蚀衬底100得到。
在漏极层106上未形成有保护层111时，可以不进行漏极引出孔的刻蚀，而若漏极层106上形成有保护层111，则可以对保护层111进行刻蚀，以形成贯穿至漏极层106的漏极引出孔114，参考图14所示。漏极引出孔114可以以漏极层106作为刻蚀停止层得到，也可以过刻蚀漏极层106得到。
在金属层109上方未形成有绝缘层110和保护层111时，可以不进行栅极引出孔的刻蚀，而若金属层109上方形成有保护层111，则可以对保护层111进行刻蚀，以形成贯穿至金属层109的栅极引出孔113，若金属层109上方形成有绝缘层110和保护层111，则可以对保护层111和绝缘层110进行刻蚀，以形成贯穿至金属层109的栅极引出孔113，参考图14所示。栅极引出孔113可以以金属层109作为刻蚀停止层刻蚀得到，也可以过刻蚀金属层109得到。
而后，可以在源极引出孔112、漏极引出孔114和栅极引出孔113中分别形成源极接触塞116、漏极接触塞118和栅极接触塞117，参考图16所示，源极接触塞116、漏极接触塞118和栅极接触塞117可以为金属材料，例如可以为铝。本实施例中，可以同时进行源极引出孔112、漏极引出孔114和栅极引出孔113的填充，同时形成源极接触塞116、漏极接触塞118和栅极接触塞117，进一步提高制造工艺的集成度，降低制造成本。
在进行源极引出孔112、漏极引出孔114和栅极引出孔113的填充之前，还可以在源极引出孔112、漏极引出孔114和栅极引出孔113的侧壁上形成阻挡层115，参考图15所示。具体的，可以沉积阻挡材料，并去除源极引出孔112、漏极引出孔114和栅极引出孔113之外的阻挡材料以及源极引出孔112、漏极引出孔114和栅极引出孔113底部的阻挡材料，从而形成源极引出孔112、漏极引出孔114和栅极引出孔113侧壁上的阻挡层115。阻挡层115可以为氧化物层，例如可以是氧化硅。
之后，可以沉积金属材料以填充源极引出孔112、漏极引出孔114和栅极引出孔113，利用CMP工艺可以去除源极引出孔112、漏极引出孔114和栅极引出孔113之外的金属材料，从而得到源极引出孔112、漏极引出孔114和栅极引出孔113中的源极接触塞116、漏极接触塞118和栅极接触塞117，参考图16所示。
之后，可以在源极接触塞116、漏极接触塞118和栅极接触塞117上方形成金属电极(图未示出)。具体的，可以沉积金属电极层，进而通过光刻和刻蚀工艺，刻蚀得到所需的金属电极层，金属电极层可以为铜合金或者金属铝。
本申请实施例中，通过沉积和刻蚀得到了在沟道孔外部与沟道接触的第二介质层、存储层和金属层，相比于将这些层设置于沟道孔内部，降低了工艺复杂度，提高了这些膜层的可靠性。
本申请实施例提供了一种三维NAND存储器的制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，通常来说，沟通孔的尺寸较小，因此相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。
基于以上实施例提供的一种三维NAND存储器的制造方法，本申请实施例还提供了一种三维NAND存储器，参考图16所示，三维NAND存储器包括：
衬底；所述衬底上形成有第一介质层；所述第一介质层中形成有沟道孔，所述沟道孔中形成有沟道层，所述沟道层的上表面高于所述第一介质层，所述沟道层的上部形成有漏极层，所述漏极层与所述沟道层接触；
依次形成于所述第一介质层的上表面和所述沟道层的外侧壁的第二介质层、存储层和金属层；
贯穿至衬底的源极引出孔。
可选的，所述存储器还包括：
覆盖所述第二介质层、存储层、金属层和漏极层的保护层；
贯穿所述保护层至所述漏极层的漏极引出孔，以及贯穿所述保护层至所述金属层的栅极引出孔。
可选的，所述存储器还包括：
分别形成于所述源极接触孔、漏极接触孔和栅极接触孔中的源极接触塞、漏极接触塞和栅极接触塞。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于存储器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种三维NAND存储器的制造方法，其特征在于，包括：
提供衬底；所述衬底上形成有第一介质层和牺牲层构成的堆叠层，所述堆叠层中形成有贯穿至所述衬底的沟道孔，所述沟道孔中形成有沟道层，所述沟道孔开口处形成有与所述沟道层接触的漏极层；
去除所述牺牲层；在所述第一介质层的上表面和所述沟道层的外侧壁，依次形成第二介质层、存储层和金属层；
利用刻蚀工艺形成贯穿至衬底的源极引出孔。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一介质层的上表面和所述沟道层的外侧壁，依次形成第二介质层、存储层和金属层，包括：
依次沉积第二介质材料、存储材料和金属材料，以覆盖所述第一介质层上表面、所述沟道层和所述漏极层的外侧壁，以及所述漏极层的上表面；
利用平坦化工艺，去除所述漏极层的上表面的所述金属材料、所述存储材料和所述第二介质材料。
3.根据权利要求1所述的方法，其特征在于，在形成所述源极引出孔之前，所述方法还包括：
形成覆盖所述第二介质层、所述存储层、所述金属层和所述漏极层的保护层；
所述方法还包括：
对所述保护层进行刻蚀，得到贯穿至所述漏极层的漏极引出孔以及贯穿至所述金属层的栅极引出孔。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在所述源极引出孔、所述漏极引出孔和所述栅极引出孔中分别形成源极接触塞、漏极接触塞和栅极接触塞。
5.根据权利要求3所述的方法，其特征在于，所述牺牲层为氮化硅，所述沟道层为多晶硅，所述漏极层为掺杂的多晶硅，所述第一介质层、所述第二介质层和所述保护层为氧化硅。
6.根据权利要求1-5任意一项所述的方法，其特征在于，所述存储层为铁电材料。
7.根据权利要求1-5任意一项所述的方法，其特征在于，所述沟道层形成于所述沟道孔的内壁，所述沟道孔中还填充有填充层；所述沟道层、所述填充层和所述漏极层通过以下过程形成：
依次沉积沟道材料和填充材料，并进行平坦化工艺，以形成与所述沟道孔侧壁和底部接触的沟道层，以及与所述沟道层侧壁和底部接触的填充层；
对所述沟道孔中的沟道层和填充层进行回刻，以在所述沟道孔的开口处形成盲孔；
在所述盲孔中形成漏极层。
8.一种三维NAND存储器，其特征在于，包括：
衬底；所述衬底上形成有第一介质层；所述第一介质层中形成有沟道孔，所述沟道孔中形成有沟道层，所述沟道层的上表面高于所述第一介质层，所述沟道层的上部形成有漏极层，所述漏极层与所述沟道层接触；
依次形成于所述第一介质层的上表面和所述沟道层的外侧壁的第二介质层、存储层和金属层；
贯穿至衬底的源极引出孔。
9.根据权利要求8所述的存储器，其特征在于，所述存储器还包括：
覆盖所述第二介质层、所述存储层、所述金属层和所述漏极层的保护层；
贯穿所述保护层至所述漏极层的漏极引出孔，以及贯穿所述保护层至所述金属层的栅极引出孔。
10.根据权利要求9所述的存储器，其特征在于，所述存储器还包括：
分别形成于所述源极接触孔、所述漏极接触孔和所述栅极接触孔中的源极接触塞、漏极接触塞和栅极接触塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010185973.2A CN111370410B (zh) | 2020-03-17 | 2020-03-17 | 一种三维nand存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010185973.2A CN111370410B (zh) | 2020-03-17 | 2020-03-17 | 一种三维nand存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370410A true CN111370410A (zh) | 2020-07-03 |
| CN111370410B CN111370410B (zh) | 2023-07-25 |
Family
ID=71208949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010185973.2A Active CN111370410B (zh) | 2020-03-17 | 2020-03-17 | 一种三维nand存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370410B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022141020A1 (zh) * | 2020-12-29 | 2022-07-07 | 华为技术有限公司 | 一种存储器件、电子设备 |
| WO2022193099A1 (zh) * | 2021-03-15 | 2022-09-22 | 京东方科技集团股份有限公司 | 金属网格的制备方法、薄膜传感器及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298792A (zh) * | 2016-09-30 | 2017-01-04 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN108735743A (zh) * | 2017-04-14 | 2018-11-02 | 上海磁宇信息科技有限公司 | 一种超高密度随机存储器制造方法 |
| CN109768087A (zh) * | 2018-12-20 | 2019-05-17 | 中国科学院微电子研究所 | 半导体器件、其制造方法、集成电路及电子设备 |
| CN110473920A (zh) * | 2018-05-10 | 2019-11-19 | 爱思开海力士有限公司 | 铁电半导体器件及其制造方法 |
| CN110828461A (zh) * | 2018-08-13 | 2020-02-21 | 无锡拍字节科技有限公司 | 三维铁电存储器件 |
-
2020
- 2020-03-17 CN CN202010185973.2A patent/CN111370410B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298792A (zh) * | 2016-09-30 | 2017-01-04 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN108735743A (zh) * | 2017-04-14 | 2018-11-02 | 上海磁宇信息科技有限公司 | 一种超高密度随机存储器制造方法 |
| CN110473920A (zh) * | 2018-05-10 | 2019-11-19 | 爱思开海力士有限公司 | 铁电半导体器件及其制造方法 |
| CN110828461A (zh) * | 2018-08-13 | 2020-02-21 | 无锡拍字节科技有限公司 | 三维铁电存储器件 |
| CN109768087A (zh) * | 2018-12-20 | 2019-05-17 | 中国科学院微电子研究所 | 半导体器件、其制造方法、集成电路及电子设备 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022141020A1 (zh) * | 2020-12-29 | 2022-07-07 | 华为技术有限公司 | 一种存储器件、电子设备 |
| WO2022193099A1 (zh) * | 2021-03-15 | 2022-09-22 | 京东方科技集团股份有限公司 | 金属网格的制备方法、薄膜传感器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370410B (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110088903B (zh) | 三维存储器件及其制作方法 | |
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| US10763264B2 (en) | Method for forming dynamic random access memory structure | |
| CN113517302A (zh) | 存储器件及其形成方法 | |
| CN113889480A (zh) | 三维存储器器件及其制造方法 | |
| CN110088906B (zh) | 三维存储器件中的高k电介质层及其形成方法 | |
| US10770464B2 (en) | Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same | |
| CN110896074A (zh) | 集成电路存储器及其制造方法 | |
| CN111564442B (zh) | 半导体结构及制备方法 | |
| US11315945B2 (en) | Memory device with lateral offset | |
| CN111370410B (zh) | 一种三维nand存储器及其制造方法 | |
| CN111430361A (zh) | 一种3d nand存储器件的制造方法 | |
| US20210296361A1 (en) | Three-dimensional memory devices and fabrication methods thereof | |
| CN112002695B (zh) | 一种3d nand存储器件的制造方法 | |
| WO2020244198A1 (zh) | 存储结构及其形成方法 | |
| US11727976B2 (en) | Semiconductor devices including ferroelectric memory and methods of forming the same | |
| CN109755312B (zh) | 纳米线晶体管及其制备方法 | |
| TW202303976A (zh) | 半導體裝置及其製造方法 | |
| KR100903460B1 (ko) | 갭필링층 형성단계를 갖는 메모리셀 제조방법 및 그 구조 | |
| US11195841B2 (en) | Integrated circuit and method for manufacturing the same | |
| CN117835691A (zh) | 半导体结构及其制备方法 | |
| CN117794239A (zh) | 半导体结构和半导体结构的制造方法 | |
| CN111430362A (zh) | 一种3d nand存储器件的制造方法 | |
| CN114093818A (zh) | 半导体结构及其制备方法 | |
| CN118053911A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |