WO2020244198A1 - 存储结构及其形成方法 - Google Patents
存储结构及其形成方法 Download PDFInfo
- Publication number
- WO2020244198A1 WO2020244198A1 PCT/CN2019/127856 CN2019127856W WO2020244198A1 WO 2020244198 A1 WO2020244198 A1 WO 2020244198A1 CN 2019127856 W CN2019127856 W CN 2019127856W WO 2020244198 A1 WO2020244198 A1 WO 2020244198A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- groove
- trench
- layer
- insulating layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000002955 isolation Methods 0.000 claims description 96
- 238000005530 etching Methods 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000003860 storage Methods 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract 2
- 239000003989 dielectric material Substances 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Abstract
一种存储结构及其形成方法，其中所述存储结构，包括：半导体衬底，半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，第一凹槽中填充满绝缘层；位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；位于第二凹槽底部两侧的部分绝缘层中的第三凹槽，第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；位于第二凹槽和第三凹槽中栅极结构。本发明的存储结构减小了漏电流的大小。
Description
本发明涉及存储器领域，尤其涉及一种存储结构及其形成方法。
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
但是现有的存储器中由电容器和晶体管组成的存储结构存在漏电流的问题，存储器的性能仍有待提升。
发明内容
本发明所要解决的技术问题是减小存储器中由电容器和晶体管组成的存储结构的漏电流。
为此，本发明提供了一种存储结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层；
刻蚀所述有源区，在每个有源区中形成沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；
刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面的第三凹槽，所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；
在所述第二凹槽和第三凹槽中形成栅极结构。
可选的，所述两个第二凹槽之间的有源区侧壁上以及绝缘层中形成有抗刻蚀介电层，所述抗刻蚀介电层的材料与绝缘层的材料不相同。
可选的，所述抗刻蚀介电层的深度大于第三凹槽和第二凹槽的总深度，所述抗刻蚀介电层沿列方向上的宽度大于第三凹槽沿列方向上的宽度。
可选的，所述抗刻蚀介电层的形成过程包括：在所述绝缘层和有源区上形成掩膜层，所述掩膜层中具有沿行方向分布的若干开口，每一个开口至少暴露出有源区两侧的部分绝缘层表面；以所述掩膜层为掩膜，沿开口刻蚀所述绝缘层，在所述绝缘层中形成第四凹槽，所述第四凹槽暴露出有源区的部分侧壁；形成填充满第四凹槽的抗刻蚀介电层。
可选的，在刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成暴露出第二凹槽底部的部分有源区侧壁的第三凹槽之前，在所述第二凹槽的侧壁形成保护侧墙。
可选的，所述半导体衬底上形成的行列排布的若干分立的有源区的具体过程为：在所述半导体衬底上形成沿列方向排布的若干分立的长条形主动区，相邻长条形主动区之间具有第一沟槽，所述第一沟槽中填充满第一隔离层；刻蚀所述长条形主动区和第一隔离层，在长条形主动区和第一隔离层中形成若干沿行方向排布的第二沟槽，所述第二沟槽将长条形主动区断开，形成行列排布的若干分立的有源区，所述第一沟槽和第二沟槽构成第一凹槽。
可选的，形成填充满第二沟槽的第二隔离层，所述第一隔离层和第二隔离层构成绝缘层。
可选的，在形成所述第二隔离层之前，刻蚀第二沟槽底部的长条形主动区和第一隔离层，在第二沟槽底部的长条形主动区和第一隔离层中形成第三沟槽，所述第三沟槽沿行方向上的尺寸大于第二沟槽沿行方向上的尺寸；在第三沟槽和第二沟槽中形成第二隔离层。
可选的，所述第二沟槽的深度或者第二沟槽与第三沟槽的总深度大于第二凹槽和第三凹槽的总深度。
可选的，所述第三凹槽仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面。
可选的，所述第三凹槽除了暴露出第二凹槽底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁表面，或者有源区的远离第二凹槽一侧侧壁的部分表面。
可选的，所述栅极结构包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。
可选的，还包括：形成与栅极连接的字线；在所述绝缘层上形成与源极连接的电容器；在所述绝缘层上形成与漏极连接的位线。
本发明还提供了一种存储结构，包括：
半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层；
位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；；
位于所述第二凹槽底部两侧的部分绝缘层中的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；
位于所述第二凹槽和第三凹槽中栅极结构。
可选的，所述两个第二凹槽之间的有源区侧壁上以及绝缘层中形成有抗刻蚀介电层，所述抗刻蚀介电层的材料与绝缘层的材料不相同。
可选的，所述抗刻蚀介电层的深度大于第三凹槽和第二凹槽的总深度，所述抗刻蚀介电层沿列方向上的宽度大于第三凹槽沿列方向上的宽度。
可选的，所述第二凹槽的侧壁形成有保护侧墙。
可选的，所述第一凹槽包括沿列方向排布的第一沟槽和沿行方向排布的第二沟槽，所述第一沟槽中填充满第一隔离层，所述第二沟槽中填充满第二隔离层；。
可选的，所述第二沟槽底部还形成有第三沟槽，所述第三沟槽沿行方向上的尺寸大于第二沟槽沿行方向上的尺寸，所述在第三沟槽和第二沟槽中填充满第二隔离层；。
可选的，所述第二沟槽的深度或者第二沟槽与第三沟槽的总深度大于第二凹槽和第三凹槽的总深度。
可选的，所述第三凹槽仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面。
可选的，所述第三凹槽除了暴露出第二凹槽底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁表面，或者有源区的远离第二凹槽一侧侧壁的部分表面。
可选的，所述栅极结构包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。
可选的，还包括：与所述栅极连接的字线；位于所述绝缘层上的与源极连接的电容器；位于所述绝缘层上的与漏极连接的位线。
与现有技术相比，本发明技术方案具有以下优点：
本发明的存储结构的形成方法，在刻蚀所述有源区，在每个有源区中形成沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极后，刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面的第三凹槽，所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；然后在所述第二凹槽和第三凹槽中形成栅极结构。通过形成前述所述的第三凹槽结构，在第三凹槽和第二凹槽中形成栅极结构时，使得栅极结构至少覆盖源极和漏极之间的有源区(沟道区)的至少三个侧面，使得栅极结构的面积增大，栅极结构对沟道区的控制能力增强，并且限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。
进一步，所述第三凹槽除了暴露出第二凹槽底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁(第二隔离层对应的位置)表面，或者有源区的远离第二凹槽一侧侧壁的部分表面，这样的第三凹槽结构，当在第三凹槽和第二凹槽中形成栅极结构后，使得栅极结构环绕源极和漏极之间有源区(沟道区)的四周侧壁，使得栅极结构的面积更大，栅极结构对沟道区的控制能力更强，并且进一步限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而更有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。
进一步，所述两个第二凹槽之间的有源区侧壁上以及绝缘层中形成有抗刻蚀介电层，所述抗刻蚀介电层的材料与绝缘层的材料不相同，所述抗刻蚀介电层在后续刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成至少暴露 出第二凹槽底部的有源区两侧侧壁的部分表面的第三凹槽时，防止相邻的第二凹槽或者相邻的第三凹槽之间连通，以在后续形成独立的两个字线(栅极结构)。
进一步，在刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成暴露出第二凹槽底部的部分有源区侧壁的第三凹槽之前，在所述第二凹槽的侧壁形成保护侧墙。所述保护侧墙在后续刻蚀去除底部两侧的部分绝缘层时，保护第二凹槽侧壁两侧的源极和漏极不会受到刻蚀损伤，以及使得第二凹槽的窗口特征尺寸不会改变。
本发明的存储结构，包括位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；位于所述第二凹槽底部两侧的部分绝缘层中的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；位于所述第二凹槽和第三凹槽中栅极结构。使得栅极结构至少覆盖源极和漏极之间的有源区(沟道区)的至少三个侧面，使得栅极结构的面积增大，栅极结构对沟道区的控制能力增强，并且限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。
图1-28为本发明实施例存储结构形成过程的结构示意图。
如背景技术所言，现有的存储结构存在漏电流的问题，存储器的性能仍有待提升。
研究发现，现有为了减小DRAM中存储电容的漏电流、增大晶体管的关断阻抗，通常采用沟槽型的晶体管结构，沟槽型的晶体管结构的具体结构包括半导体衬底；位于半导体衬底中的沟槽，位于沟槽中的栅极；位于沟槽两侧的半导体衬底中漏区和源区。沟槽型的晶体管的栅极与字线相连、漏区与位线相连、源区与电容器相连。当晶体管关断时，部分电子会从源区泄漏到半导体衬 底中，使得DRAM的存储器的存储能力越差，因而如何减小存储结构漏电流成为亟待解决的问题。
为此，本发明提供了一种存储结构及其形成方法，其中所述存储结构的形成方法，在刻蚀所述有源区，在每个有源区中形成沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极后，刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面的第三凹槽，所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；然后在所述第二凹槽和第三凹槽中形成栅极结构。通过形成前述所述的第三凹槽结构，在第三凹槽和第二凹槽中形成栅极结构时，使得栅极结构至少覆盖源极和漏极之间的有源区(沟道区)的至少三个侧面，使得栅极结构的面积增大，栅极结构对沟道区的控制能力增强，并且限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-28为本发明实施例存储结构形成过程的结构示意图。
参考图9-图12，图10为图9沿切割线EF方向获得的剖面结构示意图，图11为图9沿切割线GH方向获得的剖面结构示意图，图12为图9沿切割线LM方向获得的剖面结构示意图，提供半导体衬底201，所述半导体衬底201上形成有行列排布的若干分立的有源区212，相邻有源区212之间具有第一凹槽，所述第一凹槽中填充满绝缘层。
所述若干分立的有源区212可以通过刻蚀半导体衬底201形成也可以通过外延工艺形成。
本实施例中，通过刻蚀半导体衬底201形成所述有源区212，下面结合附 图(图1-图12)对有源区的形成过程进行详细的描述，所述有源区212形成的过程包括：
参考图1-图3，图2为图1沿切割线AB方向获得的剖面结构示意图,图3为图1沿切割线CD方向获得的剖面结构示意图，提供半导体衬底201，在所述半导体衬底201上形成沿列方向排布的若干分立的长条形主动区202，相邻长条形主动区202之间具有第一沟槽，所述第一沟槽中填充满第一隔离层203。
所述半导体衬底201的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中所述半导体衬底201为硅衬底。所述半导体衬底中根据需要掺杂一定的杂质离子，所述杂质离子可以为N型杂质离子或P型杂质离子。在一实施例中，所述掺杂包括阱区掺杂和源漏区掺杂。
所述长条形主动区202后续用于形成若干分立的有源区212(参考图9-12)，所述第一隔离层203后续用于有源区212之间的电学隔离。在一实施例中，所述长条形主动区202和第一隔离层203的形成过程为：在所述半导体衬底201上形成掩膜层(图中未示出)，所述掩膜层中具有沿列方向平行排布的若干开口；以所述掩膜层为掩膜，沿开口刻蚀所述半导体衬底201，在所述半导体衬底201中形成沿列方向排布的若干分立的长条形主动区202，相邻的长条形主动区202之间具有第一沟槽；在所述第一沟槽中以及掩膜层表面形成隔离材料层，所述隔离材料层填充满所述第一沟槽；平坦化去除长条形主动区202表面上的隔离材料层和掩膜层，在所述第一沟槽中形成第一隔离层203。需要说明的是，本申请中所述列方向为平行于x轴方向，图2和图3中为了方便示意，将长条形主动区202与半导体衬底201通过虚线进行区分。
所述第一隔离层203的材料可以为氧化硅、氮化硅、氮氧化硅或其他合适的隔离材料。本实施例中，所述第一隔离层203的材料为氧化硅。
参考图4，在所述长条形主动区202和第一隔离层203上形成若干沿行方向排布的第一掩膜图形210；在所述第一掩膜图形210的两侧侧壁形成第二掩膜图形204。
所述若干第一掩膜图形210沿行方向平行排布，所述行方向与列方向垂直。 本实施例中，所述行方向为平行于y轴的方向。
后续绝缘层中形成第四凹槽的位置与所述第一掩膜图形210的位置对应。后续有源区中形成沿行方向分布的两个第二凹槽的位置与第二掩膜图形204的位置对应。
本实施例中，所述第一掩膜图形210和第二掩膜图形204的材料不相同。在一实施例中，所述第一掩膜图形210的材料为氮化硅，所述第二掩膜图形204的材料为氮氧化硅。在其他实施例中，所述第一掩膜图形210和第二掩膜图形204可以采用其他合适的材料。
在一实施例中，所述第二掩膜图形204的形成过程为：在所述第一掩膜图形210表面以及长条形主动区202和第一隔离层203表面形成第二掩膜材料层(图中未示出)；无掩膜刻蚀所述第二掩膜材料层，在所述第一掩膜图形210的两侧侧壁形成第二掩膜图形204。
在其他实施例中，可以不先形成第一掩膜图形，先在长条形主动区和第一隔离层上形成第二掩膜图形，形成第二掩膜图形后，后续同时形成第一掩膜图形和第三掩膜图形。
参考图4和图5，在所述第二掩膜图形204的侧壁表面形成第三掩膜图形206。
在一实施例中，所述第三掩膜图形206的形成过程为：在所述第一掩膜图形210和第二掩膜图形204表面以及长条形主动区202和第一隔离层203表面形成第三掩膜材料层205；无掩膜刻蚀所述第三掩膜材料层205，在所述第二掩膜图形204的侧壁表面形成第三掩膜图形206。
所述第三掩膜图形206作为后续刻蚀所述长条形主动区和第一隔离层，在长条形主动区和第一隔离层中形成若干沿行方向排布的第二沟槽时的掩膜。所述第三掩膜图形206的材料可以为无定型碳或其他合适的材料。
本实施例中，第一掩膜图形210、第二掩膜图形204和第三掩膜图形206的掩膜结构，由于第二掩膜图形204和第三掩膜图形206都是依次自对准的形成在第一掩膜图形210两侧侧壁上，使得第一掩膜图形210、第二掩膜图形204和第三掩膜图形206的位置精度和尺寸的精度均较高，提高了后续形成第二沟槽，第二凹槽、第四凹槽的位置和尺寸的精度，有利于提高存储结构性能，并 且无需多次光刻和刻蚀形成掩膜的工艺，节省了工艺步骤。
参考图7，刻蚀所述长条形主动区202(参考图6)和第一隔离层203，在长条形主动区202和第一隔离层203中形成若干沿行方向排布的第二沟槽207，所述第二沟槽207将长条形主动区202断开，形成行列排布的若干分立的有源区212，所述第一沟槽和第二沟槽207构成第一凹槽。
本实施例中，刻蚀所述长条形主动区202和和第一隔离层203时以所述第三掩膜图形206、第二掩膜图形204和第一掩膜图形210作为掩膜，刻蚀工艺采用各向异性的干法刻蚀工艺，比如可以采用各向异性的等离子刻蚀工艺。
本实施例中，请参考图8，在形成第二沟槽207后，继续刻蚀第二沟槽207底部的长条形主动区和第一隔离层203，在第二沟槽207底部的长条形主动区和第一隔离层203中形成第三沟槽209，所述第三沟槽209沿行方向上的尺寸大于第二沟槽207沿行方向上的尺寸。
刻蚀形成第三沟槽209的工艺为各向同性的刻蚀工艺，在一实施例中，所述各向同性的刻蚀工艺为湿法刻蚀。
本实施例中，所述第三沟槽209沿行方向上的尺寸大于第二沟槽207沿行方向上的尺寸是指所述第三沟槽209沿y轴方向上的尺寸大于第二沟槽207沿y轴方向上的尺寸，后续在形成第二隔离层时，形成的第二隔离层的底部的尺寸较大，使得后续形成的源极与底部半导体衬底的连通区域的面积变小，从而减小了源极中的电流向半导体衬底中的泄露路径的面积，从而减小漏电流。需要说明的是，所述第三沟槽209和第二沟槽207的尺寸均是指第三沟槽209和第二沟槽207沿y轴方向上的最大尺寸。
需要说明的是，在其他实施例中，可以不形成第三沟槽，后续直接在第二沟槽中形成第二隔离层。
所述第二沟槽207的深度或者第二沟槽207与第三沟槽209的总深度大于后续形成的第二凹槽和第三凹槽的总深度，后续在第二沟槽207中或者在第二沟槽207与第三沟槽209中形成第二隔离层时，所述第二隔离层能很好的隔离相邻的有源区以及字线(栅极结构)。
参考图9-12，在第三沟槽和第二沟槽中形成第二隔离层或浅沟槽隔离层211。
所述第二隔离层或浅沟槽隔离层211和绝缘层203用于隔离相邻的有源区212，若干有源区212在半导体衬底上呈行列排布(参考图10)。
本实施例中，所述形成的第二隔离层或浅沟槽隔离层211可以与第一掩膜图形210的顶部表面齐平，所述第二隔离层或浅沟槽隔离层211的材料可以为氧化硅。
形成第二隔离层或浅沟槽隔离层211后，所述第二隔离层或浅沟槽隔离层211和第一隔离层203构成绝缘层。
参考图13，图13在图12的基础上进行，去除所述第一掩膜图形210(参考图12)，形成沿行方向分布的若干开口(第一开口)213，每一个开口至少暴露出有源区212两侧的部分绝缘层(第一隔离层203)表面。
去除所述第一掩膜层210可以采用湿法刻蚀，由于第一掩膜图形210的材料与第二掩膜图形204、第三掩膜图形206以及第二隔离层211的材料不相同，使得刻蚀的选择非常灵活，因而在去除所述第一掩膜层210时，对第一掩膜层210的刻蚀速率大于对第二掩膜图形204、第三掩膜图形206以及第二隔离层211的刻蚀速率，使得第二掩膜图形204、第三掩膜图形206以及第二隔离层211被刻蚀量的较少或者被刻蚀的量基本可以忽略，第二掩膜图形204、第三掩膜图形206以及第二隔离层211被保留作为刻蚀所述绝缘层(第一隔离层203)，在所述绝缘层(第一隔离层203)中形成第四凹槽时的掩膜层。
参考图14，以所述掩膜层(第二掩膜图形204、第三掩膜图形206以及第二隔离层211)为掩膜，沿开口213刻蚀所述绝缘层(第一隔离层203)，在所述绝缘层(第一隔离层203)中形成第四凹槽214，所述第四凹槽214暴露出有源区的部分侧壁。
所述第四凹槽214的深度大于第二隔离层211的深度。
参考图15，形成填充满第四凹槽的抗刻蚀介电层215。
所述形成的抗刻蚀介电层215位于后续形成的两个第二凹槽之间的有源区212侧壁上以及绝缘层203中(参考图16)，所述抗刻蚀介电层215的材料与绝缘层的材料不相同，所述抗刻蚀介电层215的材料为氮化硅、氮氧化硅或其他合适的材料，本实施例中抗刻蚀介电层215的材料为氮化硅，所述抗刻蚀介电层215在后续刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成至 少暴露出第二凹槽底部的有源区两侧侧壁的部分表面的第三凹槽时，防止相邻的第二凹槽或者相邻的第三凹槽之间连通，以在后续形成独立的两个字线(栅极结构)。
所述抗刻蚀介电层215的深度大于后续形成的第三凹槽和第二凹槽的总深度，所述抗刻蚀介电层215沿列方向上的宽度大于第三凹槽沿列方向上的宽度，在后续形成第三凹槽时，以更好的防止相邻的第二凹槽或者相邻的第三凹槽之间连通，减小第三凹槽形成的工艺难度。
在一实施例中，所述抗刻蚀介电层215的形成过程包括：在所述开口和第四凹槽中以及第二掩膜图形204、第三掩膜图形206以及第二隔离层211表面形成抗刻蚀介质材料层，所述抗刻蚀介质材料层填充满开口和第四凹槽；平坦化去除第二掩膜图形204、第三掩膜图形206以及第二隔离层211顶部表面上的抗刻蚀介质材料层，在所述开口和第四凹槽中形成抗刻蚀介电层215。
参考图17和图18，图17在图11和图16的基础上进行，图18在图15的基础上进行，去除所述第二掩膜图形204(参考图15)，形成若干沿行方向排布的若干开口(第二开口)216，每一个开口216至少暴露出有源区212的表面。
每一个有源区212上对应都有两个开口216，后续在沿两个开口216刻蚀有源区212时，在每个有源区212中能形成沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区212分成位于中间的漏极和分别位于漏极两侧的两个源极。
去除所述第二掩膜图形204可以采用湿法刻蚀工艺。
本实施例中，请参考图18，每一个开口216相应的暴露出底部的绝缘层203的表面以及抗刻蚀介电层215的侧壁表面。
参考图19和图20，图19在图17的基础上进行，图20在图18的基础上进行，沿开口216刻蚀所述有源区212，在每个有源区212中形成沿行方向分布的两个第二凹槽217，所述两个第二凹槽217将每个有源区212分成位于中间的漏极218和分别位于漏极218两侧的两个源极220和219。
在一实施例中，刻蚀所述有源区212采用等离子体刻蚀工艺，等离子体刻蚀工艺采用的气体包括HBr和Cl
2中的一种或几种。
本实施例中，所述形成的两个第二凹槽217是分立的，所述两个第二凹槽217将每个有源区212分成位于中间的漏极218和分别位于漏极218两侧的两个源极220和219，后续形成字线(栅极结构)后，可以形成两个共漏极的沟槽型晶体管。
在其他实施例中，形成两个第二凹槽217后，所述两个第二凹槽217将每个有源区212分成位于中间的源极和分别位于源极两侧的两个漏极，后续形成字线(栅极结构)后，可以形成两个共源极的沟槽型晶体管。
所述形成的第二沟槽217的深度小于第二隔离层211的深度。
本实施例中，刻蚀所述有源区212在每个有源区212中形成沿行方向分布的两个第二凹槽217时，可以同时刻蚀去除开口216底部的部分绝缘层(第一隔离层)203(参考图20)，使得形成的第二凹槽217延伸到有源区212两侧绝缘层(第一隔离层)203中，所述绝缘层(第一隔离层)203形成的第二凹槽217的深度等于或小于所述有源区212中形成的第二凹槽217的深度。
在其他实施例中，在刻蚀所述有源区212在每个有源区212中形成沿行方向分布的两个第二凹槽217时，有源区212材料相对于绝缘层(第一隔离层)203的刻蚀选择比较高，在形成第二凹槽217时，不会对开口216底部的绝缘层进行刻蚀或者刻蚀量非常小，使得形成的第二凹槽217仅位于有源区212中。
在其他实施例中，形成两个第二凹槽217后，所述两个第二凹槽217将每个有源区212分成位于中间的源极和分别位于源极两侧的两个漏极，后续其中一个漏极连接DRAM存储器的电容器，源极连接位线。
参考图21，图21为一个有源区的立体结构示意图，图21中有源区(源极220/219和漏极218)顶部表面上的抗刻蚀介电层以及第三掩膜图形等未示出，在刻蚀去除第二凹槽217底部两侧的部分绝缘层，在绝缘层203中形成暴露出第二凹槽217底部的部分有源区侧壁的第三凹槽之前，在所述第二凹槽217的侧壁形成保护侧墙230。
所述保护侧墙230在后续刻蚀去除底部两侧的部分绝缘层203时，保护第二凹槽217侧壁两侧的源极220/219和漏极218不会受到刻蚀损伤，以及使得第二凹槽217的窗口特征尺寸不会改变。
所述保护侧墙230的材料与绝缘层203的材料不相同，以使得在刻蚀第二 凹槽217底部的绝缘层时，对保护侧墙230的刻蚀量较小。在一实施例中，所述保护侧墙230的材料为氮化硅或氮氧化硅中的一种或几种，所述保护侧墙230也可以采用其他合适的材料。
在一实施例中，所述保护侧墙230的形成过程包括：在所述第二凹槽217的侧壁和底部表面上形成保护侧墙材料层；无掩膜刻蚀去除第二凹槽217底部上的保护侧墙材料层，在所述第二凹槽217的侧壁表面形成保护侧墙230。
参考图22-图24，图22在图21的基础上进行，图23为图22沿切割线A3B3方向获得的剖面结构示意图，图24为图22沿切割线A4B4方向获得的剖面结构示意图，刻蚀去除第二凹槽217底部两侧的部分绝缘层203，在绝缘层203中形成至少暴露出第二凹槽217底部的有源区212两侧侧壁的部分表面的第三凹槽221，所述第三凹槽221与相应的第二凹槽217连通，沿行方向上(x轴方向上)相邻的两个所述第三凹槽221之间不连通。
刻蚀去除第二凹槽217底部两侧的部分绝缘层203可以采用各向同性的湿法刻蚀工艺，在进行刻蚀时，所述抗刻蚀介电层215能防止相邻的两个第二凹槽217之间以及相邻的两个第三凹槽221之间连通。
本实施例中，所述第三凹槽221除了暴露出第二凹槽217底部的有源区212两侧侧壁的部分表面，所述第三凹槽221还暴露出第二沟槽或者第三沟槽的部分侧壁(第二隔离层对应的位置)表面，或者有源区212的远离第二凹槽217一侧侧壁的部分表面。具体的，每一个有源区包括四个侧壁，包括位于x轴方向(行方向)上的两个相对侧壁以及位于y轴方向(列方向)上的两个相对侧壁，所述第三凹槽221包括相互连通的第一部分221a和第二部分221b，第一部分221a位于第二凹槽217底部两侧的绝缘层203中，第一部分221a暴露出第二凹槽217底部的有源区212的两侧侧壁(y轴方向(列方向)上两个相对侧壁)的部分表面，第二部分221b位于有源区212和第二隔离层211之间，第二部分221b暴露出有源区212的远离第二凹槽217一侧侧壁(x轴方向(行方向)上的一个侧壁)的部分表面和第二隔离层211部分表面，第二部分221b与第一部分221a连通。前述的第三凹槽221结构，后续在第三凹槽221和第二凹槽217中形成栅极结构后，使得栅极结构环绕源极220和漏极218之间有源区212(沟道区)的四周侧壁，使得栅极结构的面积更大，栅极结构对沟道 区的控制能力更强，并且进一步限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而更有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。
在其他实施例中，所述第三凹槽可以仅暴露出第二凹槽217底部的有源区212两侧侧壁(y轴方向(列方向)上两个相对侧壁)的部分表面，这样的第三凹槽结构，后续在第三凹槽和第二凹槽217中形成栅极结构后，使得栅极结构至少覆盖源极220和漏极218之间的有源区212(沟道区)的三个侧面，同样使得栅极结构的面积增大，栅极结构对沟道区的控制能力增强，并且限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。
参考图25-图28，图25在图22的基础上进行，图26为栅极结构的立体结构示意图，图27为图25沿切割线A1B1方向的剖面结构示意图，图28为图25沿切割线A2B2方向的剖面结构示意图，在所述第二凹槽和第三凹槽中形成栅极结构223。
在一实施例中，所述栅极结构223包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。
在一实施例中，所述栅介质层为高K介电材料，高K介电材料为HfO
2、TiO
2、HfZrO、HfSiNO、Ta
2O
5、ZrO
2、ZrSiO
2、Al
2O
3、SrTiO
3或BaSrTiO。所述字线的材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。
在其他实施例中，所述栅介质层材料可以为氧化硅，所述字线才可以为多晶硅。
在一实施例中，所述栅极结构的形成过程包括：在所述第三凹槽和第二凹槽的侧壁和底部表面形成栅介质材料层；在所述栅介质材料层上形成栅极材料层；去除高于源极220/219和漏极218顶部表面上的栅介质材料层和栅极材料层，在所述第三凹槽和第二凹槽中形成栅极结构，所述栅极结构包括位于所述 第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。在一实施例中，去除高于源极220/219和漏极218顶部表面上的栅介质材料层和栅极材料层的工艺可以采用化学机械研磨工艺或者回刻蚀工艺，在去除高于源极220/219和漏极218顶部表面上的栅介质材料层和栅极材料层时，可以同时去除高于源极220/219和漏极218顶部表面上的第三掩膜图形206(参考图19)、抗刻蚀介电层215、第二隔离层211。
参考图26，形成的栅极结构223包括连接的第一部分223a，第二部分223b和第三部分223c，所述栅极结构223的第一部分223a填充在第二凹槽217(参考图22)中，栅极结构223的第二部分223b填充在第三凹槽221的第一部分221a(参考图22)中，栅极结构223的第三部分223c填充在在第三凹槽221的第二部分221b(参考图22)中。
在一实施例中，在形成栅极结构223后，存储结构的形成方法，还包括：形成与栅极连接的字线；在所述绝缘层203上形成与源极220(或源极219)连接的电容器(图中未示出)；在所述绝缘层203上形成与漏极218连接的位线(图中未示出)。
本发明实施例还提供了了一种存储结构，参考图25-图28，包括：
半导体衬底201，所述半导体衬底201上形成有行列排布的若干分立的有源区212，相邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层(203和211)；
位于每个有源区212中的沿行方向分布的两个第二凹槽217，所述两个第二凹槽217将每个有源区212分成位于中间的漏极218和分别位于漏极两侧的两个源极219/220；
位于所述第二凹槽217底部两侧的部分绝缘层(203和211)中的第三凹槽221，所述第三凹槽221至少暴露出第二凹槽217底部的有源区212两侧侧壁的部分表面，且所述第三凹槽221与相应的第二凹槽217连通，沿行方向上相邻的两个所述第三凹槽217之间不连通；
位于所述第二凹槽217和第三凹槽221中栅极结构223。
在一实施例中，所述两个第二凹槽217之间的有源区侧壁上以及绝缘层(203和211)中形成有抗刻蚀介电层215，所述抗刻蚀介电层215的材料与绝 缘层203的材料不相同。
所述抗刻蚀介电层215的深度大于第三凹槽221和第二凹槽217的总深度，所述抗刻蚀介电层215沿列方向上的宽度大于第三凹槽221沿列方向上的宽度。
在一实施例中，所述第二凹槽217的侧壁形成有保护侧墙。
在一实施例中，所述第一凹槽包括沿列方向排布的第一沟槽和沿行方向排布的第二沟槽，所述第一沟槽中填充满第一隔离层203，所述第二沟槽中填充满第二隔离层211，所述第二隔离层或浅沟槽隔离层211与第一隔离层203构成绝缘层。
在一实施例中，所述第二沟槽底部还形成有第三沟槽，所述第三沟槽沿行方向上的尺寸大于第二沟槽沿行方向上的尺寸，所述在第三沟槽和第二沟槽中填充满第二隔离层或浅沟槽隔离层。
在一实施例中，所述第二沟槽的深度或者第二沟槽与第三沟槽的总深度大于第二凹槽217和第三凹槽221的总深度。
本实施例中，所述第三凹槽221除了暴露出第二凹槽217底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁表面，或者有源区212的远离第二凹槽一侧侧壁的部分表面。
在其他实施例中，所述第三凹槽仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面。
在一实施例中，所述栅极结构223包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。
参考图26，形成的栅极结构223包括连接的第一部分223a，第二部分223b和第三部分223c，所述栅极结构223的第一部分223a填充在第二凹槽217(参考图22)中，栅极结构223的第二部分223b填充在第三凹槽221的第一部分221a(参考图22)中，栅极结构223的第三部分223c填充在在第三凹槽221的第二部分221b(参考图22)中。
还包括：与所述栅极连接的字线；位于所述绝缘层203上的与源极219(或220)连接的电容器(图中未示出)；位于所述绝缘层203上的与漏极218连接 的位线(图中未示出)。
需要说明的是，本实施例中关于存储结构其他限定或描述在本实施例中不再赘述，具体请参考前述存储结构形成过程实施例中的相应限定或描述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (24)
- 一种存储结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层；刻蚀所述有源区，在每个有源区中形成沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面的第三凹槽，所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；在所述第二凹槽和第三凹槽中形成栅极结构。
- 如权利要求1所述的存储结构的形成方法，其特征在于，所述两个第二凹槽之间的有源区侧壁上以及绝缘层中形成有抗刻蚀介电层，所述抗刻蚀介电层的材料与绝缘层的材料不相同。
- 如权利要求2所述的存储结构的形成方法，其特征在于，所述抗刻蚀介电层的深度大于第三凹槽和第二凹槽的总深度，所述抗刻蚀介电层沿列方向上的宽度大于第三凹槽沿列方向上的宽度。
- 如权利要求2或3所述的存储结构的形成方法，其特征在于，所述抗刻蚀介电层的形成过程包括：在所述绝缘层和有源区上形成掩膜层，所述掩膜层中具有沿行方向分布的若干开口，每一个开口至少暴露出有源区两侧的部分绝缘层表面；以所述掩膜层为掩膜，沿开口刻蚀所述绝缘层，在所述绝缘层中形成第四凹槽，所述第四凹槽暴露出有源区的部分侧壁；形成填充满第四凹槽的抗刻蚀介电层。
- 如权利要求1或2所述的存储结构的形成方法，其特征在于，在刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成暴露出第二凹槽底部的部分有源区侧壁的第三凹槽之前，在所述第二凹槽的侧壁形成保护侧墙。
- 如权利要求1或2所述的存储结构的形成方法，其特征在于，所述半导体衬底上形成的行列排布的若干分立的有源区的具体过程为：在所述半导体衬底上形成沿列方向排布的若干分立的长条形主动区，相邻长条形主动区 之间具有第一沟槽，所述第一沟槽中填充满第一隔离层；刻蚀所述长条形主动区和第一隔离层，在长条形主动区和第一隔离层中形成若干沿行方向排布的第二沟槽，所述第二沟槽将长条形主动区断开，形成行列排布的若干分立的有源区，所述第一沟槽和第二沟槽构成第一凹槽。
- 如权利要求6所述的存储结构的形成方法，其特征在于，形成填充满第二沟槽的第二隔离层，所述第一隔离层和第二隔离层构成绝缘层。
- 如权利要求7所述的存储结构的形成方法，其特征在于，在形成所述第二隔离层之前，刻蚀第二沟槽底部的长条形主动区和第一隔离层，在第二沟槽底部的长条形主动区和第一隔离层中形成第三沟槽，所述第三沟槽沿行方向上的尺寸大于第二沟槽沿行方向上的尺寸；在第三沟槽和第二沟槽中形成第二隔离层。
- 如权利要求7所述的存储结构的形成方法，其特征在于，所述第二沟槽的深度或者第二沟槽与第三沟槽的总深度大于第二凹槽和第三凹槽的总深度。
- 如权利要求1所述的存储结构的形成方法，其特征在于，所述第三凹槽仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面。
- 如权利要求7所述的存储结构的形成方法，其特征在于，所述第三凹槽除了暴露出第二凹槽底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁表面，或者有源区的远离第二凹槽一侧侧壁的部分表面。
- 如权利要求1所述的存储结构的形成方法，其特征在于，所述栅极结构包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。
- 如权利要求12所述的存储结构的形成方法，其特征在于，还包括：形成与栅极连接的字线；在所述绝缘层上形成与源极连接的电容器；在所述绝缘层上形成与漏极连接的位线。
- 一种存储结构，其特征在于，包括：半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相 邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层；位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；位于所述第二凹槽底部两侧的部分绝缘层中的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；位于所述第二凹槽和第三凹槽中栅极结构。
- 如权利要求14所述的存储结构，其特征在于，所述两个第二凹槽之间的有源区侧壁上以及绝缘层中形成有抗刻蚀介电层，所述抗刻蚀介电层的材料与绝缘层的材料不相同。
- 如权利要求14所述的存储结构，其特征在于，所述抗刻蚀介电层的深度大于第三凹槽和第二凹槽的总深度，所述抗刻蚀介电层沿列方向上的宽度大于第三凹槽沿列方向上的宽度。
- 如权利要求14所述的存储结构，其特征在于，所述第二凹槽的侧壁形成有保护侧墙。
- 如权利要求14所述的存储结构，其特征在于，所述第一凹槽包括沿列方向排布的第一沟槽和沿行方向排布的第二沟槽，所述第一沟槽中填充满第一隔离层，所述第二沟槽中填充满第二隔离层。
- 如权利要求18所述的存储结构，其特征在于，所述第二沟槽底部还形成有第三沟槽，所述第三沟槽沿行方向上的尺寸大于第二沟槽沿行方向上的尺寸，所述在第三沟槽和第二沟槽中填充满第二隔离层。
- 如权利要求19所述的存储结构，其特征在于，所述第二沟槽的深度或者第二沟槽与第三沟槽的总深度大于第二凹槽和第三凹槽的总深度。
- 如权利要求14或19所述的存储结构，其特征在于，所述第三凹槽仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面。
- 如权利要求19所述的存储结构，其特征在于，所述第三凹槽除了暴露出第二凹槽底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁表面，或者有源区的远离第二凹槽一侧侧壁的 部分表面。
- 如权利要求14所述的存储结构的形成方法，其特征在于，所述栅极结构包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。
- 如权利要求23所述的存储结构，其特征在于，还包括：与所述栅极连接的字线；位于所述绝缘层上的与源极连接的电容器；位于所述绝缘层上的与漏极连接的位线。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP19932023.5A EP3982409A4 (en) | 2019-06-04 | 2019-12-24 | MEMORY STRUCTURE AND ITS FORMATION METHOD |
| US17/233,552 US11217593B2 (en) | 2019-06-04 | 2021-04-19 | Memory structure and its formation method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910480732.8 | 2019-06-04 | ||
| CN201910480732.8A CN112038340A (zh) | 2019-06-04 | 2019-06-04 | 存储结构及其形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US17/233,552 Continuation US11217593B2 (en) | 2019-06-04 | 2021-04-19 | Memory structure and its formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2020244198A1 true WO2020244198A1 (zh) | 2020-12-10 |
Family
ID=73575863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2019/127856 WO2020244198A1 (zh) | 2019-06-04 | 2019-12-24 | 存储结构及其形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11217593B2 (zh) |
| EP (1) | EP3982409A4 (zh) |
| CN (1) | CN112038340A (zh) |
| WO (1) | WO2020244198A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11854880B2 (en) | 2021-02-25 | 2023-12-26 | Changxin Memory Technologies, Inc. | Memory device and method for manufacturing the same |
| CN113035775B (zh) * | 2021-02-25 | 2023-04-28 | 长鑫存储技术有限公司 | 存储器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064282A (zh) * | 2006-04-24 | 2007-10-31 | 联华电子股份有限公司 | 沟槽电容动态随机存取存储器元件及其制作方法 |
| CN101086993A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 半导体器件及其制作方法 |
| CN101140936A (zh) * | 2006-09-08 | 2008-03-12 | 奇梦达股份公司 | 集成存储单元阵列 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724575B1 (ko) * | 2006-06-28 | 2007-06-04 | 삼성전자주식회사 | 매립 게이트전극을 갖는 반도체소자 및 그 형성방법 |
| US7939403B2 (en) * | 2006-11-17 | 2011-05-10 | Micron Technology, Inc. | Methods of forming a field effect transistors, pluralities of field effect transistors, and DRAM circuitry comprising a plurality of individual memory cells |
| US8866254B2 (en) * | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| KR101902486B1 (ko) * | 2012-05-16 | 2018-11-13 | 삼성전자주식회사 | Ｍｏｓ 트랜지스터 |
-
2019
- 2019-06-04 CN CN201910480732.8A patent/CN112038340A/zh active Pending
- 2019-12-24 WO PCT/CN2019/127856 patent/WO2020244198A1/zh unknown
- 2019-12-24 EP EP19932023.5A patent/EP3982409A4/en active Pending
-
2021
- 2021-04-19 US US17/233,552 patent/US11217593B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064282A (zh) * | 2006-04-24 | 2007-10-31 | 联华电子股份有限公司 | 沟槽电容动态随机存取存储器元件及其制作方法 |
| CN101086993A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 半导体器件及其制作方法 |
| CN101140936A (zh) * | 2006-09-08 | 2008-03-12 | 奇梦达股份公司 | 集成存储单元阵列 |
Non-Patent Citations (1)
| Title |
|---|
| See also references of EP3982409A4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US11217593B2 (en) | 2022-01-04 |
| CN112038340A (zh) | 2020-12-04 |
| EP3982409A4 (en) | 2022-08-17 |
| US20210242213A1 (en) | 2021-08-05 |
| EP3982409A1 (en) | 2022-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102587153B1 (ko) | 3차원 메모리 디바이스 및 그 제조 방법 | |
| CN112447605A (zh) | Dram存储器及其形成方法 | |
| TWI802469B (zh) | 記憶體裝置及其形成方法 | |
| CN111508897A (zh) | 半导体器件及其形成方法 | |
| US11217593B2 (en) | Memory structure and its formation method | |
| WO2023024415A1 (zh) | 存储器件及其形成方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| CN210272310U (zh) | Dram存储器 | |
| US11189624B2 (en) | Memory structure and its formation method | |
| CN210272357U (zh) | 存储结构 | |
| CN210272356U (zh) | 存储结构 | |
| US20210351189A1 (en) | Memory and method for forming same | |
| CN114005791B (zh) | 存储器件及其形成方法 | |
| TWI824618B (zh) | 半導體結構及其製作方法 | |
| US11626408B2 (en) | Memory device and forming method thereof | |
| WO2024037164A1 (zh) | 半导体器件及其形成方法 | |
| EP4280257A1 (en) | Semiconductor structure and manufacturing method therefor | |
| US20230084851A1 (en) | Storage device and method for forming storage device | |
| WO2023159679A1 (zh) | 半导体结构及其制作方法 | |
| US20240135986A1 (en) | Storage device, method for manufacturing the same, and electronic device including storage device | |
| US20230301064A1 (en) | Semiconductor device and forming method thereof | |
| CN117835691A (zh) | 半导体结构及其制备方法 | |
| KR20230031602A (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| CN117915661A (zh) | 半导体结构及半导体结构的制造方法 | |
| CN115172267A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19932023 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| ENP | Entry into the national phase |
Ref document number: 2019932023 Country of ref document: EP Effective date: 20220104 |