CN111508897A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111508897A
CN111508897A CN201910097600.7A CN201910097600A CN111508897A CN 111508897 A CN111508897 A CN 111508897A CN 201910097600 A CN201910097600 A CN 201910097600A CN 111508897 A CN111508897 A CN 111508897A
Authority
CN
China
Prior art keywords
layer
forming
region
gate structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910097600.7A
Other languages
English (en)
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910097600.7A priority Critical patent/CN111508897A/zh
Priority to US16/749,119 priority patent/US20200251379A1/en
Publication of CN111508897A publication Critical patent/CN111508897A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件及其形成方法，方法包括：提供衬底，衬底包括沿第一方向排列的第一区、第二区和第三区；在衬底上形成多个平行排列的鳍部，各鳍部的延伸方向平行于第一方向；形成横跨多个鳍部的牺牲栅极结构和多个栅极结构，栅极结构位于衬底第一区和第三区上，栅极结构的延伸方向为第二方向，牺牲栅极结构位于第二区上；在衬底上形成介质层；在介质层上形成具有第一开口和第二开口的掩膜层，第一开口位于第二区上暴露出牺牲栅极结构，第二开口位于第一区和第三区上暴露出部分栅极结构；以掩膜层为掩膜，刻蚀第一开口底部的牺牲栅极结构和鳍部、以及第二开口暴露出的部分栅极结构，分别形成第一沟槽和第二沟槽。所述方法提高了半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件，目前正被广泛应用，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
鳍式场效应晶体管(Fin FET)等三维结构的设计成为本领域关注的热点。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，Fin FET一般具有从衬底上向上垂直延伸的多个薄的鳍部，所述鳍部中形成Fin FET的沟道，在鳍部上形成栅极结构，在栅极结构的两侧的鳍部中形成有源区和漏区，且相邻鳍部之间通过隔离结构隔离开来。
随着器件的不断小型化，为了制作尺寸更小、分别更密集的鳍部，隔离结构的制作也出现了新的技术，例如一种单扩散隔断隔离结构的制造技术，其一般分布在沿鳍部的长度方向上，通过去除鳍部的某些区域，在鳍部中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍部分隔成多个小鳍部，由此可以防止鳍部两相邻区域之间以及相邻的两个鳍部之间的漏电流，还可以避免鳍部中形成的源区和漏区之间的桥接。
然而，现有技术中单扩散隔断隔离结构的形成半导体器件的工序复杂。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括沿第一方向排列的第一区、第二区和第三区；在所述衬底上形成多个平行排列的鳍部，各鳍部的延伸方向均平行于第一方向，各个鳍部均从第一区，穿过第二区，延伸至第三区；分别在衬底第一区和第三区上形成多个栅极结构，所述多个栅极结构均横跨所述多个鳍部，所述多个栅极结构的延伸方向为第二方向，所述第二方向垂直于第一方向；在衬底第二区上形成牺牲栅极结构，所述牺牲栅极结构横跨所述多个鳍部，所述牺牲栅极结构平行于栅极结构；在所述衬底上形成介质层，所述介质层覆盖鳍部、牺牲栅极结构和栅极结构，所述介质层暴露出牺牲栅极结构顶部表面和栅极结构顶部表面；在所述介质层上形成掩膜层，所述掩膜层内具有第一开口和第二开口，第一开口位于第二区上，第二开口位于第一区和第三区上，所述第一开口底部暴露出牺牲栅极结构，所述第二开口暴露出位于衬底第一区和第三区上的部分栅极结构；以所述掩膜层为掩膜，去除所述第一开口底部的牺牲栅极结构和鳍部；去除所述第二开口暴露出的栅极结构，在介质层内形成第一沟槽和第二沟槽，所述第一沟槽位于衬底第二区上，所述第二沟槽位于衬底第一区和第三区上。
可选的，所述掩膜层的材料包括：氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述掩膜层的形成方法包括：在所述介质层上形成初始掩膜材料层，所述初始掩膜材料层覆盖牺牲栅极结构和栅极结构；在所述初始掩膜材料层上形成第一图形化层，所述第一图形化层暴露出牺牲栅极结构上方的初始掩膜材料层；以所述第一图形化层为掩膜，刻蚀所述初始掩膜材料层，形成初始掩膜层，所述初始掩膜层内具有第一开口，所述第一开口暴露出牺牲栅极结构，且所述第一开口延伸方向平行于第二方向；形成第一开口后，在所述初始掩膜层上形成第二图形化层，所述第二图形化层暴露出第一区和第三区的部分栅极结构上方的初始掩膜层；以所述第二图形化层为掩膜，刻蚀所述初始掩膜层，形成掩膜层，且在所述掩膜层内形成第二开口，所述第二开口暴露出位于衬底第一区、第二区和第三区上的介质层，且暴露出位于衬底第一区和第三区上的部分栅极结构。
可选的，还包括：在所述第一沟槽和第二沟槽内形成隔离层。
可选的，形成所述隔离层的方法包括：在所述第一沟槽内、第二沟槽内和掩膜层上形成初始隔离层，所述初始隔离层填充满所述第一沟槽和第二沟槽；平坦化所述初始隔离层和掩膜层，直至暴露出介质层顶部表面，在第一沟槽和第二沟槽内形成所述隔离层。
可选的，刻蚀所述第一开口底部的牺牲栅极结构和鳍部、以及所述第二开口暴露出的部分栅极结构的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺中的一种或多种工艺。
可选的，所述栅极结构包括：栅氧化层和位于栅氧化层表面的栅极层，所述栅氧化层的材料为氧化硅，所述栅极层的材料为多晶硅。
可选的，所述栅极结构包括：栅介质层和位于栅介质层表面的栅极层，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属材料，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。
可选的，形成栅极结构和牺牲栅极结构后，形成介质层前，还包括：在所述栅极结构两侧和牺牲栅极结构两侧的鳍部内形成源漏掺杂层。
可选的，形成栅极结构和牺牲栅极结构后，形成源漏掺杂层前，还包括：在所述栅极结构两侧和牺牲栅极结构两侧形成侧墙。
可选的，所述第一沟槽的深度为110nm～230nm。
可选的，形成栅极结构之前，还包括在所述衬底上形成隔离结构，所述隔离结构覆盖部分鳍部侧壁；所述栅极结构位于隔离结构表面，所述第二沟槽暴露出隔离结构。
可选的，所述牺牲栅极结构包括：牺牲栅氧化层和位于牺牲栅氧化层表面的栅极层，所述牺牲栅氧化层的材料为氧化硅，所述牺牲栅极层的材料为多晶硅。
可选的，形成栅极结构过程中形成牺牲栅极结构。
相应的，本发明还提供一种采用上述任一项方法所形成的半导体器件，包括：衬底，所述衬底包括沿第一方向依次排布的第一区、第二区和第三区；位于所述衬底第一区、第二区和第三区上的多个分立的鳍部，所述鳍部的延伸方向平行于第一方向；横跨所述多个鳍部的栅极结构，所述栅极结构位于衬底第一区和第三区上，所述栅极结构的延伸方向为第二方向，所述第二方向垂直于第一方向；位于所述衬底上的介质层，所述介质层覆盖鳍部和栅极结构，所述介质层暴露出栅极结构顶部表面；位于介质层内的第一沟槽和第二沟槽，第一沟槽的延伸方向平行于第二方向，所述第一沟槽位于衬底第二区上；所述第二沟槽位于衬底第一区和第三区上。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，牺牲栅极结构和栅极结构同时形成，且所述牺牲栅极结构占据了单扩散隔断隔离结构的位置，使得单扩散隔断隔离结构位置精确可控。去除所述第一开口底部的牺牲栅极结构和鳍部形成第一沟槽，所述第一沟槽后续用于形成单扩散隔断隔离结构，去除所述第二开口暴露出的栅极结构形成第二沟槽，所述第二沟槽后续形成隔离层用于切断不同的栅极结构。所述第一沟槽和第二沟槽在同一刻蚀过程中形成，简化了工艺程序，提高了生产效率，且第一沟槽和第二沟槽同时形成，精度较高，从而使得半导体器件的性能得到提升。
附图说明
图1至图5是一种半导体器件形成过程的结构示意图；
图6至图18是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
图1至图5是一种半导体器件形成过程的结构示意图。
参考图1，图1为半导体器件的俯视图，提供半导体衬底100；在所述半导体衬底100上形成多个鳍部110，所述鳍部110的延伸方向为第一方向；在半导体衬底100上形成隔离结构101；在隔离结构101上形成横跨多个鳍部110的牺牲栅极结构120和栅极结构121，所述栅极结构121的延伸方向为第二方向；形成栅极结构121和牺牲栅极结构120后，在所述栅极结构121两侧和牺牲栅极结构120两侧的鳍部210内形成源漏掺杂层140。
参考图2，图2为图1基础上的示意图，形成源漏掺杂层140后，在隔离结构101上形成介质层150，所述介质层150覆盖牺牲栅极结构120侧壁和栅极结构121侧壁，暴露出牺牲栅极结构120顶部表面和栅极结构121顶部表面；在所述介质层150上形成第一掩膜层102，所述第一掩膜层102内具有第一开口104，所述第一开口104暴露出部分牺牲栅极结构120和部分栅极结构121顶部表面。
参考图3，图3为图2中切割线A-A1的截面图，以所述第一掩膜层102为掩膜，刻蚀去除第一开口104底部暴露出的部分牺牲栅极结构120和部分栅极结构121，形成第一沟槽160；形成第一沟槽160后，去除第一掩膜层102。
参考图4，图4为图2基础上示意图，在所述介质层150上形成第二掩膜层103，所述第二掩膜层103内具有第二开口105，所述第二开口105暴露出牺牲栅极结构120顶部表面，所述第二开口105的延伸方向为第一方向。
参考图5，图5为图4中剖面线B-B1的剖视图，以所述第二掩膜层103为掩膜，刻蚀去除第二开口105底部暴露出的牺牲栅极结构120和牺牲栅极结构120覆盖的鳍部110，形成第二沟槽161，所述第二沟槽161的延伸方向为第二方向。
后续在第一沟槽内形成单扩散隔断隔离结构，用于隔离不同区域的场隔离。在第二沟槽内形成隔离层，用于切断不同区域的栅极结构。牺牲栅极结构和栅极结构同时形成，且牺牲栅极结构占据了单扩散隔断隔离结构的位置，使得单扩散隔断隔离结构的位置精确可控。上述实施例中，所述第一沟槽160和第二沟槽161分次形成，需要进行两次栅极结构材料的刻蚀，栅极结构的刻蚀工艺较为复杂。且分次刻蚀形成第一沟槽160和第二沟槽161，精度较差，从而导致半导体器件性能有待提高。
本发明中，在介质层上形成掩膜层，所述掩膜层具有第一开口和第二开口，以所述掩膜层刻蚀形成第一沟槽和第二沟槽，所述第一沟槽和第二沟槽同时形成，简化了工艺程序，提高了生产效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图18是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图6，图6为半导体器件的俯视图，提供衬底200。
所述衬底200包括沿第一方向x排列的第一区I、第二区II和第三区III。
所述衬底200的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料，其中硅材料包括单晶硅、多晶硅或非晶硅。所述衬底200还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料。
本实施例中，所述衬底200的材料为单晶硅。
在所述衬底200上形成多个平行排列的鳍部210，各鳍部210均平行于第一方向x，各个鳍部210均从第一区I，穿过第二区II，延伸至第三区III。
本实施例中，所述鳍部210通过图形化所述衬底200而形成。在其它实施例中，可以是：在所述衬底200上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部210。
本实施例中，鳍部210的材料为单晶硅。在其它实施例中，鳍部210的材料为单晶锗硅或者其它半导体材料。
本实施例中，还包括：在所述衬底200上形成隔离结构201，所述隔离结构201覆盖鳍部210的部分侧壁表面。所述隔离结构201的材料包括氧化硅。
分别在衬底200第一区I和衬底第三区II上形成多个栅极结构221，所述多个栅极结构221横跨所述多个鳍部210，所述栅极结构221的延伸方向为第二方向y，所述第二方向y垂直于第一方向x。
在一实施例中，所述栅极结构221包括：栅介质层和位于栅介质层表面的栅极层；所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属材料，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。
本实施例中，所述栅极结构221包括：栅氧化层和位于栅氧化层表面的栅极层，所述栅氧化层的材料为氧化硅，所述栅极层的材料为多晶硅。
在衬底200第二区II上形成牺牲栅极结构220，所述牺牲栅极结构220横跨所述多个鳍部210，所述牺牲栅极结构220平行于栅极结构221。
本实施例中，所述牺牲栅极结构220包括：牺牲栅氧化层和位于牺牲栅氧化层表面的牺牲栅极层，所述牺牲栅氧化层的材料为氧化硅，所述牺牲栅极层的材料为多晶硅。
本实施例中，形成栅极结构221过程中形成牺牲栅极结构220。
牺牲栅极结构220和栅极结构221同时形成，且所述牺牲栅极结构220占据了单扩散隔断隔离结构的位置，使得单扩散隔断隔离结构位置精确可控。
请参考图7和图8，图7为沿图6中切割线L-L1的截面图，图8为图6中剖面线N-N1的剖视图，在所述衬底200上形成介质层250，所述介质层250覆盖鳍部210、牺牲栅极结构220和栅极结构221，所述介质层250暴露出牺牲栅极结构220顶部表面和栅极结构221顶部表面。
本实施例中，形成栅极结构221和牺牲栅极结构220后，形成介质层250前，还包括：在所述栅极结构221两侧和牺牲栅极结构220两侧的鳍部210内形成源漏掺杂层240。
所述源漏掺杂层240采用离子注入工艺而形成。对栅极结构221两侧和牺牲栅极结构220两侧的鳍部210进行离子注入，形成源漏掺杂层240。
本实施例中，形成栅极结构221和牺牲栅极结构220后，形成源漏掺杂层240前，还包括：在所述栅极结构221两侧和牺牲栅极结构220两侧形成侧墙230。所述侧墙230保护栅极结构220。所述侧墙230的材料为氮化硅。
在所述介质层250上形成初始掩膜材料层202，所述初始掩膜材料层202覆盖牺牲栅极结构220和栅极结构221。
所述初始掩膜材料层202为后续形成掩膜层提供材料层。
所述初始掩膜材料层202的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺的一种或多种工艺。
请参考图9至图11，图9为半导体器件的俯视图，图10为沿图9中切割线L-L1的截面图，图11为图9中剖面线N-N1的剖视图，在所述介质层250上形成掩膜层232，所述掩膜层232内具有第一开口204和第二开口205，第一开口204位于衬底200第二区II上，第二开口205位于衬底200第一区I和衬底200第三区III上，所述第一开口204暴露出牺牲栅极结构220，所述第二开口205暴露出位于衬底200第一区I和第二区II上的部分栅极结构221。
所述第二开口205还暴露出位于衬底200第一区I和第三区III上的介质层250。
所述掩膜层232的形成方法包括：在所述初始掩膜材料层202上形成第一图形化层(未图示)，所述第一图形化层暴露出牺牲栅极结构220上方的初始掩膜材料层202；以所述第一图形化层为掩膜，刻蚀所述初始掩膜材料层202，形成初始掩膜层，所述初始掩膜层内具有第一开口204，所述第一开口204暴露出牺牲栅极结构220；在所述初始掩膜层上形成第二图形化层(未图示)，所述第二图形化层暴露出第一区I和第三区III的部分栅极结构221上方的初始掩膜层；以所述第二图形化层为掩膜，刻蚀所述初始掩膜层，形成掩膜层232，且在所述掩膜层232内形成第二开口205。
所述第一图形化层和第二图形化层的材料为光刻胶。
形成第一开口204后，去除所述第一图形化层。
形成第二开口205后，去除所述第二图形化层，暴露出掩膜层232表面。去除所述第一图形化层和去除所述第二图形化层的工艺包括灰化工艺。
所述掩膜层232为刻蚀所述初始掩膜层形成，所述初始掩膜层内具有第一开口204，则所述掩膜层232内具有第一开口204和第二开口205。
所述掩膜层202的材料包括：氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
本实施例中，所述掩膜层202的材料为氮化硅。
请参考图12至图16，图12为图9基础上的示意图，图13为图12中切割线M-M1的截面图，图14为沿图12中剖面线N-N1的剖视图，图15为沿图12中切割线L-L1的截面图，图16为沿图12中切割线S-S1的截面图，以所述掩膜层232为掩膜，刻蚀所述第一开口204底部的牺牲栅极结构221和鳍部210、以及所述第二开口205暴露出的栅极结构221，在介质层250内形成第一沟槽260和第二沟槽261，所述第一沟槽260位于衬底200第二区II上，所述第二沟槽261位于衬底200第一区I和第三区II上。
刻蚀所述第一开口204底部的牺牲栅极结构220和鳍部210、以及所述第二开口205暴露出的部分栅极结构221的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺中的一种或多种工艺。
刻蚀所述第一开口204底部暴露出的牺牲栅极结构220的牺牲栅极层和牺牲氧化层、以及第一开口204底部的鳍部210，形成第一沟槽260。
刻蚀所述第二开口205底部暴露出的栅极结构221的栅极层和栅氧化层形成第二沟槽261。
本实施例中，刻蚀所述第一开口204底部的牺牲栅极结构220和鳍部210、以及所述第二开口205暴露出的栅极结构221的工艺方法包括：采用第一刻蚀去除第一开口204底部暴露出的牺牲栅极结构220和第二开口底部暴露出的栅极结构221；采用第二刻蚀去除第一开口204底部的鳍部210。
所述第一刻蚀包括：首先，采用湿法工艺去除第一开口204底部暴露出的牺牲栅极结构220的牺牲栅极层和第二开口205暴露出的栅极结构221的栅极层；其次，去除第一开口204底部暴露出的牺牲栅极结构220的牺牲栅氧化层，去除第二开口205暴露出的栅极结构221的栅氧化层。
去除第一开口204底部暴露出的牺牲栅极结构220的牺牲栅极层和第二开口205暴露出的栅极结构221的栅极层的工艺为湿法刻蚀工艺，所述湿法刻蚀的刻蚀液是四甲基氢氧化氨(TMAH)溶液。
去除第一开口204底部暴露出的牺牲栅极结构220的牺牲栅氧化层和第二开口205暴露出的栅极结构221的栅氧化层的工艺包括湿法刻蚀工艺或者干法刻蚀工艺。本实施例中，采用湿法刻蚀工艺去除第一开口204底部暴露出的牺牲栅极结构220的牺牲栅氧化层和第二开口205暴露出的栅极结构221的栅氧化层，所述湿法刻蚀的参数包括：HF与H2O体积比为1/3000～1/100的氢氟酸溶液。
所述第二刻蚀的工艺为干法刻蚀工艺，所述干法刻蚀采用的气体为包含Cl2或者SF6的等离子体气体。
所述第一沟槽260的深度为110nm～230nm。所述第一沟槽260的深度小于110nm，后续在第一沟槽260内形成的隔离层的隔离效果有限，所述第一沟槽260深度大于230nm，容易造成工艺浪费。
所述第二沟槽261暴露出隔离结构201。
所述第二沟槽261的深度为60nm～150nm。
所述第一沟槽260和第二沟槽261在同一刻蚀过程中形成，简化了工艺程序，提高了生产效率，且第一沟槽260和第二沟槽261同时形成，精度较高，从而使得半导体器件的性能得到提升。
请参考图17至图18，图17为图14基础上的示意图，图18为图15基础上的示意图，在所述第一沟槽260和第二沟槽261内形成隔离层270。
位于第一沟槽260内的隔离层270用于隔离衬底200第一区I和衬底200第三区III所形成的半导体器件。
位于第二沟槽261内的隔离层270用于隔离衬底200第一区I内和衬底200第三区III内的栅极结构221。
形成所述隔离层270的方法包括：在所述第一沟槽260内、第二沟槽261内和掩膜层202上形成初始隔离层(未图示)，所述初始隔离层填充满所述第一沟槽260和第二沟槽261；平坦化所述初始隔离层和掩膜层202，直至暴露出介质层250顶部表面，在第一沟槽260和第二沟槽261内形成所述隔离层270。
所述第一沟槽260内的隔离层270作为单扩散隔断隔离结构；所述第二沟槽261内的隔离层270用于切断不同栅极结构。
相应的，本发明还提供一种采用上述任一项方法所形成的半导体器件，参考图12，包括：衬底200，所述衬底200包括沿第一方向x依次排布的第一区I、第二区II和第三区III；位于所述衬底200第一区I、第二区II和第三区III上的多个分立的鳍部210，所述鳍部210平行于第一方向x；横跨所述多个鳍部210的栅极结构221，所述栅极结构221位于衬底200第一区I和第三区III上，所述栅极结构221的延伸方向为第二方向y，所述第二方向y垂直于第一方向x；位于所述衬底200上的介质层250，所述介质层250覆盖鳍部210和栅极结构221，所述介质层250暴露出栅极结构221顶部表面；位于介质层250内的第一沟槽260和第二沟槽261，第一沟槽260的延伸方向平行于第二方向y，所述第一沟槽260位于衬底200第二区II上；所述第二沟槽261位于衬底200第一区I和第三区III上。
所述半导体衬底200参照前述实施例的内容，不再详述。
所述栅极结构221的结构和位置参考前述实施例的内容，不再详述。
所述第一沟槽260和第二沟槽261的结构和位置参考前述实施例的内容，不再详述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括沿第一方向排列的第一区、第二区和第三区；
在所述衬底上形成多个平行排列的鳍部，各鳍部的延伸方向均平行于第一方向，各个鳍部均从第一区，穿过第二区，延伸至第三区；
分别在衬底第一区和第三区上形成多个栅极结构，所述多个栅极结构均横跨所述多个鳍部，所述多个栅极结构的延伸方向为第二方向，所述第二方向垂直于第一方向；
在衬底第二区上形成牺牲栅极结构，所述牺牲栅极结构横跨所述多个鳍部，所述牺牲栅极结构平行于栅极结构；
在所述衬底上形成介质层，所述介质层覆盖鳍部、牺牲栅极结构和栅极结构，所述介质层暴露出牺牲栅极结构顶部表面和栅极结构顶部表面；
在所述介质层上形成掩膜层，所述掩膜层内具有第一开口和第二开口，第一开口位于第二区上，第二开口位于第一区和第三区上，所述第一开口底部暴露出牺牲栅极结构，所述第二开口暴露出位于衬底第一区和第三区上的部分栅极结构；
以所述掩膜层为掩膜，去除所述第一开口底部的牺牲栅极结构和鳍部；去除所述第二开口暴露出的栅极结构，在介质层内形成第一沟槽和第二沟槽，所述第一沟槽位于衬底第二区上，所述第二沟槽位于衬底第一区和第三区上。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜层的材料包括：氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜层的形成方法包括：在所述介质层上形成初始掩膜材料层，所述初始掩膜材料层覆盖牺牲栅极结构和栅极结构；在所述初始掩膜材料层上形成第一图形化层，所述第一图形化层暴露出牺牲栅极结构上方的初始掩膜材料层；以所述第一图形化层为掩膜，刻蚀所述初始掩膜材料层，形成初始掩膜层，所述初始掩膜层内具有第一开口，所述第一开口暴露出牺牲栅极结构，且所述第一开口延伸方向平行于第二方向；形成第一开口后，在所述初始掩膜层上形成第二图形化层，所述第二图形化层暴露出第一区和第三区的部分栅极结构上方的初始掩膜层；以所述第二图形化层为掩膜，刻蚀所述初始掩膜层，形成掩膜层，且在所述掩膜层内形成第二开口，所述第二开口暴露出位于衬底第一区、第二区和第三区上的介质层，且暴露出位于衬底第一区和第三区上的部分栅极结构。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第一沟槽和第二沟槽内形成隔离层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，形成所述隔离层的方法包括：在所述第一沟槽内、第二沟槽内和掩膜层上形成初始隔离层，所述初始隔离层填充满所述第一沟槽和第二沟槽；平坦化所述初始隔离层和掩膜层，直至暴露出介质层顶部表面，在第一沟槽和第二沟槽内形成所述隔离层。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述第一开口底部的牺牲栅极结构和鳍部、以及所述第二开口暴露出的部分栅极结构的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺中的一种或多种工艺。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构包括：栅氧化层和位于栅氧化层表面的栅极层，所述栅氧化层的材料为氧化硅，所述栅极层的材料为多晶硅。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构包括：栅介质层和位于栅介质层表面的栅极层，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属材料，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成栅极结构和牺牲栅极结构后，形成介质层前，还包括：在所述栅极结构两侧和牺牲栅极结构两侧的鳍部内形成源漏掺杂层。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，形成栅极结构和牺牲栅极结构后，形成源漏掺杂层前，还包括：在所述栅极结构两侧和牺牲栅极结构两侧形成侧墙。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一沟槽的深度为110nm～230nm。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成栅极结构之前，还包括在所述衬底上形成隔离结构，所述隔离结构覆盖部分鳍部侧壁；所述栅极结构位于隔离结构表面，所述第二沟槽暴露出隔离结构。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述牺牲栅极结构包括：牺牲栅氧化层和位于牺牲栅氧化层表面的栅极层，所述牺牲栅氧化层的材料为氧化硅，所述牺牲栅极层的材料为多晶硅。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成栅极结构过程中形成牺牲栅极结构。
15.一种采用权利要求1至14任一项方法所形成的半导体器件，其特征在于，包括：
衬底，所述衬底包括沿第一方向依次排布的第一区、第二区和第三区；
位于所述衬底第一区、第二区和第三区上的多个分立的鳍部，所述鳍部的延伸方向平行于第一方向；
横跨所述多个鳍部的栅极结构，所述栅极结构位于衬底第一区和第三区上，所述栅极结构的延伸方向为第二方向，所述第二方向垂直于第一方向；
位于所述衬底上的介质层，所述介质层覆盖鳍部和栅极结构，所述介质层暴露出栅极结构顶部表面；
位于介质层内的第一沟槽和第二沟槽，第一沟槽的延伸方向平行于第二方向，所述第一沟槽位于衬底第二区上；所述第二沟槽位于衬底第一区和第三区上。
CN201910097600.7A 2019-01-31 2019-01-31 半导体器件及其形成方法 Pending CN111508897A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910097600.7A CN111508897A (zh) 2019-01-31 2019-01-31 半导体器件及其形成方法
US16/749,119 US20200251379A1 (en) 2019-01-31 2020-01-22 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910097600.7A CN111508897A (zh) 2019-01-31 2019-01-31 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN111508897A true CN111508897A (zh) 2020-08-07

Family

ID=71837841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910097600.7A Pending CN111508897A (zh) 2019-01-31 2019-01-31 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US20200251379A1 (zh)
CN (1) CN111508897A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078762A (zh) * 2020-08-14 2022-02-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114200796A (zh) * 2020-09-02 2022-03-18 中芯国际集成电路制造(上海)有限公司 对准标记及其形成方法
CN114446869A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN118315433A (zh) * 2024-06-11 2024-07-09 杭州积海半导体有限公司 半导体器件及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542506A (zh) * 2019-09-23 2021-03-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR20230001918A (ko) 2021-06-29 2023-01-05 삼성전자주식회사 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124210A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105097701A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
US10090382B1 (en) * 2017-11-14 2018-10-02 Globalfoundries Inc. Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273829A (en) * 1991-10-08 1993-12-28 International Business Machines Corporation Epitaxial silicon membranes
US6602779B1 (en) * 2002-05-13 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming low dielectric constant damascene structure while employing carbon doped silicon oxide planarizing stop layer
US6960528B2 (en) * 2002-09-20 2005-11-01 Academia Sinica Method of forming a nanotip array in a substrate by forming masks on portions of the substrate and etching the unmasked portions
JP2012204652A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置の製造方法
US8853810B2 (en) * 2011-08-25 2014-10-07 GlobalFoundries, Inc. Integrated circuits that include deep trench capacitors and methods for their fabrication
US9379106B2 (en) * 2013-08-22 2016-06-28 Samsung Electronics Co., Ltd. Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9362181B1 (en) * 2014-12-05 2016-06-07 Globalfoundries Inc. Methods of forming diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US9406676B2 (en) * 2014-12-29 2016-08-02 Globalfoundries Inc. Method for forming single diffusion breaks between finFET devices and the resulting devices
US20160336183A1 (en) * 2015-05-14 2016-11-17 Globalfoundries Inc. Methods, apparatus and system for fabricating finfet devices using continuous active area design
US9536750B1 (en) * 2015-09-30 2017-01-03 International Business Machines Corporation Method for fin formation with a self-aligned directed self-assembly process and cut-last scheme
US9412616B1 (en) * 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US9761495B1 (en) * 2016-02-23 2017-09-12 Globalfoundries Inc. Methods of performing concurrent fin and gate cut etch processes for FinFET semiconductor devices and the resulting devices
US9997360B2 (en) * 2016-09-21 2018-06-12 Qualcomm Incorporated Method for mitigating layout effect in FINFET
US9741823B1 (en) * 2016-10-28 2017-08-22 Internation Business Machines Corporation Fin cut during replacement gate formation
TWI707473B (zh) * 2016-11-23 2020-10-11 聯華電子股份有限公司 半導體裝置以及其製作方法
CN109285875B (zh) * 2017-07-20 2021-07-13 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法
US10068987B1 (en) * 2017-08-14 2018-09-04 Globalfoundries Inc. Vertical field effect transistor (VFET) having a self-aligned gate/gate extension structure and method
US20190067115A1 (en) * 2017-08-23 2019-02-28 Globalfoundries Inc. Gate cut method for replacement metal gate
US10607882B2 (en) * 2018-01-17 2020-03-31 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN110120345B (zh) * 2018-02-06 2022-03-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110690285B (zh) * 2018-07-05 2023-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11374126B2 (en) * 2018-09-27 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure with fin top hard mask and method of forming the same
US20200176330A1 (en) * 2018-11-29 2020-06-04 Qualcomm Incorporated A structure and method for complementary metal oxide semiconductor (cmos) isolation
CN111435639B (zh) * 2018-12-26 2023-05-05 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124210A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105097701A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
US10090382B1 (en) * 2017-11-14 2018-10-02 Globalfoundries Inc. Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078762A (zh) * 2020-08-14 2022-02-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114078762B (zh) * 2020-08-14 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114200796A (zh) * 2020-09-02 2022-03-18 中芯国际集成电路制造(上海)有限公司 对准标记及其形成方法
CN114200796B (zh) * 2020-09-02 2024-01-26 中芯国际集成电路制造(上海)有限公司 对准标记及其形成方法
CN114446869A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN114446869B (zh) * 2020-11-06 2024-06-07 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN118315433A (zh) * 2024-06-11 2024-07-09 杭州积海半导体有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
US20200251379A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
JP5648933B2 (ja) フィンｆｅｔデバイスの構造およびその製造方法
US10224326B2 (en) Fin cut during replacement gate formation
CN111508897A (zh) 半导体器件及其形成方法
US8278707B2 (en) Field effect transistors having a double gate structure
JP2013065672A (ja) 半導体装置および半導体装置の製造方法
US20070172996A1 (en) Method of forming a semiconductor device with decreased undercutting of semiconductor material
EP3955296B1 (en) Semiconductor structure and method for forming same
CN111696865A (zh) 半导体器件及其形成方法
CN113471200B (zh) 存储器及其形成方法
KR100541054B1 (ko) 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법
CN113192890A (zh) 半导体器件的制造方法
EP3244444A1 (en) Fin-fet devices and fabrication methods thereof
WO2020244198A1 (zh) 存储结构及其形成方法
CN110875191A (zh) 鳍式晶体管的制造方法
CN113690185B (zh) 半导体结构及其形成方法
CN111952357B (zh) 半导体器件及其形成方法
CN110556338B (zh) 半导体器件及其形成方法
WO2020244199A1 (zh) 存储结构及其形成方法
CN109273407B (zh) 半导体器件及其形成方法
CN116250087A (zh) 半导体结构及其形成方法
CN107516674B (zh) 鳍式场效应晶体管的形成方法
CN112768408B (zh) 鳍式场效应晶体管的形成方法
CN111816555B (zh) 半导体器件及其形成方法
CN111613532B (zh) 一种场效应管的形成方法和场效应管
KR100732269B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200807

RJ01 Rejection of invention patent application after publication