CN112542506A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN112542506A
CN112542506A CN201910899412.6A CN201910899412A CN112542506A CN 112542506 A CN112542506 A CN 112542506A CN 201910899412 A CN201910899412 A CN 201910899412A CN 112542506 A CN112542506 A CN 112542506A
Authority
CN
China
Prior art keywords
layer
forming
dielectric layer
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910899412.6A
Other languages
English (en)
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910899412.6A priority Critical patent/CN112542506A/zh
Priority to US17/025,682 priority patent/US11482603B2/en
Publication of CN112542506A publication Critical patent/CN112542506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其形成方法，其形成方法包括：提供衬底，衬底上形成有鳍部，鳍部包括密集区和稀疏区；在衬底上形成横跨鳍部的栅极结构和源漏掺杂层，源漏掺杂层位于栅极结构两侧的鳍部内；在衬底上形成介质层，介质层覆盖栅极结构的顶部；在稀疏区的栅极结构一侧的介质层内形成第一通孔，第一通孔的底部暴露出栅极结构的顶部侧壁。本发明由于形成的第一通孔的深度变浅，后续在第一通孔内填充的金属层时，能够在第一通孔内填充金属层的体积量减少，从而使得栅极结构与源漏掺杂层连接处产生的寄生电容得到减少，使得形成的半导体器件的使用性能和质量得到提高，使用的灵敏度得到提升。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，且隔离结构表面低于鳍部顶部；位于隔离结构表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的尺寸缩小，器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且所形成的鳍式场效应晶体管的性能也不稳定。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上形成有鳍部，所述鳍部包括密集区和稀疏区；在所述衬底上形成横跨所述鳍部的栅极结构和源漏掺杂层，所述源漏掺杂层位于所述栅极结构两侧的所述鳍部内；在所述衬底上形成介质层，所述介质层覆盖所述栅极结构的顶部；在所述稀疏区的所述栅极结构一侧的所述介质层内形成第一通孔，所述第一通孔的底部暴露出所述栅极结构的顶部侧壁。
可选的，所述介质层的材料包括：氧化硅、氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，形成所述第一通孔的工艺为干法刻蚀工艺或湿法刻蚀工艺。
可选的，还包括：刻蚀所述栅极结构顶部的所述介质层，在所述介质层内形成第二通孔，所述第二通孔暴露出部分所述栅极结构的顶部。
可选的，形成所述第一通孔和所述第二通孔的步骤包括：在所述介质层上形成第一掩膜层，所述第一掩膜层的开口暴露出所述稀疏区的所述栅极结构一侧的所述介质层的顶部和部分所述栅极结构顶部的所述介质层；以所述第一掩膜层为掩膜，刻蚀去除暴露出来的所述介质层，在所述介质层内形成所述第一通孔和所述第二通孔；去除所述第一掩膜层。
可选的，还包括：刻蚀所述源漏掺杂层上的所述介质层，至暴露出所述源漏掺杂层的顶部，在所述介质层内形成第三通孔。
可选的，形成所述第三通孔的步骤包括：在所述介质层上形成第二掩膜层，所述第二掩膜层的开口暴露出所述源漏掺杂层顶部的所述介质层；刻蚀去除暴露出的所述介质层，在所述介质层内形成所述第三通孔；去除所述第二掩膜层。
可选的，形成所述第三通孔之后，还包括，在所述第一通孔、所述第二通孔以及所述第三通孔内填充金属层。
可选的，所述金属层的材料包括钨、钴、钛或镍。
可选的，还包括：形成隔离层，所述隔离层位于所述衬底上，且覆盖所述鳍部的部分侧壁。
可选的，在所述衬底上形成所述介质层之前，还包括：形成刻蚀停止层，所述刻蚀停止层形成在所述衬底上、所述鳍部的部分侧壁上、所述源漏掺杂层的顶部和侧壁上以及所述栅极结构的侧壁上。
相应的，本发明还提供一种利用上述方法形成的半导体器件，包括：衬底；鳍部，位于所述衬底上，且包括密集区和稀疏区；栅极结构，位于所述衬底上，且横跨所述鳍部；源漏掺杂层，位于所述栅极结构两侧的所述鳍部内；介质层，位于所述衬底上，且覆盖所述栅极结构；第一通孔，位于所述稀疏区之间的所述栅极结构一侧的所述介质层内，且底部暴露出所述栅极结构的顶部侧壁。
与现有技术相比，本发明的技术方案具有以下优点：
在衬底上形成鳍部，横跨鳍部的栅极结构以及位于栅极结构两侧的鳍部内的源漏掺杂层时后，在衬底上形成介质层，介质层覆盖栅极结构的顶部，在鳍部稀疏区之间的栅极结构一侧的介质层内形成第一通孔，第一通孔的底部暴露出栅极结构的顶部侧壁，由于第一通孔的深度变浅，后续在第一通孔内填充的金属层时，能够在第一通孔内填充金属层的体积量得到减少，从而使得栅极结构与源漏掺杂层连接处产生的寄生电容得到减少，使得形成的半导体器件的使用性能和质量得到提高，使用的灵敏度得到提升。
附图说明
图1至图11是一实施例中半导体器件的结构示意图；
图12至图27是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
目前形成的半导体器件，在使用的过程中，栅极结构到源漏掺杂层连接处之间的寄生电容较大，严重影响了半导体器件的使用性能，具体的形成工艺参考图1至图11。
首先参考图1，提供衬底100，在所述衬底100上形成若干鳍部110，所述鳍部110包括鳍部稀疏区111和鳍部密集区112。
参考图2，在所述衬底100上形成横跨鳍部110的栅极结构120。
参考图3，图3是图2在剖线A-A的剖视图，在栅极结构120两侧的所述鳍部110内形成源漏掺杂层130。
参考图4至图5，图5是图4的俯视图，在所述衬底100上形成介质层140，所述介质层140覆盖所述源漏掺杂层130和所述栅极结构120，且顶部表面高于所述栅极结构120的顶部表面。
在所述介质层140上形成掩膜层(图中未示出)，掩膜层的开口分别暴露出部分所述栅极结构120顶部的所述介质层140、所述源漏掺杂层130顶部的所述介质层140以及所述稀疏区111的所述鳍部120之间的所述栅极结构120一侧的所述介质层140。
参考图6，图6是图5在剖线A-A处去除暴露出的所述介质层140的剖视图，刻蚀所述栅极结构120顶部的所述介质层140，形成第二通孔150，所述第二通孔150的底部暴露出所述栅极结构120的顶部表面。
参考图7，在所述第二通孔150内填充金属层180。
参考图8，图8是图5在剖线B-B处去除暴露出的所述介质层140的剖视图，刻蚀所述鳍部稀疏区111之间的所述栅极结构120一侧的所述介质层140，形成第一通孔160，所述第一通孔160的底部表面暴露出所述衬底100的表面。
参考图9，在所述第一通孔160内填充金属层180。
参考图10，图10是图5在剖线C-C处去除暴露出的所述介质层140的剖视图，刻蚀所述栅极结构120两侧的所述源漏掺杂层130上的所述介质层140，形成第三通孔170，所述第三通孔170的底部暴露出所述源漏掺杂层130的顶部表面。
参考图11，在第三通孔170内填充金属层180。
发明人发现，在鳍部稀疏区，刻蚀栅极结构一侧的介质层，形成第一通孔，第一通孔底部暴露出衬底的表面，在第一通孔内填充金属层，以实现鳍部稀疏区两侧的鳍部内的源漏掺杂层连接处的电连接，但是由于第一通孔底部表面暴露出衬底的表面，这样形成的第一通孔的深度较大，需要填充的金属层的体积较大，栅极结构与源漏掺杂层连接处之间会产生的寄生电容就很大，从而降低了半导体器件在使用过程中的灵敏度和稳定性，限制了半导体器件的使用。
发明人研究发现，在鳍部稀疏区，形成金属层来电连接稀疏区的鳍部内的源漏掺杂层时，在刻蚀栅极结构一侧的介质层，形成第一通孔，只需要第一通孔的底部暴露出栅极结构的顶部侧壁，这样在第一通孔内填充金属层时，一方面实现了稀疏区鳍部的源漏掺杂层之间的电连接，一方面减少了填充在第一通孔内金属层的体积量，从而减少了在栅极结构与源漏掺杂层连接处之间产生的寄生电容，提高形成的半导体器件的使用性能和灵敏度，扩大半导体器件的使用。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图12至图27是本发明一实施例中半导体器件形成过程的结构示意图。
首先参考图12，提供衬底200，在所述衬底200上形成鳍部300，所述鳍部包括稀疏区310和密集区320。
本实施例中，所述衬底200的材料为硅；其他实施例中，所述衬底200的材料还可为锗、锗化硅、砷化镓、铟镓砷等半导体材料，还可能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、锗化硅、砷化镓、铟镓砷等半导体材料。
本实施例中，形成所述鳍部300的步骤包括：在所述衬底200上形成图形化层(图中未示出)，所述图形化层对应需要形成的所述鳍部300的位置，以图形化层为掩膜，刻蚀部分厚度的所述衬底200，在所述衬底200上形成若干分立排布的所述鳍部300，去除图形化层。
其他实施例中，还可在所述衬底200上沉积所述鳍部300的材料层，在所述鳍部300的材料层上形成图形化层，所述图形化层对应形成的所述鳍部300的位置，以图形化层为掩膜，刻蚀所述鳍部300的材料层至暴露出所述衬底200的表面，在所述衬底200上形成若干分立排布的所述鳍部300，去除图形化层。
本实施例中，在所述衬底200上形成有隔离层210，所述隔离层210覆盖所述鳍部300的部分侧壁；其他实施例中，还可不在所述衬底200上形成所述隔离层210。
本实施例中，所述隔离层210的材料为氧化硅；其他实施例中，所述隔离层210的材料还可为氮化硅、碳化硅等。
本实施例中，所述隔离层210用于将相邻的所述鳍部300进行隔离，防止后续出现漏电、短路等现象。
形成所述隔离层210的方法包括：在所述衬底200上形成覆盖所述鳍部300的隔离层膜(未图示)；回刻蚀隔离层膜，形成所述隔离层210。
形成所述隔离层膜的工艺为沉积工艺，如流体化学气相沉积工艺。采用流体化学气相沉积工艺形成隔离层膜，使隔离层膜的填充性能较好。
形成隔离层膜所采用的流体化学气相沉积工艺的步骤包括：在衬底200上形成隔离流体层；进行水汽退火，使所述隔离流体层形成隔离层膜。
所述水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
参考图13至图14，在所述衬底200上形成横跨所述鳍部300的栅极结构400和源漏掺杂层500，所述源漏掺杂层500位于所述栅极结构400两侧的所述鳍部300内。
图14是图13在剖线A-A的剖视图。
本实施例中，所述栅极结构400包括栅介质层和位于栅介质层上的栅极层。所述栅介质层的材料为高K(K大于3.9)介质材料，所述栅极层的材料为金属，如钨。
本实施例中，在所述栅极结构400的侧壁上形成有侧墙层(图中未示出)；其他实施例中，还可不在所述栅极结构400的侧壁上形成侧墙层。
本实施例中，形成侧墙层的目的是为了定义源漏掺杂层的形成位置。
本实施例中，形成所述栅极结构400的工艺为后栅工艺：即先在所述衬底200上形成横跨所述鳍部300的伪栅极结构，再将形成的伪栅结构去除，形成所述栅极结构400；其他实施例中，还可采用前栅工艺，即在所述衬底200上直接形成横跨所述鳍部300的所述栅极结构400。
本实施例中，对所述栅极结构400两侧的所述鳍部300内形成凹槽，在所述凹槽内形成所述源漏掺杂层500，采用离子注入工艺进行掺杂。
本实施例中，所述源漏掺杂层500具有源漏离子，当所述半导体器件的类型为N型时，源漏离子的导电类型为N型，如磷离子；当所述半导体器件的类型为P型时，源漏离子的导电类型为P型，如硼离子。
本实施例中，在所述衬底上200、所述鳍部300的部分侧壁上、所述源漏掺杂层500的顶部和侧壁上以及所述栅极结构400的侧壁上形成刻蚀停止层220；其他实施例中，还可不形成所述刻蚀停止层220。
本实施例中，形成所述刻蚀停止层220的目的用于保护所述刻蚀停止层220覆盖的所述衬底200、所述鳍部300、所述栅极结构400以及所述源漏掺杂层500在后续的工艺中不遭到损伤。
本实施例中，所述刻蚀停止层220的材料为氮氧化硅；其他实施例中，所述刻蚀停止层220的材料还可为氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
参考图15至图16，在所述衬底200上形成介质层600，所述介质层600覆盖所述栅极结构400的顶部。
图15是图16在剖线A-A的剖视图，图16是图15的俯视图。
本实施例中，为了表示方便，图15和16仅仅示出了一个栅极结构。
本实施例中，所述介质层600的材料为氧化硅；其他实施例中，所述介质层600的材料还可为氧化硅、氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅中的一种或多种组合。
本实施例中，采用化学气相沉积法形成所述介质层600；其他实施例中，还可采用原子层气相沉积法或物理气相沉积法形成所述介质层600。
本实施例中，形成所述介质层600之后，进行平坦化，平坦化工艺为化学机械研磨或回刻蚀。
本实施例中，形成所述介质层600的工艺参数包括：采用的气体包括氧气、氨气(NH3)、和N(SiH3)3气体，氧气的流量为20sccm～10000sccm，氨气(NH3)气体的流量为20sccm～10000sccm，N(SiH3)3气体的流量为20sccm～10000sccm，腔室压强为0.01torr～10torr，温度为30摄氏度～90摄氏度。
在所述鳍部300稀疏区310之间的所述栅极结构400一侧的所述介质层600内形成第一通孔610，所述第一通孔的610底部暴露出所述栅极结构400的顶部侧壁，具体的形成过程参考图17至图20。
参考图17，在所述介质层600上形成第一掩膜层700，所述第一掩膜层700的开口暴露出所述鳍部300稀疏区310之间的所述栅极结构400一侧的所述介质层600的顶部和部分所述栅极结构400顶部的所述介质层600。
本实施例中，所述第一掩膜层700的材料为光刻胶。
本实施例中，形成所述第一掩膜层700的步骤包括：在所述介质层600上形成初始第一掩膜层，在初始第一掩膜层上形成掩膜版，以所述掩膜版为掩膜，对所述初始第一掩膜层进行显影，去除所述掩膜版，从而在所述介质层600上形成符合要求的所述第一掩膜层700。
参考图18至图20，以所述第一掩膜层700为掩膜，刻蚀去除暴露出来的所述介质层600，在所述介质层600内形成所述第一通孔610和所述第二通孔620，去除所述第一掩膜层700。
图18是图19和图20的俯视图；图19是图18在剖线A-A的剖视图；图20是图18在剖线B-B的剖视图。
本实施例中，参考图19，以所述第一掩膜层700为掩膜，刻蚀去除暴露出来的所述介质层600，在所述介质层600内形成所述第一通孔610。
本实施了中，所述第一通孔610的底部暴露出所述栅极结构400的顶部侧壁，后续用于填充金属层，以连接所述稀疏区310两侧的所述鳍部300内的所述源漏掺杂层500，实现所述源漏掺杂层500连接处之间的电连接。
参考图20，以所述第一掩膜层700为掩膜，刻蚀去除暴露出来的所述介质层600，所述介质层600内形成所述第二通孔620，
本实施例中，所述第二通孔620的底部暴露出部分所述栅极结构400的顶部，后续用于填充金属层，以实现与所述栅极结构400之间的电连接。
本实施例中，在所述第一通孔610内填充金属层，来实现所述稀疏区310两侧的所述鳍部300内的所述源漏掺杂层500之间的电连接，由于所述第一通孔610的底部暴露出的所述栅极结构400的顶部侧壁，形成的所述第一通孔610的深度大大的得到减少，这样在所述第一通孔610内能够填充的金属层的体积得到大大的减少，从而在半导体器件的使用过程中，所述栅极结构400与所述稀疏区310的所述源漏掺杂层500连接处产生的寄生电容得到减少，从而减少了半导体器件在使用过程中的产生的热噪声，提高半导体器件使用的灵敏度和使用性能的稳定性，大大地提高了形成的半导体器件的质量。
本实施例中，形成所述第一通孔610和所述第二通孔620的工艺为干法刻蚀工艺；其他实施例中，还可采用湿法刻蚀工艺形成所述第一通孔610和所述第二通孔620。
本实施例中，形成所述第一通孔610和所述第二通孔620的工艺参数包括选用氦气(He)、氨气(NH3)以及NF3气体作为刻蚀气氛，其中所述氦气(He)的气体流量范围是600sccm～2000sccm，所述氨气(NH3)的气体流量为200sccm～5000sccm，所述NF3气体流量为20sccm～2000sccm，刻蚀压强为2～100毫托，刻蚀处理时间为20～1000s。
本实施例中，利用同一掩膜层形成所述第一通孔610和所述第二通孔620，使得形成的所述第一通孔610和所述第二通孔620能够具有相同的深度，避免了形成的所述第一通孔610的深度过大，一方面便于控制形成的所述第一通孔610的深度，另外一方面，不需要额外的形成掩膜层来控制形成的所述第一通孔610的深度，节约成本、简化工艺流程。
参考图21至图22，在所述介质层600上形成第二掩膜层800，所述第二掩膜层800的开口暴露出所述源漏掺杂层500顶部的所述介质层600。
图22是图21的俯视图，图21是图22在剖线A-A的剖视图。
本实施例中，所述第二掩膜层800的材料也为光刻胶，形成的步骤与所述第一掩膜层700的步骤相同，这里不再累赘说明。
参考图23，刻蚀去除暴露出的所述介质层600，至露出所述源漏掺杂层500的顶部表面，在所述介质层600内形成第三通孔630，去除所述第二掩膜层800。
本实施例中，形成所述第三通孔630的工艺参数包括：选用氦气(He)、氨气(NH3)以及NF3气体作为刻蚀气氛，其中所述氦气(He)的气体流量范围是600sccm～2000sccm，所述氨气(NH3)的气体流量为200sccm～5000sccm，所述NF3气体流量为100sccm～2000sccm，刻蚀压强为50～100毫托，刻蚀处理时间为500～1000s。
参考图24至图27，在所述第一通孔610、所述第二通孔620和所述第三通孔630内填充金属层900，去除所述介质层600。
图24是图25至图27的俯视图，图25是图24在剖线A-A的剖视图，图26是图24在剖线B-B的剖视图，图27是图24在剖C-C线的剖视图。
本实施例中，参考图25，在所述第一通孔610内填充所述金属层900，用于连接所述稀疏区310之间的所述源漏掺杂层500，以实现与所述稀疏区310之间的所述源漏掺杂层500的相互电连接。
本实施例中，参考图26，在所述第二通孔620内填充所述金属层900，用于实现与所述栅极结构400之间的电连接。
本实施例中，参考图27，在所述第三通孔630内填充所述金属层900，在所述源漏掺杂层500上形成导电结构，以实现与所述源漏掺杂层500之间的电连接。
本实施例中，所述金属层900的材料为钨；其他实施例中，所述金属层900的材料还可为钴、钛或镍。
本实施例中，采用原子层气相沉积法形成所述金属层900；其他实施例中，还可采用化学气相沉积法或物理气相沉积法形成所述金属层900。
本实施例中，采用原子层气相沉积法形成所述金属层900的原因在于原子层气相沉积法具有很好的材料阶梯覆盖能力，能够在所述第一通孔610、所述第二通孔620以及所述第三通孔630内形成质量好的所述金属层900，从而提高形成的半导体器件的质量。
本实施例中，在形成所述金属层900之前，还包括在所述第一通孔610、所述第二通孔620以及所述第三通孔630的底部和侧壁上形成粘附层(图中为示出)，利用形成的粘附层有助于后续形成的所述金属层900的粘附，提高形成的所述金属层900的质量。
本实施例中，所述粘附层为Ti/TiN层，利用物理气相沉积淀积150埃～210埃的Ti和490埃～550埃的TiN。通入气体Ar轰击Ti靶材，淀积Ti薄膜。通入气体Ar和N2轰击Ti靶材，淀积TiN薄膜。形成所述粘附层之后还可进行退火，对被破坏的所述衬底200表面进行修复。
本实施例中，形成所述金属层900的步骤包括：先在所述第一通孔610、所述第二通孔620和所述第三通孔630的底部和侧壁上形成所述金属层900的籽层；再在所述金属层900的籽层上沉积大量的金属层的材料，从而形成所述金属层900。
本实施例中，所述金属层900的材料为W，形成所述金属层900采用的气体包括WF6、SiH4和H2，形成方法为化学气相沉积法。
相应的，本发明还提供利用上述方法形成的一种半导体器件，包括：衬底200；鳍部300，位于所述衬底200上，且包括密集区320和稀疏区310；栅极结构400，位于所述衬底200上，且横跨所述鳍部300；源漏掺杂层500，位于所述栅极结构400两侧的所述鳍部300内；介质层600，位于所述衬底200上，且覆盖所述栅极结构400；第一通孔610，位于所述鳍部300稀疏区310之间的所述栅极结构400一侧的所述介质层600内，且底部暴露出所述栅极结构400的顶部侧壁。
本实施例中，利用形成的所述第一通孔610的底部仅仅暴露出所述栅极结构400的顶部侧壁，减少了形成的所述第一通孔610的深度，这样在所述第一通孔610填充金属层时，能够减少填充的所述金属层的体积，从而减少半导体器件在使用过程中栅极结构与稀疏区的鳍部内源漏掺杂层连接处之间产生的寄生电容，提高了形成的半导体器件使用性能和质量。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有鳍部，所述鳍部包括密集区和稀疏区；
在所述衬底上形成横跨所述鳍部的栅极结构和源漏掺杂层，所述源漏掺杂层位于所述栅极结构两侧的所述鳍部内；
在所述衬底上形成介质层，所述介质层覆盖所述栅极结构的顶部；
在所述稀疏区的所述栅极结构一侧的所述介质层内形成第一通孔，所述第一通孔的底部暴露出所述栅极结构的顶部侧壁。
2.如权利要求1所述的形成方法，其特征在于，所述介质层的材料包括：氧化硅、氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
3.如权利要求1所述的形成方法，其特征在于，形成所述第一通孔的工艺为干法刻蚀工艺或湿法刻蚀工艺。
4.如权利要求1所述的形成方法，其特征在于，还包括：刻蚀所述栅极结构顶部的所述介质层，在所述介质层内形成第二通孔，所述第二通孔暴露出部分所述栅极结构的顶部。
5.如权利要求4所述的形成方法，其特征在于，形成所述第一通孔和所述第二通孔的步骤包括：
在所述介质层上形成第一掩膜层，所述第一掩膜层的开口暴露出所述稀疏区的所述栅极结构一侧的所述介质层的顶部和部分所述栅极结构顶部的所述介质层；
以所述第一掩膜层为掩膜，刻蚀去除暴露出来的所述介质层，在所述介质层内形成所述第一通孔和所述第二通孔；
去除所述第一掩膜层。
6.如权利要求4所述的形成方法，其特征在于，还包括：刻蚀所述源漏掺杂层上的所述介质层，至暴露出所述源漏掺杂层的顶部，在所述介质层内形成第三通孔。
7.如权利要求6所述的形成方法，其特征在于，形成所述第三通孔的步骤包括：
在所述介质层上形成第二掩膜层，所述第二掩膜层的开口暴露出所述源漏掺杂层顶部的所述介质层；
刻蚀去除暴露出的所述介质层，在所述介质层内形成所述第三通孔；
去除所述第二掩膜层。
8.如权利要求6所述的形成方法，其特征在于，形成所述第三通孔之后，还包括，在所述第一通孔、所述第二通孔以及所述第三通孔内填充金属层。
9.如权利要求8所述的形成方法，其特征在于，所述金属层的材料包括钨、钴、钛或镍。
10.如权利要求1所述的形成方法，其特征在于，还包括：形成隔离层，所述隔离层位于所述衬底上，且覆盖所述鳍部的部分侧壁。
11.如权利要求1所述的形成方法，其特征在于，在所述衬底上形成所述介质层之前，还包括：形成刻蚀停止层，所述刻蚀停止层形成在所述衬底上、所述鳍部的部分侧壁上、所述源漏掺杂层的顶部和侧壁上以及所述栅极结构的侧壁上。
12.一种如权利要求1-11任一所述的形成方法形成的半导体器件，其特征在于，包括：
衬底；
鳍部，位于所述衬底上，且包括密集区和稀疏区；
栅极结构，位于所述衬底上，且横跨所述鳍部；
源漏掺杂层，位于所述栅极结构两侧的所述鳍部内；
介质层，位于所述衬底上，且覆盖所述栅极结构；
第一通孔，位于所述稀疏区之间的所述栅极结构一侧的所述介质层内，且底部暴露出所述栅极结构的顶部侧壁。
CN201910899412.6A 2019-09-23 2019-09-23 半导体器件及其形成方法 Pending CN112542506A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910899412.6A CN112542506A (zh) 2019-09-23 2019-09-23 半导体器件及其形成方法
US17/025,682 US11482603B2 (en) 2019-09-23 2020-09-18 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910899412.6A CN112542506A (zh) 2019-09-23 2019-09-23 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN112542506A true CN112542506A (zh) 2021-03-23

Family

ID=74879992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910899412.6A Pending CN112542506A (zh) 2019-09-23 2019-09-23 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US11482603B2 (zh)
CN (1) CN112542506A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768957A (zh) * 2011-05-06 2012-11-07 中国科学院微电子研究所 鳍式场效应晶体管及其制造方法
US20130343121A1 (en) * 2012-06-22 2013-12-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN106558509A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
CN109727976A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579036B (zh) * 2016-07-04 2020-08-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10522680B2 (en) * 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet semiconductor device structure with capped source drain structures
CN111508897A (zh) * 2019-01-31 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768957A (zh) * 2011-05-06 2012-11-07 中国科学院微电子研究所 鳍式场效应晶体管及其制造方法
US20130343121A1 (en) * 2012-06-22 2013-12-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN106558509A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
CN109727976A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11482603B2 (en) 2022-10-25
US20210091192A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
CN106373924B (zh) 半导体结构的形成方法
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
CN109390235B (zh) 半导体结构及其形成方法
CN111900088B (zh) 半导体器件及其形成方法
US12119231B2 (en) Semiconductor device and method
TWI807067B (zh) 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構
TW202145358A (zh) 半導體裝置與其形成方法
TW202217974A (zh) 半導體裝置及其形成方法
CN110571193B (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
US20230163075A1 (en) Semiconductor Device and Method
CN110690218B (zh) 半导体器件及其形成方法
CN112542506A (zh) 半导体器件及其形成方法
CN112201614B (zh) 半导体器件及其形成方法
CN112750702B (zh) 半导体器件的形成方法
CN113113485B (zh) 半导体器件及其形成方法
CN113823691B (zh) 半导体器件及其形成方法
KR102546906B1 (ko) Finfet 디바이스 및 방법
US20230268225A1 (en) Semiconductor device and method of forming the same
US11742398B2 (en) Semiconductor device with isolation between conductive structures
CN113745111B (zh) 半导体器件及其形成方法
CN113745113B (zh) 半导体器件及其形成方法
CN114864399B (zh) 半导体结构的形成方法
TWI808828B (zh) 形成半導體裝置結構的方法
US20230369452A1 (en) Semiconductor device structure and methods of forming the same
US20240332357A1 (en) Transistor Contacts and Methods of Forming the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination