TWI807067B - 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構 - Google Patents

半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構 Download PDF

Info

Publication number
TWI807067B
TWI807067B TW108124071A TW108124071A TWI807067B TW I807067 B TWI807067 B TW I807067B TW 108124071 A TW108124071 A TW 108124071A TW 108124071 A TW108124071 A TW 108124071A TW I807067 B TWI807067 B TW I807067B
Authority
TW
Taiwan
Prior art keywords
metal layer
gate
work function
layer
gate structure
Prior art date
Application number
TW108124071A
Other languages
English (en)
Other versions
TW202017057A (zh
Inventor
黃如立
江欣哲
潘育麒
楊峻銘
梁春昇
莊英良
葉明熙
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017057A publication Critical patent/TW202017057A/zh
Application granted granted Critical
Publication of TWI807067B publication Critical patent/TWI807067B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例說明鰭狀場效電晶體裝置的結構與形成方法。鰭狀場效電晶體裝置包括：基板；鰭狀物，位於基板上；以及閘極結構，位於鰭狀物上。閘極結構包括功函數金屬層，位於閘極結構的內側側壁上。功函數金屬層的最頂側表面低於閘極結構的上表面。閘極結構亦包括充填閘極金屬層，位於功函數金屬層的最頂側表面上。充填閘極金屬層的上表面與閘極結構的上表面實質上共平面。閘極結構亦包括自組裝單層，位於充填閘極金屬層與功函數金屬層之間。

Description

半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結 構
本發明實施例關於半導體結構，更特別關於改善閘極電阻的結構與方法。
互補式金氧半場效電晶體作為半導體產業中的關鍵構件，扮演多種電子裝置中的重要角色。在半導體製程中，金屬與高介電常數的介電材料用於置換多晶矽與氧化矽，以形成電晶體中的閘極結構在電晶體尺寸縮小時符合效能需求(如載子移動率與裝置速度)。為了形成金屬閘極，可先形成虛置閘極後移除虛置閘極，以形成金屬閘極所用的空間(如溝槽或預留位置)。接著沉積高介電常數的介電材料與金屬於溝槽中，以填入溝槽並形成金屬閘極。
本發明一實施例提供之鰭狀場效電晶體裝置，包括：基板；鰭狀物，位於基板上；以及閘極結構，位於鰭狀物上。閘極結構包括功函數金屬層，位於閘極結構的內側側壁上，且功函數金屬層的最頂側表面低於閘極結構的上表面；充填閘極金屬層，位於功函數金屬層的最頂側表面上，且充填閘極金屬 層的上表面與閘極結構的上表面實質上共平面；以及自組裝單層，位於充填閘極金屬層與功函數金屬層之間。
本發明一實施例提供之形成半導體裝置的方法包括：提供基板，且基板包括具有功函數金屬層的閘極結構；移除功函數金屬層的頂部；形成自組裝單層於移除功函數金屬層的頂部所露出之功函數金屬層的最頂側表面上；以及沉積充填閘極金屬層至功函數金屬層被移除的頂部中，且自組裝單層位於充填閘極金屬層與功函數金屬層之間。
本發明一實施例提供之形成半導體裝置的方法包括：提供基板，且基板包括閘極結構；選擇性移除閘極結構的頂部；形成黏著層於移除閘極結構的頂部所露出的閘極結構上表面；以及選擇性沉積導電層至黏著層上的閘極結構被移除的頂部中，且黏著層黏接閘極結構被移除的頂部所露出的閘極結構上表面與導電層。
h1、h2、h3:垂直深度
HF:鰭狀物高度
HG:閘極高度
Lg:閘極長度
LS:長度
W:鰭狀物寬度
100:半導體結構
102:基板
104:鰭狀物
106:隔離結構
108:閘極結構
108’、108’-1、108’-2、108’-3:中間閘極結構
110D:汲極區
110S:源極區
111:間隔物層
112:通道區
113:輕摻雜汲極區
114、128:上表面
115、115’、115”:高介電常數的介電層
116、116’、116”:蓋層
117:犧牲閘極結構
117’:閘極形成溝槽
117A、117B1、117B2、117C1、117C2:回蝕刻溝槽
118、118’、118”:阻障金屬層
119、119’、119”:功函數金屬層
120、120’、120”:自組裝單層
121、121’:充填閘極金屬層
125:閘極介電層
128:虛線
131:剖線
150:電晶體區
200、300、400、500:結構
600:方法
601、602、603、604:步驟
圖1A係一些實施例中，金氧半場效電晶體裝置的圖式。
圖1B係一些實施例中，圖1A中的n型金氧半裝置的上視圖。
圖2係一些實施例中，閘極的剖視圖。
圖3A至3C、4A至4C、與5A至5C係一些實施例中，閘極的剖視圖。
圖6係一些實施例中，用於形成閘極金屬於回蝕刻的閘極中的製作製程的圖式。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特 定構件與排列的實施例係用以簡化本發明而非侷限本發明。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
此處所述的場效電晶體之一例為金氧半場效電晶體。舉例來說，金氧半場效電晶體可為(i)建立在基板如半導體晶圓的平坦表面之中或之上的平面結構，或者(ii)垂直結構。
用語「鰭狀場效電晶體」指的是形成於鰭狀物上的場效電晶體，而鰭狀物相對於晶圓的平面表面垂直取向。
「源極/汲極」指的是形成場效電晶體兩端的源極/汲極接面。
此處所述的用語「垂直」指的是約略垂直於基板表面。
用語「磊晶層」指的是單晶材料的層狀物或結構。同樣地，用語「磊晶成長」指的是單晶材料的層狀物或結構。磊晶成長的材料可摻雜或未摻雜。
此處所述的用語「約略(nominal)」是指用於構件或製程步驟所欲的目標，特性數值或參數，在產品的設計階段時己設定好，連同設定所欲數值的上下限範圍。數值的範圍一般來自於製程中的輕微變動或公差(tolerances)。
形成小閘極長度的金屬閘極的問題之一，係如何沉積足夠量的金屬至閘極形成溝槽中。舉例來說，金屬閘極的閘極長度為7nm時，其閘極電阻高於閘極長度為20nm的金屬閘極，因為沉積於7nm的金屬閘極中的金屬量較少。同樣地，7nm的金屬閘極與20nm的金屬閘極的閘極電阻，高於閘極長度為240nm的金屬閘極。
為減少閘極電阻，可採用乾式回蝕刻與濕式回蝕刻以移除金屬閘極中的功函數金屬的部份，並填入更多金屬於金屬閘極中。然而回蝕刻法的蝕刻選擇性低，可能造成蝕刻的金屬閘極中的金屬損失。舉例來說，除了功函數金屬之外，亦可能回蝕刻閘極金屬(如鎢)與阻障層(如氮化鈦)，造成回蝕刻輪廓中的凹陷深度。上述步驟亦可減少閘極高度。此外，這些回蝕刻法時形成的副產物可能難以去除。這些回蝕刻法不會提供功函數金屬與閘極金屬之間所需的蝕刻選擇性。舉例來說，可採用濕蝕刻法回蝕刻閘極金屬。如此一來，隨著半導體裝置持續縮小，將越來越難製作具有所需低閘極電阻的金屬閘極。
本發明實施例說明移除圍繞金屬閘極中的金屬之功函數金屬的一部份之選擇性回蝕刻。接著將相當低或較低電阻的導電材料填入移除功函數金屬所形成的空間，以增加金屬閘極中的金屬體積。選擇性回蝕刻製程可形成一或多個自組裝單層於蝕刻部份上。自組裝單層可改善蝕刻部份與新沉積的充填閘極金屬之間的黏著性。可採用選擇性沉積法沉積新沉積的充填閘極金屬(如導電材料)，其可包含所需及/或不同的摻質濃度及/或種類，以進一步改善(如降低)閘極電阻。選擇性回蝕刻與選擇性沉積法不需額外遮罩或額外製作製程。因此實質上不影響(如減少)閘極高度，且可沉積更多金屬至金屬閘極中。採用本發明實施例揭露的方法，金屬閘極可具有比一開始製作時更多的金屬，可降低閘極電阻，並可改善半導體裝置的電性。此外，新沉積的充填閘極金屬可黏合至不具有空洞或具有少量空洞形成其中的金屬閘極的蝕刻部份。形成的閘極金屬可更一致，因此降低閘極電阻。本發明實施例的方法與結構可改善裝置效能。
圖1A、1B、2、3A至3C、4A至4C、與5A至5C係本發明實施例中，採用閘極電阻改良的方法所製作之多種半導體裝置中的金屬閘極。製作製程可形成閘極金屬量增加的金屬閘極，其可比其他閘極金屬結構具有更低的閘極電阻。依據此處揭露的實施例新增的閘極金屬，可黏合至接觸充填閘極金屬(不具 有空洞或具有少量空洞於其中)的部份。用語「充填閘極金屬」指的是後續沉積至功函數金屬層之移除部份中的導電材料，且可作為金屬閘極結構的閘極金屬。本發明實施例可用於形成多種金屬(如鎢、銅、鋁、任何其他合適金屬、或上述之組合)的金屬閘極。金屬閘極可形成於多種半導體裝置與結構中。舉例來說，本發明實施例可用於形成金屬閘極於平面裝置與鰭狀場效電晶體中。此處提供的製作製程僅為例示性，且本發明實施例進行的其他製程未圖示於後續圖式中。
圖1A係本發明一些實施例的半導體結構100之等角圖。半導體結構100包含鰭狀場效電晶體。半導體結構100包含基板102、多個鰭狀物104、多個隔離結構106、與位於每一鰭狀物104的側壁與上表面上的閘極結構108。鰭狀物104與隔離結構106分別具有上表面114與128。閘極結構108包含閘極介電層125與犧牲閘極結構117。在一些實施例中，閘極結構108中可包含一或多個額外層狀物或結構。圖1A的等角圖，係圖案化閘極介電層與閘極層以形成閘極結構108之後的結構。圖1A僅顯示單一閘極結構108。積體電路可包含多個閘極結構。
圖1A所示的每一鰭狀物104包含一對源極/汲極端。為了簡化說明，一對源極/汲極端中的第一者稱作源極區110S，而一對源極/汲極端中的第二者稱作汲極區110D，其中源極/汲極端形成於鰭狀物104之中、形成於鰭狀物104之上、及/或圍繞鰭狀物104。鰭狀物104的通道區112位於閘極結構108下。閘極結構108具有閘極長度Lg與閘極寬度(2HF+W)，如圖1A所示。在一些實施例中，鰭狀物寬度W介於約6nm至約12nm之間。在一些實施例中，鰭狀物寬度W介於約4nm至約6nm之間。在一些實施例中，閘極結構108具有自鰭狀物的上表面114至閘極結構108之上表面的閘極高度HG，其介於約50nm至約80nm之間。在一些實施例中，鰭狀物104具有自隔離結構的上表面128至鰭狀物的上表面114的鰭狀物高度HF，其介於約25nm至約35nm之間。
基板102可為矽基板。在其他實施例中，基板102可包含其他半導體元素如鍺、半導體化合物(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。在一些實施例中，基板102為絕緣層上半導體。在一些實施例中，基板102可為磊晶材料。
隔離結構106包含介電材料，其組成可為氧化矽、旋轉塗佈玻璃、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電材料、及/或其他合適的絕緣材料。隔離結構106可為淺溝槽隔離結構。在一些實施例中，隔離結構106為淺溝槽隔離結構，且其形成方法為蝕刻溝槽於基板102中。接著可將絕緣材料填入溝槽，再進行化學機械研磨平坦化與回蝕刻。此外亦可採用其他製作技術形成隔離結構106及/或鰭狀物104。隔離結構106可包含多層結構，比如具有一或多個襯墊層。
鰭狀物104為一或多個電晶體所在的主動區。鰭狀物104可包含矽或另一半導體元素如鍺、半導體化合物(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。鰭狀物104的製作方法可採用任何合適製程，包含光微影與蝕刻製程。光微影製程可包含形成光阻層於基板上(如矽層上)、曝光光阻至一圖案、進行曝光後烘烤製程、並顯影光阻以形成含光阻的遮罩單元。接著在形成凹陷至隔離結構106中的蝕刻製程時可採用遮罩單元保護基板的區域，並留下凸起的鰭狀物。蝕刻凹陷的方法可採用反應性離子蝕刻及/或其他合適製程。可採用多種其他方法以形成鰭狀物104於基板102上。在一些實施例中，鰭狀物104可包含磊晶材料。
圖1A所示的閘極結構108可為置換閘極製程中的犧牲閘極結構，其可取代為金屬閘極結構。在置換製程之前，犧牲閘極結構117可包含犧牲材料 如多晶矽。置換製程可移除犧牲材料，並將導電材料(如金屬)填入移除犧牲材料所形成的溝槽、空間、及/或開口，以形成金屬閘極結構。間隔物層111可保留於置換製程中，並維持沉積導電材料所用的空間。接著可沉積導電材至間隔物層111所維持的空間中，以形成金屬閘極結構。形成金屬閘極結構的方法將詳述於下。
半導體結構100包含鰭狀物104與閘極結構108。半導體結構100可包含額外製程所形成的採用半導體結構100之電晶體的多種結構，比如輕摻雜汲極區與摻雜的源極/汲極結構。藉由摻雜可形成輕摻雜汲極區於鰭狀物104中，且用語「輕摻雜汲極區」指的是電晶體的通道區與至少一源極/汲極區之間的輕摻雜區。可採用離子佈植進行摻雜製程。本發明實施例並不限於以離子佈植作為輕摻雜汲極區所用的摻雜製程。
圖1B係具有圖1A的鰭狀物104之一者的電晶體區150之上視圖，其沿著隔離結構106的上表面128之表面高度。電晶體區150包含源極區110S與汲極區110D。電晶體區150亦包含通道區112，其為鰭狀物104的部份，且閘極結構108圍繞於鰭狀物104的三側上，如圖1A所示。閘極結構108之下的通道區112具有寬度(鰭狀物寬度W)。通道區112的長度可與閘極長度Lg稍微不同，端視製作製程的條件與裝置設計而定。為了簡化說明，通道區112的長度標示為閘極長度Lg。電晶體區150亦包含閘極介電層125與犧牲閘極結構117。圖1B亦顯示間隔物層111形成於閘極結構108上。輕摻雜汲極區113形成於鰭狀物104的上表面與側壁中。圖1B所示的輕摻雜汲極區113具有寬度(鰭狀物寬度W)與長度LS。輕摻雜汲極區113的邊界可對準或不對準間隔物層111(沿著圖1B所示的表面高度)。圖1B亦以虛線顯示另一閘極結構108。其他閘極結構108已說明如上，其與上述的閘極結構108平行且類似，且未圖示於圖1A中。
圖1B顯示圍繞閘極結構108之犧牲閘極結構117的間隔物層111。 間隔物層111的形成方法可為任何合適方法。舉例來說，先沉積順應性的間隔物層於基板上，包括閘極結構108上。接著可採用回蝕刻製程移除順應性的間隔物層的部份，露出源極/汲極區的部份以用於離子佈植。接著移除閘極結構108上順應性的間隔物層的部份。保留的順應性的間隔物層形成間隔物層111，其至少位於虛置閘極結構117的側壁上。間隔物層111可包含介電材料，比如氧化矽、氮氧化矽、碳氮化矽、氮化矽、任何其他合適材料、或任何上述之組合。在一些實施例中，沉積製程為電漿增強化學氣相沉積製程，但亦可採用其他可行的沉積製程。在一些實施例中，間隔物層111的厚度介於約2nm至約14nm之間。間隔物層111的厚度可提供自輕摻雜汲極區偏離的距離，並避免摻質佈植至通道區112中。
接著採用任何合適製程，形成輕摻雜汲極區113於相鄰的間隔物層111之間的鰭狀物104中。舉例來說，可採用離子佈植製程以形成輕摻雜汲極區113，其可採用任何合適的摻質物種。雖然圖式中的輕摻雜汲極區113與鰭狀物104的上表面相鄰，輕摻雜汲極區113可與鰭狀物104的上表面與側壁均相鄰。可垂直進行輕摻雜汲極佈植，或朝鰭狀物的側壁斜向進行輕摻雜汲極佈植。輕摻雜汲極區113可延伸至低於鰭狀物104的表面之深度，端視佈植製程而定。舉例來說，輕摻雜汲極區113可延伸至低於鰭狀物104之上表面的深度。在其他實施例中，輕摻雜汲極區113可自鰭狀物104的側壁表面延伸至鰭狀物104的內部。基板102可具有p型與n型裝置。可採用額外製程如微影圖案化製程，以保護p型裝置區免於被n型裝置區所用的摻質離子影響。在佈植摻質離子之後，可進行熱退火以驅入並活化摻質。熱退火可為快速熱處理退火、峰值退火、微秒退火、雷射退火、任何其他合適的退火製程、或任何上述之組合。在峰值退火溫度下操作峰值退火一段時間(以秒計)。在峰值退火溫度下操作微秒退火一段時間(以微秒計)。在峰值退火溫度下操作雷射退火一段時間(以奈秒至微秒計)。
此外，可採用任何合適製程形成源極區110S/汲極區110D於相鄰的間隔物層111之間的鰭狀物104中的輕摻雜汲極區113。舉例來說，可採用任何合適的摻雜物種進行離子佈植，以形成源極區110S/汲極區110D。在另一例中，移除相鄰間隔物層111之間的輕摻雜汲極區113的一部份，並進行磊晶製程以成長合適的源極/汲極材料於相鄰的間隔物層111之間。可採用任何合適摻質的原位摻雜，使源極區110S/汲極區110D具有任何合適的摻雜等級。依據不同應用及/或實施例，源極區110S/汲極區110D自上表面114的深度，可大於或小於輕摻雜汲極區113的深度。源極區110S/汲極區110D的橫向寬度可小於、等於、或大於輕摻雜汲極區113的橫向寬度，端視應用而定。
圖2至5C係本發明多種實施例中，製作鰭狀場效電晶體的多種階段之不同剖視圖。本發明實施例提供的方法可為閘極置換製程的一部份，或在閘極置換製程之後。在本發明實施例中，採用本發明實施例揭露的方法所形成的金屬閘極結構，可稱作中間閘極結構108’。圖1A與1B所示的閘極結構108亦可稱作犧牲閘極結構，而圖1A與1B所示的犧牲閘極結構117亦可稱作閘極結構。可依據閘極結構108形成中間閘極結構108’。
圖2至5C顯示形成此金屬閘極結構的例示性製作製程。在一些實施例中，基板102包含矽。在本發明實施例中，在相同圖式中配置不同尺寸的結構(比如不同閘極長度的中間閘極結構108’)以達說明目的。圖式中的這些結構尺寸並不代表結構的真實尺寸。為了說明目的，圖2至5C所示的結構為半導體結構的剖視圖，其沿著圖1A的剖線131或沿著類似方向的剖線。半導體結構可形成於相同或不同的積體電路中。可經由相同或不同的製作製程形成半導體結構。
圖2係一些實施例中，包含例示性中間閘極結構108’的結構200沿著圖1A所示的剖線131之圖式。可依據閘極結構108形成中間閘極結構108’，其包含間隔物層111圍繞的閘極形成溝槽117’。後續形成的金屬閘極結構之閘極長 度(Lg)，定義為後續形成於於源極與汲極區之間的金屬閘極之橫向長度，如圖2所示。在移除犧牲閘極結構117之後，可自閘極結構108形成中間閘極結構108’。在移除犧牲閘極結構117之後，可形成閘極形成溝槽117’。移除犧牲閘極結構117的方法可包含自閘極結構108移除犧牲閘極材料(如多晶矽)，以形成閘極形成溝槽117’。間隔物層111可保留於鰭狀物104上，且可用於保留沉積中間閘極結構108’中的其他層所需的空間，並保護後續形成的金屬閘極結構。中間閘極結構108’可用於表示具有任何合適閘極長度Lg之部份形成的閘極結構。
移除犧牲閘極結構117的方法可包含任何合適製程。舉例來說，圖案化製程(如光微影製程)與後續的蝕刻製程(如濕蝕刻或乾蝕刻製程)可用於移除間隔物層111所圍繞的犧牲材料。在圖案化製程與蝕刻製程時，可形成一或多個硬遮罩於閘極結構108上，以露出犧牲材料並保護間隔物層111。蝕刻製程可為選擇性蝕刻或控制時間的蝕刻，因此可完全移除犧牲材料。在一些實施例中，選擇性蝕刻不需額外蝕刻遮罩，比如選擇性蝕刻可直接導向半導體結構100。在此不詳述移除製程與相關遮罩的細節。可在形成閘極結構108之前或在移除犧牲閘極結構117之後，形成通道區112於閘極結構108之下。虛線128指的是隔離結構106的上表面高度。閘極介電層125可形成為閘極結構108的一部份，或在形成閘極形成溝槽117’之後才形成閘極介電層125。可採用任何合適製程形成閘極介電層125。舉例來說，閘極介電層可包含氮化矽、氧化矽、碳氮化矽、碳氮氧化矽、任何其他合適材料、或任何上述之組合。在另一例中，閘極介電層125亦可包含氧化鉿、氧化鋯、氧化鑭、及/或其他合適的高介電常數的介電材料，且其沉積方法可採用電漿增強化學氣相沉積、化學氣相沉積、物理氣相沉積、及/或原子層沉積。閘極介電層可減少鰭狀物104中的基板材料與後續形成的高介電常數的介電層之間的反應，並維持半導體結構100的可信度以保持通道區112中的載子移動率。在一些實施例中，在形成閘極形成溝槽117’之後，以電漿增強化學 氣相沉積形成閘極介電層125。在一些實施例中，閘極介電層125包含氧化矽，其厚度介於約6Å至10Å之間。
圖3A至3C係一些實施例中的結構300，其包含不同閘極長度的例示性中間閘極結構108’-1、108’-2、與108’-3。圖3A至3C各自沿著圖1A所示的剖線131。圖3A至3C所示的中間閘極結構108’，可各自由圖2所示的閘極結構108所形成。為了說明本發明實施例之方法與結構的目的，中間閘極結構108’-1、108’-2、與108’-3的閘極長度彼此不同。在一些實施例中，中間閘極結構108’-1的閘極長度Lg<中間閘極結構108’-2的閘極長度Lg<中間閘極結構108’-3的閘極長度Lg。舉例來說，中間閘極結構108’-1的閘極長度Lg可為7nm，中間閘極結構108’-2的閘極長度Lg可為20nm，而中間閘極結構108’-3的閘極長度Lg可為240nm。
在一些實施例中，可自具有類似結構(比如不同尺寸及/或不同閘極長度)的中間閘極結構(如圖2所示的中間閘極結構108’)，各自形成圖3A至3C所示的中間閘極結構108’-1、108’-2、與108’-3。可依序沉積多個層狀物至閘極形成溝槽117’中，以自圖2所示的中間閘極結構108’形成圖3A至3C所示的中間閘極結構108’-1、108’-2、與108’-3。後續形成的金屬閘極結構可包含阻障層、閘極介電層、功函數層、金屬層、及/或其他合適的材料充填於閘極形成溝槽中。在其他實施例中，金屬閘極結構可更包含蓋層、蝕刻停止層、及/或其他合適材料。間隔物層111可包含介電材料如氮化矽、碳氮氧化矽、碳氮化矽、其他合適的絕緣材料、或任何上述之組合。為了說明目的，本發明實施例之不同圖式中的閘極介電層125，指的是金屬閘極結構底部的閘極介電層。然而閘極介電層125在不同結構中可包含相同或不同的材料。
可先形成高介電常數的介電層於閘極形成溝槽117’中的間隔物層111的側壁與閘極介電層125上。高介電常數的介電層可形成阻障於通道區112與 後續形成的金屬閘極之間，以避免通道區112漏電流，並降低半導體結構100的能耗。在一些實施例中，高介電常數的介電層可包含氧化鉿、氧化鋯、氧化鑭、其他合適材料、或任何上述之組合。高介電常數的介電層之形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、電漿增強化學氣相沉積、其他合適的沉積方法、或任何上述之組合。在一些實施例中，高介電常數的介電層厚度介於約5nm至約15nm之間。在本發明實施例中，中間閘極結構108’-1、108’-2、與108’-3中分別具有高介電常數的介電層115、115’、與115”。
蓋層可形成於閘極形成溝槽117’中的高介電常數的介電層上。在一例中，蓋層可包含高介電常數的阻障材料，比如氮化鈦及/或TSN。在另一例中，蓋層可保護高介電常數的介電層免於後續形成的阻障金屬層影響，並可減少閘極介電層125與基板102之界面陷阱。蓋層的形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、電漿增強化學氣相沉積、有機金屬化學氣相沉積、濺鍍、其他合適的沉積方法、或任何上述之組合。蓋層的厚度可介於約1nm至約3nm之間。在一些實施例中，蓋層為約1.5nm。在本發明實施例中，中間閘極結構108’-1、108’-2、與108’-3分別具有蓋層116、116’、與116”。
可進一步形成阻障金屬層於閘極形成溝槽117’中的蓋層上。阻障層可包含阻障金屬及/或化合物，比如氮化鉭及/或氮化鈮。阻障金屬層可改善蓋層與後續形成的功函數金屬層之間的黏著性。阻障金屬層亦可避免蓋層與功函數金屬層之間的載子及/或離子擴散。阻障金屬層的形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、電漿增強化學氣相沉積、有機金屬化學氣相沉積、濺鍍、其他合適的沉積方法、或任何上述之組合。阻障金屬層的厚度可介於約1nm至約3nm之間。在一些實施例中，阻障金屬層的厚度為約1.5nm。在本發明實施例中，中間閘極結構108’-1、108’-2、與108’-3中分別具有阻障金屬層118、118’、與118”。
功函數金屬層亦可形成於閘極形成溝槽117’中的阻障金數層上。金屬閘極結構中可包含的例示性p型功函數金屬，包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。金屬閘極結構中可包含的例示性n型功函數金屬，包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。功函數與功函數層的材料組成相關，因此可選擇第一功函數層的材料以調整其功函數，以達即將形成於個別區域中的裝置所需的臨界電壓。在一些實施例中，功函數金屬層可包含功函數金屬如氮化鈦、氮化鈦鋁、碳化鈦鋁、其他合適的功函數金屬、或任何上述之組合。功函數金屬層可改變中間閘極結構108’的臨界電壓至所需數值。功函數金屬層的形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、電漿增強化學氣相沉積、有機金屬化學氣相沉積、濺鍍、其他合適的沉積法、或任何上述之組合。在一些實施例中，功函數金屬層的厚度介於約1nm至約3nm之間。在本發明實施例中，中間閘極結構108’-1、108’-2、與108’-3中各自具有功函數金屬層119、119’、與119”。
可進一步形成充填閘極金屬(如閘極金屬層)於閘極形成溝槽117’中的功函數金屬層上。充填閘極金屬層可填滿閘極形成溝槽117’中的剩餘空間。充填閘極金屬層可包含合適的導電材料如銅、鋁、及/或鎢。在一些實施例中，充填閘極金屬層包含鎢。充填閘極金屬層的形成方法可為化學氣相沉積、物理氣相沉積、電漿增強化學氣相沉積、有機金屬化學氣相沉積、濺鍍、其他合適的沉積法、或任何上述之組合。在一些實施例中，充填閘極金屬層的厚度介於約1nm至3nm之間。在本發明實施例中，中間閘極結構108’-2與108’-3中各自具有充填閘極金屬層121與121’。在一些實施例中，中間閘極結構108’-1具有少量的閘極金屬或不具有閘極金屬，如圖3A所示。中間閘極結構108’-1中缺乏閘極金屬 的原因可能包括閘極長度小，且在形成功函數金屬層119之後缺乏沉積閘極金屬所用的空間。如圖3A所示，功函數金屬層119可填滿沉積阻障金屬層118之後的閘極形成溝槽117’中的剩餘空間。此外，由於中間閘極結構108’-2的閘極長度小於中間閘極結構108’-3的閘極長度，沉積在中間閘極結構108’-2中的閘極金屬少於沉積在中間閘極結構108’-3中的閘極金屬。
在一些實施例中，在形成上述層狀物之後可採用平坦化製程如化學機械研磨，以移除間隔物層111上的這些層狀物之多餘厚度。可平坦化閘極形成溝槽117’的上表面。如此一來，間隔物層111、高介電常數的介電層、蓋層、阻障金屬層、功函數金屬層、與充填閘極金屬層的上表面可彼此共平面。為了說明目的，平坦化製程之後形成的半導體結構稱作中間閘極結構108’。在多種實施例中，亦可採用其他平坦化及/或蝕刻製程，以形成中間閘極結構108’-1、108’-2、與108’-3。
如圖3A至3C所示，高介電常數的介電層115、115’、與115”、蓋層116、116’、與116”、以及阻障金屬層118、118’、與118”各自形成U型結構(比如沿著剖線131或x-y平面的視圖)於每一中間閘極結構108’-1、108’-2、與108’-3的閘極形成溝槽117’中。由於閘極長度差異，中間閘極結構108’-2與108’-3中的功函數金屬層119’與119”各自形成U型結構於個別的閘極形成溝槽117’中，而中間閘極結構108’-1中的功函數金屬層119可形成垂直帶狀結構(沿著y軸)於閘極形成溝槽117’中。綜上所述，對中間閘極結構108’-1而言，功函數金屬層119的最頂側表面可與中間閘極結構108’-1的上表面實質上共平面。對中間閘極結構108’-2與108’-3而言，功函數金屬層119’與119”的最頂側表面可分別與中間閘極結構的上表面實質上共平面。
如圖3A至3C所示，充填閘極金屬層121沉積在閘極長度較小的中間閘極結構(如中間閘極結構108’-2)中的量，少於沉積在閘極長度較大的中間閘 極結構(如中間閘極結構108’-3)中的量。特別的是，對閘極長度小的一些中間閘極結構(如中間閘極結構108’-1)而言，沒有閘極金屬可沉積於閘極形成溝槽117’中。如此一來，隨著技術節點演進，越來越難以沉積足夠的閘極金屬於金屬閘極結構中。金屬閘極結構的閘極電阻可隨著閘極金屬量減少而增加。因此閘極電阻可自中間閘極結構108’-1朝中間閘極結構108’-3增加。圖4至5用於顯示改善不同中間閘極結構之閘極電阻的方法之實施例。
圖4A至4C顯示一些實施例中的結構400，其包括不同閘極長度之例示性的中間閘極結構108’-1、108’-2、與108’-3。圖4A至4C沿圖1A所示的剖線131。在一些實施例中，回蝕刻每一中間閘極結構108’-1、108’-2、與108’-3中的功函數金屬層的頂部至所需深度，以自功函數金屬層其露出的最頂側表面形成回蝕刻溝槽。如圖4A至4C所示，在中間閘極結構108’-1中，回蝕刻溝槽117A形成於功函數金屬層119中，且具有垂直深度(或凹陷深度)h1。在中間閘極結構108’-2中，回蝕刻溝槽117B1與117B2形成於功函數金屬層119’中，且各自具有垂直深度h2(沿著y軸)。在中間閘極結構108’-3中，回蝕刻溝槽117C1與117C2形成於功函數金屬層119”中，且各自具有垂直深度h3。在一些實施例中，每一功函數金屬層中的回蝕刻溝槽之垂直深度可在約40nm至約50nm之間變化，且垂直深度h1、h2、與h3可相同或不同。為了說明目的，假定相同的閘極形成溝槽中的回蝕刻溝槽大致具有相同的深度(如垂直深度h1、h2、與h3)。在一些實施例中，垂直深度h1、h2、與h3小於個別功函數金屬層的垂直長度，且可為約40nm。
在一些實施例中，移除中間閘極結構108’中的功函數金數層的頂部，並形成回蝕刻溝槽。上述步驟可露出蝕刻部份的內側表面。舉例來說，對中間閘極結構108’-1的回蝕刻溝槽117A而言，可露出被蝕刻的功函數金屬層119的最頂側表面與阻障金屬層118的側壁表面。對中間閘極結構108’-2的回蝕刻溝槽117B1與117B2而言，可露出被蝕刻的功函數金屬層119’的最頂側表面、充填 閘極金屬層121的側壁表面的一部份、與阻障金屬層118’的側壁表面的一部份。對中間閘極結構108’-3的回蝕刻溝槽117C1與117C2而言，可露出被蝕刻的功函數金屬層119”的最頂側表面、充填閘極金屬層121’的側壁表面的一部份、與阻障金屬層118”的側壁表面的一部份。露出的表面可接觸後續沉積的充填閘極金屬(比如後續製程沉積以填入回蝕刻溝槽的閘極金屬)。
在一些實施例中，可採用合適的蝕刻製程進行回蝕刻製程。在一些實施例中，進行濕蝕刻以選擇性地蝕刻個別功函數金屬層的頂部。在一些實施例中，蝕刻劑(如蝕刻溶液)可選擇性地蝕刻閘極形成溝槽117’中的其他層狀物及/或材料上的功函數金屬層。舉例來說，蝕刻劑在閘極金屬上的蝕刻選擇性(如蝕刻速率的比例)可為至少約2，及/或在高介電常數的介電材料上的蝕刻選擇性可為至少約2。在一些實施例中，閘極金屬上的蝕刻選擇性為至少約3。其他層狀物及/或材料上的蝕刻選擇性可如所需的高，因此選擇性蝕刻後可移除功函數金屬層頂部，而閘極形成溝槽117’中的其他層狀物可保留實質上相同的厚度、高度、及/或形狀。
可在需於合適條件下處理的晶圓或半導體結構100上分配蝕刻劑。蝕刻劑可包含磷酸，其可與其它蝕刻劑及/或添加劑混合。在一些實施例中，蝕刻劑包括過氧化氫、磷酸、與熱去離子水的混合物。在一些實施例中，充填閘極金屬層包含鎢且功函數金屬層包括氮化鈦，而磷酸：過氧化氫：熱去離子水的重量比例為約10：1：1.5，且蝕刻選擇性為約5(比如功函數金屬層的蝕刻速率為充填閘極金屬層的蝕刻速率之約五倍)。在一些實施例中，可改變過氧化氫、磷酸、與熱去離子水的重量比例，以調整相同或不同材料上的蝕刻選擇性及/或蝕刻速率。舉例來說，當充填閘極金屬層及/或功函數金屬層包含其他材料時，可改變磷酸：過氧化氫：熱去離子水的重量比。在一些實施例中，可混合其他酸性介質或溶液至混合物，以得不同的蝕刻選擇性、蝕刻速率、及/或pH控制。 舉例來說，氯化氫可添加至混合物中以調整蝕刻劑的pH值。可控制蝕刻條件及/或參數(如蝕刻時間與蝕刻劑溫度)，以得回蝕刻溝槽的所需垂直深度。舉例來說，蝕刻選擇性為約5時若要得到約40nm的垂直深度，則半導體結構100的蝕刻時間可為約360秒，且蝕刻溫度可介於室溫至約80℃之間。在一些實施例中，增加蝕刻劑溫度可增加蝕刻速率，並因此減少蝕刻時間。
在一些實施例中，在蝕刻製程之後可採用濕式溶液沖洗半導體結構100或晶圓。在一些實施例中，沖洗溶液為純去離子水的混合物、含二氧化碳的去離子水、稀釋的氫氧化銨、任何其他合適的沖洗溶液、或任何上述之組合。可採用任何合適方法乾燥沖洗後的半導體結構100或晶圓。在一些實施例中，乾燥製程包含氮氣旋轉乾燥及/或異丙醇乾燥。乾燥製程的乾燥溫度可介於室溫至約100℃之間。
蝕刻劑在與功函數金屬層及/或中間閘極結構108’的其他層(如充填閘極金屬層及/或阻障金屬層)反應時，可用於形成自組裝單層。在一些實施例中，蝕刻劑在與充填閘極金屬、功函數金屬層、與阻障金屬層反應時有助於形成自組裝單層，且在蝕刻製程之後的自組裝單層可覆蓋這些層狀物的露出表面。如圖4A至4C所示，選擇性蝕刻後形成自組裝單層120、120’、與120”。在選擇性蝕刻之後，自組裝單層可覆蓋功函數金屬層其露出的最頂側表面、充填閘極金屬層其露出的上表面與側壁表面、與阻障金屬層其露出的最頂側表面。舉例來說，對中間閘極結構108’-1而言，自組裝單層可覆蓋被蝕刻的功函數金屬層119其露出的最頂側表面與阻障金屬層118其露出的上表面與側壁表面。對中間閘極結構108’-2而言，自組裝單層可覆蓋被蝕刻的功函數金屬層119’其露出的最頂側表面、充填閘極金屬層121其露出的上表面與側壁表面、與阻障金屬層118’其露出的上表面與側壁表面。對中間閘極結構108’-3而言，自組裝單層可覆蓋被蝕刻的功函數金屬層119”其露出的最頂側表面、充填閘極金屬層121’其露出的上 表面與側壁表面、與阻障金屬層118”其露出的上表面與側壁表面。自組裝單層可作為黏著層，之後可黏接及/或貼合回蝕刻溝槽(如回蝕刻溝槽117A、117B1、117B2、117C1、與117C2)中的充填閘極金屬，並改善充填閘極金屬與回蝕刻溝槽中的材料之間的接觸及/或黏著性。
具體而言，自組裝單層可形成於磷酸鹽與中間閘極結構108’-1、108’-2、與108’-3的材料(如功函數金屬層、充填閘極金屬層、及/或阻障金屬層的材料)之間。舉例來說，磷酸鹽可與這些層中的金屬氧化物形成自組裝單層。在一些實施例中，金屬層包含鎢，功函數金屬層包含氮化鈦，且阻障金屬層包含氮化鉭。磷酸鹽接著可與功函數金屬層中的氧化鈦反應以形成磷酸鈦的自組裝單層於功函數金屬層的露出表面上、與阻障金屬層中的氧化鉭反應以形成磷酸鉭的自組裝單層於阻障金屬層的露出表面上、以及與充填閘極金屬層中的氧化鎢反應以形成磷酸鎢的自組裝單層於充填閘極金屬層的露出表面上。在本發明實施例中，用語「金屬的磷酸鹽的自組裝單層」僅僅便於說明以區隔不同化學化合物，而非表示化合物的化學組成或化學式。
自組裝單層可覆蓋與磷酸鹽反應的材料。在一些實施例中，蝕刻劑組成可擇以搭配被蝕刻的材料及/或露出的材料，因此自組裝單層可完全覆蓋回蝕刻溝槽的內表面。自組裝單層可改善後續沉積的充填閘極金屬與回蝕刻溝槽之間的黏著性，因此充填閘極金屬可填入回蝕刻溝槽且具有一點空洞或無空洞。綜上所述，後續形成的金屬閘極結構中的閘極金屬量可增加，而閘極電阻可降低。在一些實施例中，自組裝單層形成於功函數金屬層上，以改善充填閘極金屬與功函數金屬層之間的黏著性。在一些實施例中，自組裝單層形成於充填閘極金屬層上，可改善充填金數與閘極金屬之間的黏性，因此無空洞形成於充填金屬與閘極金屬之間。在一些實施例中，自組裝單層的電阻夠低或可忽略，因此自組裝單層的存在只對充填閘極金屬層與充填閘極金屬的導電性造成一點 影響或無影響。在多種實施例中，其他合適材料亦可用於形成功函數金屬層、充填閘極金屬層、及/或金屬阻障層。可改變蝕刻劑組成以確保自組裝單層(具有黏著功能以黏結充填閘極金屬至功函數金屬層)至少形成於功函數金屬層上。蝕刻劑組成的具體選擇可不限於本發明實施例。
在一些實施例中，可由其他方法回蝕刻功函數金屬層。舉例來說，可採用平坦化製程露出與蝕刻中間閘極結構108’中功函數金屬層的最頂側表面，並採用遮罩覆蓋其他層的最頂側表面。綜上所述，可由合適的蝕刻(如控制時間的濕及/或乾蝕刻製程)移除功函數金屬層的頂部。在回蝕刻之後可移除遮罩。可視情況採用任何合適方法，形成黏著層(如襯墊層或自組裝單層)於回蝕刻溝槽117A、117B1、117B2、117C1、與117C2的內側表面上。舉例來說，可採用合適的酸性溶液(如硫酸為主的溶液)沖洗回蝕刻溝槽，使黏著層形成於回蝕刻溝槽中。黏著層可為任何合適的形式，比如單層或薄膜。黏著層的電阻夠低，因此黏著層的存在僅稍微影響或不影響充填閘極金屬層與充填閘極金屬的導電性。
圖5A至5C顯示一些實施例中的結構500，其包含不同閘極長度之例示性的中間閘極結構108’-1、108’-2、與108’-3。圖5A至5C沿著圖1A所示的剖線131。如圖5A至5C所示，充填閘極金屬(在圖式中與充填閘極金屬層具有相同圖案)可沉積至回蝕刻溝槽中，以接觸充填閘極金屬層。形成於每一中間閘極結構108’-1、108’-2、與108’-3中的自組裝單層可改善充填閘極金屬與充填閘極金屬層之間的黏著性及/或黏接性、充填閘極金屬與功函數金屬層之間的黏著性及/或黏接性、及/或充填閘極金屬與阻障金屬層之間的黏著性及/或黏接性。在一些實施例中，充填閘極金屬的摻雜等級高於充填閘極金屬層的摻雜等級。在一些實施例中，經由合適的沉積法如化學氣相沉積、原子層沉積、或類似方法形成充填閘極金屬，並原位摻雜充填閘極金屬，因此可形成所需的摻雜等級與摻質 種類於充填閘極金屬中，以進一步降低後續形成的金屬閘極結構之電阻。
在一些實施例中，經由選擇性沉積法沉積充填閘極金屬，並在選擇性沉積時原位摻雜充填閘極金屬。在一些實施例中，充填閘極金屬層包括鎢，而充填閘極金屬包括鎢。形成鎢的選擇性沉積法可包含原子層沉積。在一些實施例中，可採用五氯化鎢氣體與氫氣的前驅物氣體進行原子層沉積製程。固體鎢可選擇性地形成於回蝕刻溝槽中。在一些實施例中，五氯化鎢的流速介於約50sccm至約100sccm之間，而氫氣流速介於約約1000sccm至約2000sccm之間。可由氬氣承載五氯化鎢以泵入溫度介於約450℃至550℃之間的反應腔室，使腔室壓力為約40Torr。可將氫氣泵入反應腔室，使腔室壓力為約60Torr。綜上所述，可沉積鎢以填入回蝕刻溝槽。在一些實施例中，採用選擇性沉積製程形成鎢，不需額外遮罩確保鎢形成於回蝕刻溝槽中。在一些實施例中，在形成鎢之後，可進行化學機械研磨以平坦化中間閘極結構108’-1、108’-2、與108’-3的上表面。
在一些實施例中，亦可採用其他沉積法(如選擇性或非選擇性的方法)將充填閘極金屬填入回蝕刻溝槽。若採用非選擇性的沉積法，可進行回蝕刻以移除回蝕刻溝槽之外的多餘閘極金屬。舉例來說，可進行圖案化製程以露出並移除回蝕刻溝槽之外的多餘閘極金屬。接著可進行化學機械研磨製程，以平坦化中間閘極結構108’-1、108’-2、與108’-3的上表面。
在一些實施例中，亦可沉積具有不同閘極金屬的充填閘極金屬(比如不同於充填閘極金屬層的原本閘極金屬材料)。與充填閘極金屬層相較，充填閘極金屬可具有相當低電阻或更低電阻。在一些實施例中，覆蓋回蝕刻溝槽的自組裝單層可改善充填閘極金屬(比如包含不同於充填閘極金屬層的原本閘極金屬材料之金屬及/或導電材料)與功函數金屬層之間的黏著性。
在一些實施例中，可形成合適的摻質至充填閘極金屬中，以進一步降低閘極電阻。舉例來說，可摻雜硼至充填閘極金屬中，以增加摻雜等級並 因此降低閘極電阻。硼可沉積於充填閘極金屬(其包含的材料與充填閘極金屬層的原本閘極金屬材料相同或不同)上。在一些實施例中，在一些實施例中，自組裝單層覆蓋回蝕刻溝槽，可改善摻雜的充填閘極金屬與至少功函數金屬層之間的黏著性。在一些實施例中，自組裝單層黏接摻雜的充填閘極金屬至具有少量空洞或無空洞於其中的充填閘極金屬層。
在沉積充填閘極金屬至回蝕刻溝槽117A、117B1、117B2、117C1、與117C2中之後，可形成金屬閘極結構。圖5A至5C所示的中間閘極結構108’-1、108’-2、與108’-3，可顯示具有充填閘極金屬的金屬閘極結構之剖視圖。與不具有充填閘極金屬的金屬閘極結構相較(如圖3A至3C所示的中間閘極結構108’-1、108’-2、與108’-3)，具有充填閘極金屬的金屬閘極結構可具有更多閘極金屬與更低的閘極電阻。
在一些實施例中，在形成金屬閘極結構之後，可沿著x軸或金屬閘極結構延伸的方向分開、分隔、及/或分割金屬閘極結構，以形成短通道金屬閘極結構。舉例來說，一金屬閘極結構可位於一鰭狀物104上。在一些實施例中，在分開及/或切割之後的通道長度為約10nm。可視情況沉積絕緣材料(如氮化矽及/或氧化矽)於分開的金屬閘極結構上，使金屬閘極結構彼此電性絕緣。在一些實施例中，進行化學機械研磨以平坦化絕緣材料的上表面。在一些實施例中，前述製程稱作「最後切割方案」。
在本發明實施例中，將功函數金屬層的部份置換為導電材料的方法，可減少金屬閘極結構的閘極電阻。在一些實施例中，亦可將金屬閘極結構的其他部份及/或層置換成導電材料(比如具有所需電阻及/或摻雜等級的導電材料)，以進一步減少閘極電阻。舉例來說，可一起移除(或選擇性地移除)阻障金屬層的頂部與功函數金屬層的頂部，以進一步增加金屬閘極結構中的閘極金屬量。可進行一或多道回蝕刻製程。綜上所述，可調整移除這些部份的蝕刻劑， 以形成自組裝單層於蝕刻的表面上，並改善蝕刻的表面所露出的其他層狀物與後續沉積的導電材料之間的黏著性。此外，可形成(或選擇性地形成)合適的導電材料於回蝕刻溝槽中，以填滿金屬閘極結構。具體方法與結構可參考本發明實施例，在此不重述。
與其他方案相較，採用本發明實施例揭露的方法與結構所形成的金屬閘極結構具有較低閘極電阻。可進行選擇性蝕刻以移除功函數金屬層的頂部，並形成自組裝單層於被蝕刻部份的內側表面上，以改善後續沉積的充填閘極金屬與功函數金屬層之間的黏著性。可進行選擇性沉積以將充填閘極金屬填入蝕刻部份。與原本的閘極金屬材料相較，充填閘極金屬具有相當低或較低的閘極電阻。在閘極金屬充填製程之前，對具有少量或不具有充填閘極金屬層於功函數金屬層上的金屬閘極結構而言，充填製程之後可沉積閘極金屬至閘極金屬結構中，且可降低閘極電阻。對在閘極金屬充填製程之前即具有足夠閘極金屬於充填閘極金屬層中的金屬閘極結構而言，金屬閘極結構中可包含更多閘極金屬(或具有相當低或更低電阻的導電材料)以進一步降低閘極電阻。在一些實施例中，選擇性蝕刻與選擇性沉積不需額外遮罩以用於製程，因此在形成半導體結構100時不需新增額外製作製程。在一些實施例中，選擇性蝕刻對閘極尺寸(如閘極高度)的影響很少或不影響。在一些實施例中，在製作製程如回蝕刻製程之後，金屬閘極結構的閘極高度縮減頂多約10%。
圖6係形成具有充填閘極金屬的金屬閘極結構之例示性方法600之流程圖。在方法600的多種步驟之間亦可進行其他製作製程，但此處省略相關說明以達簡潔目的。亦可由不同順序進行圖6所示的製作製程。所述的製作步驟的任何變化，均屬本發明實施例的範疇。為了易於說明，用語「第一金屬閘極結構」指的是進行揭露的方法之前的金屬閘極結構，而「第二金屬閘極結構」指的是採用揭露的方法所形成的金屬閘極結構。
在步驟601中，提供基板。基板可包含第一金屬閘極結構，其具有功函數金屬層。第一金屬閘極結構可自閘極置換製程形成，且亦可包含圍繞功函數金屬層的其他層如高介電常數的介電層、蓋層、阻障層、或類似層。在一些實施例中，第一金屬閘極結構具有小閘極長度，且可包含少量閘極金屬或不具有閘極金屬於功函數金屬層上。在一些實施例中，第一金屬閘極結構具有不足的閘極金屬於功函數金屬層上。基板可包含任何合適的半導體材料。功函數金屬層可包含具有所需功函數的合適材料，比如氮化鈦。閘極金屬可包含合適的導電材料，比如鎢。圖3A至3C與相關說明可提供第一金屬閘極結構的細節。
在步驟602中，採用選擇性蝕刻移除功函數金屬層的頂部。可將具有所需蝕刻選擇性的蝕刻劑分配至晶圓及/或基板上，以進行選擇性蝕刻。在一些實施例中，蝕刻劑對第一金屬閘極結構的功函數金屬層與其他材料(如閘極金屬)具有所需的較高蝕刻選擇性。在一些實施例中，可控制選擇性蝕刻的時間，以移除所需量(如深度)之功函數金屬層的頂部。在蝕刻製程之後，可形成回蝕刻溝槽於功函數金屬層中，且可露出功函數金屬層的最頂側表面。在一些實施例中，充填閘極金屬層包含鎢而功函數金屬層包含氮化鈦，且選擇性蝕刻所用的混合物包含磷酸、過氧化氫、與熱去離子水。在一些實施例中，蝕刻劑對氮化鈦與蝕刻選擇性比對鎢高五倍。在一些實施例中，回蝕刻溝槽其露出的內側表面亦包含圍繞功函數金屬層的其他層狀物，比如充填閘極金屬層及/或阻障金屬層。蝕刻劑可與回蝕刻溝槽中露出的材料反應，並形成自組裝單層於回蝕刻溝槽的露出表面上。自組裝單層可改善露出的回蝕刻溝槽之內側表面與後續沉積的充填閘極金屬之間的黏著性。在一些實施例中，自組裝單層改善後續形成的充填閘極金屬與功函數金屬層之間的黏著性，並減少及/或消除充填閘極金屬與充填閘極金屬層之間的空洞。蝕刻劑與自組裝單層的組成細節，如搭配圖4A至4C說明的上述相關內容。
在步驟603中，沉積導電材料至功函數金屬層中的回蝕刻溝槽內，以形成第二金屬閘極結構。導電材料可稱作充填閘極金屬。可採用選擇性沉積法以沉積合適的導電材料，其可與充填閘極金屬層相同或不同。可採用原位摻雜以增加導電材料的摻雜等級，因此可進一步減少第二金屬閘極結構的閘極電阻。在一些實施例中，進行原子層沉積以選擇性地沉積導電材料至回蝕刻溝槽中。在一些實施例中，第一金屬閘極結構的充填閘極金屬層包括鎢，充填閘極金屬包括鎢，且經由原位摻雜將硼摻雜至充填閘極金屬中。與此同時，回蝕刻溝槽之內側表面上的自組裝單層可改善充填閘極金屬與功函數金屬層之間的黏著性，亦可改善充填閘極金數與充填閘極金屬層之間的黏著性。在一些實施例中，可採用五氯化鎢氣體與氫氣的前驅物氣體進行原子層沉積製程。固體鎢可選擇性地形成於回蝕刻溝槽中。在一些實施例中，五氯化鎢的流速介於約50標準立方公分/分鐘(sccm)至約100sccm之間，且氫氣流速可介於約1000sccm至約2000sccm之間。五氯化鎢可由氬氣承載以泵入溫度介於約450℃至約550℃之間的反應腔室，使腔室壓力可為約40Torr。氫氣可泵入反應腔室，使腔室壓力可為約60Torr。可視情況進行化學機械研磨，以平坦化第二金屬閘極結構的上表面。充填閘極金屬已搭配圖5A至5C詳述如上。
方法600可視情況進一步包含步驟604。在步驟604中，可沿著鰭狀物104的方向切割及/或分開第二金屬閘極結構，以形成短通道結構。絕緣材料(如氮化矽)可用於充填相鄰的短通道結構之間的空間，使短通道結構彼此絕緣。在一些實施例中，進行化學機械研磨以平坦化短通道結構。
本發明實施例說明圍繞金屬閘極中的閘極金屬之功函數金屬之移除方法所用的選擇性回蝕刻製程。接著將相當低電阻或更低電阻的導電材料填入移除功函數金屬所產生的空間中，以增加金屬閘極中的閘極金屬體積。選擇性回蝕刻製程形成自組裝單層於被蝕刻的部份上。自組裝單層可改善被蝕刻的 部份與新沉積的充填閘極金屬之間的黏著性。新沉積的充填閘極金屬(如導電材料)的沉積方法可採用選擇性沉積法，且可包含所需及/或不同的摻質濃度及/或種類，以進一步改善(如降低)閘極電阻。選擇性回蝕刻與選擇性沉積法不需額外遮罩或額外製作製程。因此實質上不影響(如降低)閘極高度，並可沉積更多的閘極金屬至金屬閘極中。採用本發明實施例揭露的方法，金屬閘極的閘極金屬量可高於一開始製作的金屬閘極的閘極金屬量，可降低閘極電阻並改善半導體裝置的電性。此外，新沉積的充填閘極金屬可黏著至金屬閘極的被蝕刻部份，且充填閘極金屬具有很少(或無)空洞形成其中。形成的閘極金屬可更一致。可進一步降低閘極電阻。因此本發明實施例揭露的方法與結構可改善裝置效能。
在一些實施例中，鰭狀場效電晶體裝置，包括：基板；鰭狀物，位於基板上；以及閘極結構，位於鰭狀物上。閘極結構包括功函數金屬層，位於閘極結構的內側側壁上，且功函數金屬層的最頂側表面低於閘極結構的上表面；充填閘極金屬層，位於功函數金屬層的最頂側表面上，且充填閘極金屬層的上表面與閘極結構的上表面實質上共平面；以及自組裝單層，位於充填閘極金屬層與功函數金屬層之間。
在一些實施例中，自組裝單層包括黏著層位於功函數金屬層與充填閘極金屬層之間。
在一些實施例中，鰭狀場效電晶體裝置更包括功函數金屬層圍繞的其他充填閘極金屬層，且其他充填閘極金屬層的上表面與閘極結構的上表面實質上共平面，其中該自組裝單層位於其他充填閘極金屬層與充填閘極金屬層之間。
在一些實施例中，自組裝單層包括：磷酸鹽與功函數金屬層所形成的第一部份，位於該功函數金屬層與該充填閘極金屬層之間；以及磷酸鹽與其他充填閘極金屬層所形成的第二部份，位於該充填閘極金屬層與其他充填閘 極金屬層之間。
在一些實施例中，鰭狀場效電晶體裝置更包括阻障金屬層圍繞功函數金屬層，且阻障金屬層的上表面與閘極結構的上表面實質上共平面，其中自組裝單層更包括磷酸鹽與阻障金屬層所形成的第三部份，位於阻障金屬層與充填閘極金屬層之間。
在一些實施例中，充填閘極金屬層與其他充填閘極金屬層各自包含共同導電材料。
在一些實施例中，充填閘極金屬層具有第一摻雜等級，其他充填閘極金屬層具有第二摻雜等級，且第一摻雜等級高於第二摻雜等級。
在一些實施例中，功函數金屬層包括氮化鈦、氮化鈦鋁、或碳化鈦鋁；阻障金屬層包括氮化鉭或氮化鈮；充填閘極金屬層與其他充填閘極金屬層各自包含鎢與鋁的一或多者；以及充填閘極金屬層包括硼。
在一些實施例中，自組裝單層的第一部份包括氧化鈦與磷酸鹽，自組裝單層的第二部份包括氧化鎢與磷酸鹽，且自組裝單層的第三部份包括氧化鉭與磷酸鹽。
在一些實施例中，形成半導體裝置的方法包括：提供基板，且基板包括具有功函數金屬層的閘極結構；移除功函數金屬層的頂部；形成自組裝單層於移除功函數金屬層的頂部所露出之功函數金屬層的最頂側表面上；以及沉積充填閘極金屬層至功函數金屬層被移除的頂部中，且自組裝單層位於充填閘極金屬層與功函數金屬層之間。
在一些實施例中，移除功函數金屬層的頂部之步驟包括進行選擇性回蝕刻，其蝕刻功函數金屬層的速率高於蝕刻基板的其他材料的速率。
在一些實施例中，功函數金屬層包括氮化鈦、氮化鈦鋁、或碳化鈦鋁；以及進行選擇性回蝕刻的步驟包括採用過氧化氫、磷酸、與熱去離子水 的混合物，以在室溫至80℃移除功函數金屬層的頂部。
在一些實施例中，進行選擇性回蝕刻的步驟更包括形成自組裝單層於功函數金屬層上，且其中自組裝單層包括混合物與功函數金屬層所形成的一部份。
在一些實施例中，沉積充填閘極金屬層至功函數金屬層被移除的頂部中之步驟，包括選擇性沉積閘極金屬至功函數金屬層被移除的頂部中，且自組裝單層為充填閘極金屬層與功函數金屬層之間的黏著層。
在一些實施例中，基板更包括功函數金屬層圍繞的其他充填閘極金屬層，其中進行選擇性回蝕刻的步驟更包括形成自組裝單層的其他部份於其他充填閘極金屬層上，自組裝單層的其他部份由混合物與其他充填閘極金屬層所形成，且其他充填閘極金屬層經由自組裝單層的其他部份黏接至充填閘極金屬層。
在一些實施例中，沉積充填閘極金屬層的步驟包括進行原子層沉積與原位摻雜製程，且其中充填閘極金屬層與其他充填閘極金屬層包括共同導電材料。
在一些實施例中，共同導電材料包括鎢；以及充填閘極金屬層的摻雜等級高於其他充填閘極金屬層的摻雜等級，且充填閘極金屬層包括硼。
在一些實施例中，形成半導體裝置的方法包括：提供基板，且基板包括閘極結構；選擇性移除閘極結構的頂部；形成黏著層於移除閘極結構的頂部所露出的閘極結構上表面；以及選擇性沉積導電層至黏著層上的閘極結構被移除的頂部中，且黏著層黏接閘極結構被移除的頂部所露出的閘極結構上表面與導電層。
在一些實施例中，導電層的摻雜等級高於移除的閘極結構頂部的摻雜等級。
在一些實施例中，選擇性移除閘極結構的頂部的步驟包括選擇性蝕刻製程，且沉積導電層的步驟包括選擇性沉積製程與原位摻雜製程。
可以理解的是，實施方式的段落(非摘要)可用於解釋申請專利範圍。摘要可說明一或多個例示性實施例而非所有的例示性實施例，因此不侷限附加的申請專利範圍。
上述實施例或例子之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明精神與範疇的前提下進行改變、替換、或更動。
104:鰭狀物
108’-2:中間閘極結構
111:間隔物層
112:通道區
115’:高介電常數的介電層
116’:蓋層
117B1、117B2:回蝕刻溝槽
118’:阻障金屬層
119’:功函數金屬層
120’:自組裝單層
121:充填閘極金屬層
125:閘極介電層
128:虛線
500:結構

Claims (10)

  1. 一種半導體結構的形成方法，包括：提供一基板，且該基板包括具有一功函數金屬層與一阻障金屬層的一閘極結構，且該功函數金屬層與該阻障金屬層實質上齊平；移除該功函數金屬層的頂部，以形成該功函數金屬層的下側部，且該功函數金屬層的下側部的第一上表面低於該阻障金屬層的第二上表面；形成一自組裝單層於該功函數金屬層的下側部的第一上表面上；以及沉積一充填閘極金屬層於該自組裝單層上。
  2. 如請求項1之半導體結構的形成方法，其中移除該功函數金屬層的頂部之步驟包括進行一選擇性回蝕刻，其蝕刻該功函數金屬層的速率高於蝕刻該阻障金屬層的速率。
  3. 一種半導體結構的形成方法，包括：提供一基板，且該基板包括具有一第一金屬層與一第二金屬層的一閘極結構，且具有一側表面的該第二金屬層位於該第一金屬層上；移除該閘極結構的頂部，包括選擇性移除該第一金屬層的頂部以露出該第二金屬層的該側表面；形成一黏著層於該第二金屬層的露出的該側表面以及該第一金屬層的一下側部分上；以及沉積導電層至該黏著層上的被移除的該閘極結構的頂部中，且該黏著層黏接移除該閘極結構的頂部所露出的該閘極結構的上表面與該導電層。
  4. 如請求項3之半導體結構的形成方法，其中該導電層的摻雜等級高於移除的該閘極結構的頂部的摻雜等級。
  5. 一種半導體結構的形成方法，包括：形成一閘極結構於一基板上； 形成一凹陷結構於該閘極結構中，其中該凹陷結構的下表面與側表面包括一自組裝單層，其中形成該凹陷結構的步驟包括露出該閘極結構的一第一內側表面與一第二內側表面，且其中該第一內側表面與該第二內側表面包括不同的導電材料；以及形成一金屬材料層於該凹陷結構上。
  6. 如請求項5之半導體結構的形成方法，其中該自組裝單層包括磷。
  7. 一種鰭狀場效電晶體裝置，包括：一基板；一鰭狀物，位於該基板上；一閘極結構，位於該鰭狀物上，且該閘極結構包括：一阻障層，且該阻障層的上表面與該閘極結構的上表面實質上共平面；一功函數金屬層，位於該阻障層的內側側壁上，且該功函數金屬層的最頂側表面低於該閘極結構的上表面；一充填閘極金屬層，位於該功函數金屬層的最頂側表面上，且該充填閘極金屬層的上表面與該閘極結構的上表面實質上共平面；以及一自組裝單層，位於該充填閘極金屬層與該功函數金屬層之間。
  8. 如請求項7之鰭狀場效電晶體裝置，其中該自組裝單層包括一黏著層位於該功函數金屬層與該充填閘極金屬層之間。
  9. 一種閘極結構，包括：一阻障層，且該阻障層的上表面該閘極結構的上表面實質上共平面；一功函數金屬層，且該功函數金屬層的上表面低於該閘極結構的上表面；一第一充填金屬層，位於該功函數金屬層上，其中該第一充填金屬層的上表面與該閘極結構的上表面實質上共平面； 一第二充填金屬層，且該第二充填金屬層的上表面與該閘極結構的上表面實質上共平面；以及一自組裝單層，包括：一第一部分，夾設於該阻障層與該第一充填金屬層之間；一第二部分，夾設於該功函數金屬層與該第一充填金屬層之間；以及一第三部分，夾設於該第一充填金屬層與該第二充填金屬層之間。
  10. 一種半導體結構，包括：一功函數金屬層，圍繞一第一充填金屬層，且該功函數金屬層的上表面低於該第一充填金屬層的上表面；一第二充填金屬層，位於該功函數金屬層上，且該第二充填金屬層的上表面與該第一充填金屬層的上表面實質上共平面；一第一自組裝單層，夾設於該第一充填金屬層與該第二充填金屬層之間；以及一第二自組裝單層，夾設於該功函數金屬層與該第二充填金屬層之間。
TW108124071A 2018-07-31 2019-07-09 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構 TWI807067B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712394P 2018-07-31 2018-07-31
US62/712,394 2018-07-31
US16/287,368 2019-02-27
US16/287,368 US11031500B2 (en) 2018-07-31 2019-02-27 Gate resistance improvement and method thereof

Publications (2)

Publication Number Publication Date
TW202017057A TW202017057A (zh) 2020-05-01
TWI807067B true TWI807067B (zh) 2023-07-01

Family

ID=69229026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124071A TWI807067B (zh) 2018-07-31 2019-07-09 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構

Country Status (3)

Country Link
US (3) US11031500B2 (zh)
CN (1) CN110783404A (zh)
TW (1) TWI807067B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373912B2 (en) * 2019-07-18 2022-06-28 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and method for forming the same
US11295989B2 (en) 2020-05-26 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
US20210408235A1 (en) * 2020-06-25 2021-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with silicide gate fill structure
US20240096638A1 (en) * 2022-09-16 2024-03-21 Tokyo Electron Limited Methods to prevent surface charge induced cd-dependent etching of material formed within features on a patterned substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140353734A1 (en) * 2013-06-04 2014-12-04 International Business Machines Corporation Semiconductor devices and methods of fabrication with reduced gate and contact resistances
US20160372565A1 (en) * 2014-12-22 2016-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Structure for Metal Gates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437714B1 (en) * 2015-12-09 2016-09-06 International Business Machines Corporation Selective gate contact fill metallization
CN107591369B (zh) * 2016-07-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140353734A1 (en) * 2013-06-04 2014-12-04 International Business Machines Corporation Semiconductor devices and methods of fabrication with reduced gate and contact resistances
US20160372565A1 (en) * 2014-12-22 2016-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Structure for Metal Gates

Also Published As

Publication number Publication date
CN110783404A (zh) 2020-02-11
TW202017057A (zh) 2020-05-01
US20200044073A1 (en) 2020-02-06
US11031500B2 (en) 2021-06-08
US20210296483A1 (en) 2021-09-23
US11810978B2 (en) 2023-11-07
US20230378360A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
TWI570915B (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
TWI807067B (zh) 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構
US11398482B2 (en) Semiconductor device and method
TWI780640B (zh) 半導體裝置及其形成方法
TW201833989A (zh) 半導體結構及其製造方法
US11908695B2 (en) Replacement gate methods that include treating spacers to widen gate
TWI739147B (zh) 半導體裝置及其形成方法
TWI725557B (zh) 半導體裝置的製造方法
TWI801859B (zh) 半導體裝置及其形成方法
TW202109680A (zh) 半導體裝置及其形成方法
TWI685920B (zh) 半導體結構及形成積體電路結構的方法
US11437240B2 (en) Transistor gate structure and method of forming
TW202230528A (zh) 半導體元件及其製造方法
KR20210141312A (ko) 반도체 디바이스 및 방법
KR102623749B1 (ko) 갭충전 구조물 및 그 제조 방법
KR102546906B1 (ko) Finfet 디바이스 및 방법
TWI852111B (zh) 半導體元件及其形成方法
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
US12080597B2 (en) Semiconductor devices and methods of manufacture
TW202410163A (zh) 奈米結構場效電晶體及其製造方法
CN115101419A (zh) 具有栅极密封件的电路器件