CN107516674B - 鳍式场效应晶体管的形成方法 - Google Patents
鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN107516674B CN107516674B CN201610424408.0A CN201610424408A CN107516674B CN 107516674 B CN107516674 B CN 107516674B CN 201610424408 A CN201610424408 A CN 201610424408A CN 107516674 B CN107516674 B CN 107516674B
- Authority
- CN
- China
- Prior art keywords
- layer
- isolation
- sacrificial layer
- forming
- fin portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 153
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 30
- 125000006850 spacer group Chemical group 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000005137 deposition process Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000012530 fluid Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有初始鳍部；在所述初始鳍部和半导体衬底上形成牺牲层，所述牺牲层的顶部表面高于初始鳍部的顶部表面；在所述牺牲层和初始鳍部中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的第一鳍部和第二鳍部；在所述凹槽中填充满隔离层后，去除所述牺牲层。所述方法提高了鳍式场效应晶体管的电学性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管的形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，现有技术形成的鳍式场效应晶体管的电学性能较差。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，以提高鳍式场效应晶体管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有初始鳍部；在所述初始鳍部和半导体衬底上形成牺牲层，所述牺牲层的顶部表面高于初始鳍部的顶部表面；在所述牺牲层和初始鳍部中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的第一鳍部和第二鳍部；在所述凹槽中填充满隔离层后，去除所述牺牲层。
可选的，所述牺牲层的材料为多晶硅或无定型碳。
可选的，所述隔离层的材料为氧化硅、氮氧化硅或者碳氧化硅。
可选的，形成所述隔离层的方法包括：在所述凹槽中、以及牺牲层上形成隔离材料层；去除高于牺牲层顶部表面的隔离材料层，从而在所述凹槽中形成隔离层。
可选的，形成所述隔离材料层的工艺为高密度等离子体沉积工艺或者流体化学气相沉积工艺。
可选的，在去除所述牺牲层的过程中，所述牺牲层相对于隔离层的刻蚀选择比值为10～20。
可选的，形成所述隔离层的方法包括：在所述凹槽中形成第一子隔离层，所述第一子隔离层暴露出高于第一鳍部和第二鳍部顶部表面的牺牲层侧壁；形成第一子隔离层后，沿着垂直于牺牲层侧壁的方向刻蚀去除所述凹槽侧壁的部分牺牲层；沿着垂直于牺牲层侧壁的方向刻蚀去除所述凹槽侧壁的部分牺牲层后，在所述牺牲层的侧壁形成侧墙；形成侧墙后，在所述凹槽中填充满第二子隔离层，所述第二子隔离层和第一子隔离层构成隔离层；去除牺牲层后，去除所述侧墙。
可选的，在去除所述牺牲层的过程中，牺牲层相对于侧墙的刻蚀选择比值为10～20；在去除所述侧墙的过程中，所述侧墙相对于所述隔离层的刻蚀选择比值为10～20。
可选的，所述侧墙的材料为氮化硅或者氮氧化硅。
可选的，隔离层的顶部表面比第一鳍部和第二鳍部的顶部表面高20埃～100埃。
可选的，形成所述凹槽的工艺包括：在所述牺牲层上形成第一掩膜层；以所述第一掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀牺牲层和初始鳍部直至刻蚀到牺牲层的底部表面，形成凹槽。
可选的，还包括：在初始鳍部侧部的半导体衬底上形成隔离结构，所述隔离结构的顶部表面低于所述初始鳍部的顶部表面；形成隔离结构后，在所述初始鳍部和隔离结构上形成所述牺牲层；形成所述凹槽后，所述凹槽暴露出隔离结构的顶部表面。
可选的，还包括：在所述隔离层上形成导电结构。
可选的，还包括：形成横跨第一鳍部的第一栅极结构；形成横跨第二鳍部的第二栅极结构。
可选的，同时形成导电结构、第一栅极结构和第二栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应晶体管的形成方法，由于在所述牺牲层和初始鳍部中的凹槽在一个步骤中形成，避免了高于第一鳍部和第二鳍部顶部表面的凹槽相对于低于第一鳍部和第二鳍部顶部表面的凹槽对准出现偏差。在所述凹槽中形成隔离层后，高于第一鳍部和第二鳍部顶部表面的隔离层能够将低于第一鳍部和第二鳍部顶部表面的隔离层全部覆盖。后续在隔离层上形成导电结构后，导电结构均能形成在隔离层的顶部表面，使得导电结构和第一鳍部和第二鳍部之间的距离增加。从而避免导电结构和第一鳍部和第二鳍部接触而发生短路，提高了鳍式场效应晶体管的电学性能。
进一步的，形成所述隔离层的方法包括：在所述凹槽中形成第一子隔离层后，沿着垂直于牺牲层侧壁的方向去除所述凹槽侧壁的部分牺牲层，然后在牺牲层的侧壁形成侧墙；之后在所述凹槽中填充满第二子隔离层，所述第二子隔离层和第一子隔离层构成隔离层；去除牺牲层后，去除所述侧墙。由于在牺牲层的侧壁形成侧墙，在去除牺牲层的过程中，所述侧墙能够保护隔离层的侧壁不受到刻蚀损伤，避免隔离层在第一鳍部指向第二鳍部的方向上的尺寸减小。其次，由于侧墙相对于隔离层的体积很小，使得去除侧墙的过程能够在短时间内完成，因此在去除侧墙的过程中对隔离层的损耗极少。从而降低了隔离层在第一鳍部指向第二鳍部的方向上尺寸减少的程度。
附图说明
图1至图4是一实施例中鳍式场效应晶体管形成过程的结构示意图；
图5至图16是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的鳍式场效应晶体管的电学性能较差。
图1至图4是一实施例中鳍式场效应晶体管形成过程的结构示意图。
结合参考图1和图2，图2为沿着图1中A-A1切割线获得的示意图，提供半导体衬底100，半导体衬底100上具有初始鳍部；沿着半导体衬底100表面法线方向切断初始鳍部，将初始鳍部分为第一鳍部110和第二鳍部111；在半导体衬底100上形成覆盖第一鳍部110侧壁和第二鳍部111侧壁的第一隔离材料层120，所述第一隔离材料层120的顶部表面与第一鳍部110和第二鳍部111的顶部表面齐平；在所述第一隔离材料层120上、以及第一鳍部110和第二鳍部111上形成图形化的掩膜层130，所述图形化的掩膜层130中具有开口(未标示)，所述开口暴露出第一鳍部110和第二鳍部111之间第一隔离材料层120的顶部表面。
参考图3，图3为在图2的基础上形成的示意图，在所述开口中形成第二隔离结构材料层140。
参考图4，形成第二隔离结构材料层140后，去除图形化的掩膜层130。
然后，去除相邻第一鳍部110之间、以及相邻第二鳍部111之间的部分第一隔离材料层120，形成隔离结构(未图示)，所述隔离结构位于相邻第一鳍部110之间、以及相邻第二鳍部111之间，且隔离结构的顶部表面低于第一鳍部110和第二鳍部111的顶部表面。同时，第二隔离结构材料层140、以及相邻的第一鳍部110和第二鳍部111之间的第一隔离材料层120构成隔离层(未图示)。
后续会在隔离层上形成导电结构，所述导电结构作为鳍式场效应晶体管对应的集成电路中的导线。
然而，上述实施例中形成的鳍式场效应晶体管的电学性能较差，经研究发现，原因在于：
在形成图形化的掩膜层130的过程中，由于不能精确控制光刻工艺的精度，导致开口的位置不能精确的对准第一鳍部110和第二鳍部111之间的第一隔离材料层120。所述图形化的掩膜层130会覆盖部分第一鳍部110的顶部表面或者部分第二鳍部111的顶部表面。图2示出所述图形化的掩膜层130覆盖部分第二鳍部111的顶部表面。
形成第二隔离结构材料层140后，第二隔离结构材料层140不能将第一鳍部110和第二鳍部111之间第一隔离结构材料层120全部覆盖。进而在去除图形化的掩膜层130后，第二隔离结构材料层140会暴露出第一鳍部110和第二鳍部111之间的部分第一隔离结构材料层120的顶部表面。导致形成的隔离层的一部分区域的表面低于另一部分区域的表面。
在隔离层上形成导电结构的过程中，导电结构容易形成于低于隔离层顶部表面的区域，导致导电结构和第二鳍部111之间的距离减小。进而导致导电结构和第二鳍部111之间发生短路，降低了鳍式场效应晶体管的电学性能。
在此基础上，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有初始鳍部；在所述初始鳍部和半导体衬底上形成牺牲层，所述牺牲层的顶部表面高于初始鳍部的顶部表面；在所述牺牲层和初始鳍部中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的第一鳍部和第二鳍部；在所述凹槽中填充满隔离层后，去除所述牺牲层。
由于在所述牺牲层和初始鳍部中的凹槽在一个步骤中形成，避免了高于第一鳍部和第二鳍部顶部表面的凹槽相对于低于第一鳍部和第二鳍部顶部表面的凹槽对准出现偏差。在所述凹槽中形成隔离层后，高于第一鳍部和第二鳍部顶部表面的隔离层能够将低于第一鳍部和第二鳍部顶部表面的隔离层全部覆盖。后续在隔离层上形成导电结构后，导电结构均能形成在隔离层的顶部表面，使得导电结构和第一鳍部和第二鳍部之间的距离增加。从而避免导电结构和第一鳍部和第二鳍部接触而发生短路，提高了鳍式场效应晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图16是是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图5，提供半导体衬底200，所述半导体衬底200上具有初始鳍部210。
所述半导体衬底200为后续形成鳍式场效应晶体管提供工艺平台。
本实施例中，所述半导体衬底200的材料为单晶硅。所述半导体衬底200还可以是多晶硅或非晶硅。所述半导体衬底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，形成所述初始鳍部210通过图形化所述半导体衬底200而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成初始鳍部。
所述初始鳍部210的数量为1个或者多个。本实施例中，以所述初始鳍部210的数量为2个作为示例。
本实施例中，当所述初始鳍部210的数量为多个时，初始鳍部210在半导体衬底200上的排布为：各条初始鳍部210彼此平行。在其它实施例中，可以根据设计的需要来设定初始鳍部在半导体衬底上的排布。
本实施例中，还包括：在初始鳍部210表面形成界面层(未图示)，所述界面层适于修复在形成初始鳍部210过程中对初始鳍部210的刻蚀损伤。在一个实施例中，所述界面层的材料为氧化硅。形成所述界面层的工艺为线性氧化工艺。所述界面层的厚度为10埃～50埃。
本实施例中，在形成后续的牺牲层之前，还在初始鳍部210侧部的半导体衬底200上形成了隔离结构220，所述隔离结构220的顶部表面低于初始鳍部210的顶部表面。
所述隔离结构220的作用为：电学隔离相邻的初始鳍部210。
所述隔离结构220的材料为氧化硅、氮氧化硅或者碳氧化硅。
本实施例中，所述隔离结构220的厚度小于50埃。所述隔离结构220的厚度指的是垂直于半导体衬底200表面方向上的尺寸。
参考图6，在所述初始鳍部210和半导体衬底200上形成牺牲层230，所述牺牲层230的顶部表面高于初始鳍部210的顶部表面。
本实施例中，在所述初始鳍部210和隔离结构220上形成牺牲层230，所述牺牲层230的顶部表面高于初始鳍部210的顶部表面。
本实施例中，所述牺牲层230的材料为多晶硅。在其它实施例中，所述牺牲层的材料可以为无定型碳。
形成所述牺牲层230的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或者低压化学气相沉积工艺。
所述牺牲层230的顶部表面与初始鳍部210的顶部表面的距离决定了后续形成的隔离层的顶部表面与第一鳍部和第二鳍部的顶部表面的距离。
若所述牺牲层230的顶部表面与初始鳍部210的顶部表面的距离过小，导致后续隔离层的顶部表面与第一鳍部和第二鳍部的顶部表面的距离过小，从而导致后续在隔离层上形成导电结构后，导电结构与第一鳍部和第二鳍部的距离较大，导电结构易与第一鳍部和第二鳍部接触而短路。若所述牺牲层230的顶部表面与初始鳍部210的顶部表面的距离过大，导致工艺浪费，且导致导电结构的顶部表面分别相对于后续形成的第一栅极结构的顶部表面、第二栅极结构的顶部表面的距离过大，鳍式场效应晶体管的平坦化程度降低。故本实施例中，选择所述牺牲层230的顶部表面与初始鳍部210的顶部表面的距离为20埃～100埃。
接着，在所述牺牲层230和初始鳍部210中形成凹槽，所述凹槽将初始鳍部210分割，形成位于凹槽两侧的第一鳍部和第二鳍部。
下面具体介绍形成凹槽、第一鳍部和第二鳍部的过程。
结合参考图7和图8，图8为沿着图7中A2-A3切割线形成的示意图，在所述牺牲层230上形成第一掩膜层240，所述第一掩膜层240定义出待形成的凹槽位置。
所述第一掩膜层240的材料可以为氮化硅或者氮氧化硅。
参考图9，图9为在图8基础上形成的示意图，以所述第一掩膜层240为掩膜，采用各向异性干法刻蚀工艺刻蚀牺牲层230和初始鳍部210直至刻蚀到牺牲层230的底部表面，形成凹槽250。
本实施例中，在形成牺牲层230之前形成了隔离结构220，所述凹槽250需要暴露出隔离结构220(参考图6)的顶部表面。在其它实施例中，若在形成牺牲层之前没有形成隔离结构，所述凹槽需要暴露出半导体衬底的表面。
本实施例中，所述凹槽250将初始鳍部210(参考图8)分割，形成位于凹槽250两侧的第一鳍部211和第二鳍部212、以及位于凹槽250底部的第三鳍部213。在其它实施例中，当凹槽暴露出半导体衬底表面时，凹槽将初始鳍部分割，形成位于凹槽两侧的第一鳍部和第二鳍部。
参考图10，形成凹槽250后，去除第一掩膜层240(参考图9)。
本实施例中，形成凹槽250后且在后续形成隔离层之前，去除第一掩膜层240。在其它实施例中，形成凹槽后，保留第一掩膜层，待后续形成隔离层后，去除第一掩膜层。
接着，在所述凹槽250中填充满隔离层。下面介绍形成隔离层的具体过程。
参考图11，在所述凹槽250中形成第一子隔离层260，所述第一子隔离层260暴露出高于第一鳍部211和第二鳍部212顶部表面的牺牲层230侧壁。
所述第一子隔离层260的材料为氧化硅、氮氧化硅或者碳氧化硅。
形成第一子隔离层260的工艺为沉积工艺，如高密度等离子体沉积工艺或者流体化学气相沉积工艺。
形成第一子隔离层260的工艺采用高密度等离子体沉积工艺或者流体化学气相沉积工艺时，利用第一子隔离层260在凹槽250中填充。
具体的，在所述凹槽250中、以及牺牲层230上形成第一子隔离层260；去除高于牺牲层230顶部表面的第一子隔离层260；去除高于牺牲层230顶部表面的第一子隔离层260后，回刻蚀所述第一子隔离层260，使得第一子隔离层260暴露出高于第一鳍部211和第二鳍部212顶部表面的牺牲层230侧壁。
参考图12，形成第一子隔离层260后，沿着垂直于牺牲层230侧壁的方向刻蚀去除所述凹槽250侧壁的部分牺牲层230。
沿着垂直于牺牲层230侧壁的方向刻蚀去除所述凹槽250侧壁的部分牺牲230的工艺为各向同性干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，牺牲层230的材料为多晶硅，沿着垂直于牺牲层230侧壁的方向刻蚀去除所述凹槽250侧壁的部分牺牲230采用各向同性干法刻蚀工艺，具体的参数为：采用刻蚀气体为Cl2和O2，Cl2的流量为50sccm～500sccm，O2的流量为0sccm～10sccm，源射频功率为100瓦～2000瓦，腔室压强为2mtorr～200mtorr。
沿着垂直于牺牲层230侧壁的方向刻蚀去除所述凹槽250侧壁的部分牺牲层230，为后续形成侧墙提供足够的空间。
参考图13，沿着垂直于牺牲层230侧壁的方向刻蚀去除所述凹槽250侧壁的部分牺牲层230后，在所述牺牲层230的侧壁形成侧墙270。
所述侧墙的材料为氮化硅或者氮氧化硅。
形成侧墙270的方法为：采用沉积工艺，如等离子体增强型化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或亚大气压化学气相沉积工艺，在牺牲层230的顶部表面和侧壁、以及第一子隔离层260表面形成侧墙材料层(未图示)；采用各向异性干法刻蚀工艺刻蚀所述侧墙材料层直至暴露出第一子隔离层260表面和牺牲层230的顶部表面，从而在牺牲层230侧壁形成侧墙270。
所述侧墙270的作用为：后续在去除牺牲层230的过程中，保护隔离层的侧壁不受到刻蚀损伤，避免隔离层在第一鳍部211指向第二鳍部212的方向上的尺寸减小。
所述侧墙270的厚度需要小于等于去除所述凹槽250侧壁的部分牺牲层230在垂直于牺牲层230侧壁的方向上的尺寸，使得后续形成第二子隔离层的空间较大，使得第二子隔离层在由第一鳍部211指向第二鳍部212方向上的尺寸较大。使得后续在第二子隔离层上形成导电结构后，导电结构不易与第一鳍部211和第二鳍部212接触而发生短路。
参考图14，形成侧墙270后，在所述凹槽250(参考图13)中填充满第二子隔离层261，所述第二子隔离层261和第一子隔离层260构成隔离层。
所述第二子隔离层261的材料为氧化硅、氮氧化硅或者碳氧化硅。
具体的，在所述凹槽250中以及牺牲层230上形成第二子隔离材料层(未图示)；形成第二子隔离材料层后，去除高于牺牲层230顶部表面的第二子隔离材料层，形成第二子隔离层261。
形成第二子隔离材料层的工艺采用高密度等离子体沉积工艺或者流体化学气相沉积工艺，利用第二子隔离材料层在凹槽250中填充。
隔离层的顶部表面比第一鳍部211和第二鳍部212的顶部表面高20埃～100埃。
参考图15，形成隔离层后，去除所述牺牲层230(参考图14)。
去除所述牺牲层230的工艺为干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，牺牲层230的材料为多晶硅，采用湿法刻蚀工艺去除所述牺牲层230，具体的，采用四甲基氢氧化铵溶液去除所述牺牲层230。
本实施例中，在去除所述牺牲层230的过程中，牺牲层230相对于侧墙270的刻蚀选择比值为10～20。
去除牺牲层230的过程中，侧墙270保护隔离层的侧壁不受到刻蚀损伤，避免隔离层在第一鳍部211指向第二鳍部212的方向上的尺寸减小。
参考图16，去除牺牲层230(参考图14)后，去除所述侧墙270(参考图15)。
去除所述侧墙270的工艺为干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，所述侧墙270的材料为氮化硅，采用磷酸溶液刻蚀去除所述侧墙270。
在去除所述侧墙270的过程中，所述侧墙270相对于所述隔离层的刻蚀选择比值为10～20。
需要说明的是，本实施例中，尽管在去除侧墙270的过程中，也会对隔离层有刻蚀损耗，但是，一方面，侧墙270的体积相对于牺牲层230的体积较少，去除侧墙270的步骤可在短时间内完成，另一方面，侧墙270相对于隔离层的刻蚀选择比值较大，因此，在去除侧墙270的过程中，对隔离层的刻蚀损耗极少。
需要说明的是，在另一个实施例中，形成所述隔离层的方法为：在所述凹槽中、以及牺牲层上形成隔离材料层；去除高于牺牲层顶部表面的隔离材料层，从而在所述凹槽中形成隔离层。形成隔离层后，去除牺牲层。
在去除所述牺牲层的过程中，所述牺牲层相对于隔离层具有高的刻蚀选择比值，具体的，牺牲层相对于隔离层的刻蚀选择比值为10～20。
所述隔离材料层的材料为氧化硅、氮氧化硅或者碳氧化硅。形成所述隔离材料层的工艺为沉积工艺，如高密度等离子体沉积工艺或者流体化学气相沉积工艺。
接着，在所述隔离层上形成导电结构，所述导电结构作为鳍式场效应晶体管对应的集成电路中的导线；形成横跨第一鳍部211的第一栅极结构；形成横跨第二鳍部212的第二栅极结构。
在一个实施例中，同时形成导电结构、第一栅极结构和第二栅极结构，简化了工艺。在另一个实施例中，分别形成第一栅极结构和第二栅极结构、导电结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有初始鳍部；
在所述初始鳍部和半导体衬底上形成牺牲层，所述牺牲层的顶部表面高于初始鳍部的顶部表面；
在所述牺牲层和初始鳍部中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的第一鳍部和第二鳍部；
在所述凹槽中填充满隔离层后，去除所述牺牲层；
形成所述隔离层的方法包括：
在所述凹槽中形成第一子隔离层，所述第一子隔离层暴露出高于第一鳍部和第二鳍部顶部表面的牺牲层侧壁；
形成第一子隔离层后，沿着垂直于牺牲层侧壁的方向刻蚀去除所述凹槽侧壁的部分牺牲层；
沿着垂直于牺牲层侧壁的方向刻蚀去除所述凹槽侧壁的部分牺牲层后，在所述牺牲层的侧壁形成侧墙；
形成侧墙后，在所述凹槽中填充满第二子隔离层，所述第二子隔离层和第一子隔离层构成隔离层；
去除牺牲层后，去除所述侧墙。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的材料为多晶硅或无定型碳。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述隔离层的材料为氧化硅、氮氧化硅或者碳氧化硅。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述隔离层的方法包括：
在所述凹槽中、以及牺牲层上形成隔离材料层；
去除高于牺牲层顶部表面的隔离材料层，从而在所述凹槽中形成隔离层。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述隔离材料层的工艺为高密度等离子体沉积工艺或者流体化学气相沉积工艺。
6.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，在去除所述牺牲层的过程中，所述牺牲层相对于隔离层的刻蚀选择比值为10～20。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在去除所述牺牲层的过程中，牺牲层相对于侧墙的刻蚀选择比值为10～20；在去除所述侧墙的过程中，所述侧墙相对于所述隔离层的刻蚀选择比值为10～20。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙的材料为氮化硅或者氮氧化硅。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，隔离层的顶部表面比第一鳍部和第二鳍部的顶部表面高20埃～100埃。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述凹槽的工艺包括：
在所述牺牲层上形成第一掩膜层；
以所述第一掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀牺牲层和初始鳍部直至刻蚀到牺牲层的底部表面，形成凹槽。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：
在初始鳍部侧部的半导体衬底上形成隔离结构，所述隔离结构的顶部表面低于所述初始鳍部的顶部表面；
形成隔离结构后，在所述初始鳍部和隔离结构上形成所述牺牲层；
形成所述凹槽后，所述凹槽暴露出隔离结构的顶部表面。
12.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述隔离层上形成导电结构。
13.根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：形成横跨第一鳍部的第一栅极结构；形成横跨第二鳍部的第二栅极结构。
14.根据权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，同时形成导电结构、第一栅极结构和第二栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610424408.0A CN107516674B (zh) | 2016-06-15 | 2016-06-15 | 鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610424408.0A CN107516674B (zh) | 2016-06-15 | 2016-06-15 | 鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107516674A CN107516674A (zh) | 2017-12-26 |
| CN107516674B true CN107516674B (zh) | 2020-07-10 |
Family
ID=60720992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610424408.0A Active CN107516674B (zh) | 2016-06-15 | 2016-06-15 | 鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107516674B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063093A (zh) * | 2016-11-09 | 2018-05-22 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051270A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 形成半导体结构的方法和半导体器件 |
| CN104103516A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN104425594A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
-
2016
- 2016-06-15 CN CN201610424408.0A patent/CN107516674B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051270A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 形成半导体结构的方法和半导体器件 |
| CN104103516A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN104425594A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107516674A (zh) | 2017-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10985260B2 (en) | Trench silicide contacts with high selectivity process | |
| US9209178B2 (en) | finFET isolation by selective cyclic etch | |
| CN104795331A (zh) | 晶体管的形成方法 | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| CN108321090B (zh) | 半导体器件及其形成方法 | |
| CN111508897A (zh) | 半导体器件及其形成方法 | |
| CN108574005B (zh) | 半导体器件及其形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN102646589B (zh) | 一种mosfet制造方法 | |
| CN107516674B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN107799462A (zh) | 半导体结构的形成方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN108630549B (zh) | 半导体器件及其形成方法 | |
| CN108573870B (zh) | 鳍式场效应管及其形成方法 | |
| CN107968053B (zh) | 半导体器件及其形成方法 | |
| CN107731917B (zh) | 半导体结构的形成方法 | |
| CN107516635B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN112151360B (zh) | 半导体结构及其形成方法 | |
| CN108155148B (zh) | 半导体结构的形成方法 | |
| CN109979822B (zh) | 半导体器件及其形成方法 | |
| CN113497034A (zh) | 半导体结构及其形成方法 | |
| CN107170686B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN111463276B (zh) | 半导体结构及其形成方法 | |
| CN107492501B (zh) | 鳍式场效应管的形成方法 | |
| CN118039567A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |