CN104425594A - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104425594A CN104425594A CN201310365874.2A CN201310365874A CN104425594A CN 104425594 A CN104425594 A CN 104425594A CN 201310365874 A CN201310365874 A CN 201310365874A CN 104425594 A CN104425594 A CN 104425594A
- Authority
- CN
- China
- Prior art keywords
- side wall
- fin
- source electrode
- sidewall
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 75
- 125000006850 spacer group Chemical group 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 229910004129 HfSiO Inorganic materials 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 19
- 238000005036 potential barrier Methods 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- BLJNPOIVYYWHMA-UHFFFAOYSA-N alumane;cobalt Chemical compound [AlH3].[Co] BLJNPOIVYYWHMA-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中所述鳍式场效应晶体管包括：基底；位于所述基底上的鳍部；横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；源极和漏极，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区，所述第二间隔区的上表面和侧壁暴露；位于源极一侧栅极结构侧壁的第一侧墙，第一侧墙覆盖所述第一间隔区上表面和侧壁。本发明提供的鳍式场效应晶体管具有大的驱动电流、小的阈值电压和小的短沟道效应。
Description
技术领域
本发明涉及半导体领域，特别涉及到一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体技术的发展，半导体器件的关键尺寸在不断地缩小。当器件的关键尺寸持续减小时，常规的MOS场效应晶体管会因为关键尺寸太小而导致短沟道效应等缺点。鳍式场效应晶体管（FinFET）由于具有较大的沟道区，且能克服短沟道效应而得到了广泛的应用。
现有技术中，鳍式场效应晶体管的形成方法包括：
参考图1，提供基底10。
参考图2，在基底10上形成鳍部11。
形成所述鳍部11的方法包括：
在基底10上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；
然后以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底10，形成鳍部11，并去除所述图形化的掩膜层。
继续参考图2，在所述基底10的上表面形成介质层20，介质层20的高度小于所述鳍部11的高度。
形成所述介质层20的方法包括：
在所述鳍部11和所述基底10上形成介质材料层，所述介质材料层的高度大于所述鳍部11的高度；
然后采用化学机械抛光对所述介质材料层进行平坦化，直至露出所述鳍部11的上表面；
再刻蚀部分厚度的所述介质材料层，露出所述鳍部11的部分侧壁，未被刻蚀的介质材料层为所述介质层20。
参考图3，形成栅极结构30，所述栅极结构30横跨在所述鳍部11上。所述栅极结构30包括栅介质层和位于栅介质层上的栅极。
参考图4，在所述栅极结构30侧壁形成侧墙40。
形成侧墙40后，形成源极和漏极（图4中未示出）。
如果要得到阈值电压小，且驱动电流大的鳍式场效应晶体管，则侧墙40的介电常数要大，但侧墙40的介电常数大会导致鳍式场效应晶体管的短沟道效应加剧。
如果要得到短沟道效应小的鳍式场效应晶体管，则侧墙40的介电常数要小，但侧墙40的介电常数小会导致鳍式场效应晶体管的阈值电压大，且驱动电流小。
即由上述方法不能得到短沟道效应小，且阈值电压小和驱动电流大的鳍式场效应晶体管。
发明内容
本发明解决的问题是现有技术中，不能得到短沟道效应小，且阈值电压小和驱动电流大的鳍式场效应晶体管。
为解决上述问题，本发明提供一种鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部；横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；源极和漏极，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区，所述第二间隔区的上表面和侧壁暴露；位于源极一侧栅极结构侧壁的第一侧墙，第一侧墙覆盖所述第一间隔区上表面和侧壁。
可选的，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
本发明还提供一种鳍式场效应晶体管的形成方法，包括：提供基底；在所述基底上形成鳍部；形成横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；形成源极、漏极以及位于源极一侧栅极结构侧壁的第一侧墙，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区；所述第一侧墙覆盖所述第一间隔区的上表面和侧壁，所述第二间隔区的上表面和侧壁暴露。
可选的，形成源极、漏极以及位于源极一侧的栅极结构侧壁的第一侧墙的方法包括：在所述栅极结构侧壁形成第一侧墙；形成所述第一侧墙后，以所述第一侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；形成源极和漏极后，去除漏极一侧的第一侧墙。
可选的，去除漏极一侧的第一侧墙的方法包括：在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；在所述牺牲层、栅极结构和第一侧墙上形成图形化的掩膜层，所述图形化的掩膜层暴露漏极一侧的第一侧墙；以所述图形化的掩膜层为掩膜，刻蚀去除漏极一侧的第一侧墙；去除所述图形化的掩膜层。
可选的，去除所述图形化的掩膜层后，还包括：去除所述牺牲层。
可选的，形成源极、漏极以及位于源极一侧的栅极结构侧壁的第一侧墙的方法包括：在所述栅极结构侧壁形成第二侧墙；形成所述第二侧墙后，以所述第二侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；形成源极和漏极后，去除栅极结构侧壁的第二侧墙；在所述源极一侧的栅极结构侧壁形成第一侧墙。
可选的，去除栅极结构侧壁的第二侧墙的方法为湿法刻蚀或者干法刻蚀。
可选的，在所述源极一侧的栅极结构侧壁形成第一侧墙的方法包括：在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；在所述牺牲层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述牺牲层，在所述牺牲层中形成沟槽，所述沟槽暴露第一间隔区的上表面和侧壁；在所述沟槽内形成第一侧墙；去除所述图形化的掩膜层。
可选的，去除所述图形化的掩膜层后，还包括：去除所述牺牲层。
可选的，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
与现有技术相比，本发明的技术方案具有以下优点：
所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区，所述第二间隔区的上表面和侧壁暴露，第一侧墙覆盖所述第一间隔区上表面和侧壁。这种设计具有以下优点：
首先，在栅极结构上施加电压时，被栅极结构覆盖的鳍部中形成反型层而成为沟道区。所述第一侧墙可以维持所述栅极结构与所述第一间隔区之间较高的电容值，进而第一间隔区内聚集更多与源极中相同的多数载流子，降低源极与沟道区之间的势垒，源极中的多数载流子在较小能量的驱动下就可以进入沟道区，且允许源极中更多的多数载流子进入沟道区，因此，所述鳍式场效应晶体管具有较低的阈值电压，和较高的驱动电流。
其次，第二间隔区的上表面和侧壁暴露，由于空气的介电常数非常小，所述第二间隔区与所述栅极结构之间的电容值很小，第二间隔区内聚集很少与源极中相同的多数载流子，增大了漏极与沟道区之间的势垒，抑制了所述鳍式场效应晶体管的漏致势垒降低（DIBL，Drain Induced Barrier Lowering）效应，降低了所述鳍式场效应晶体管的短沟道效应。
再次，由于沟道区内的电场强度非常大，从源极进入沟道区的多数载流子在沟道区中获得了很大的能量，该多数载流子能够很容易隧穿所述第二间隔区而进入漏极，所以，所述第二间隔区并不影响所述鳍式场效应晶体管的驱动电流和阈值电压。
本发明还提供一种鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部；横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；源极和漏极，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区；位于源极一侧栅极结构侧壁的第一侧墙，第一侧墙覆盖所述第一间隔区上表面和侧壁；位于漏极一侧栅极结构侧壁的第二侧墙，第二侧墙覆盖所述第二间隔区上表面和侧壁，第二侧墙的介电常数小于第一侧墙的介电常数。
可选的，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
本发明还提供一种鳍式场效应晶体管的形成方法，包括：提供基底；在所述基底上形成鳍部；形成横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；形成源极、漏极、位于源极一侧栅极结构侧壁的第一侧墙，以及位于漏极一侧栅极结构侧壁的第二侧墙，第二侧墙的介电常数小于第一侧墙的介电常数，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区；第一侧墙覆盖第一间隔区的上表面和侧壁，第二侧墙覆盖第二间隔区的上表面和侧壁。
可选的，形成源极、漏极、位于源极一侧栅极结构侧壁的第一侧墙，以及位于漏极一侧栅极结构侧壁的第二侧墙的方法包括：在所述栅极结构侧壁形成第一侧墙；形成所述第一侧墙后，以所述第一侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；形成源极和漏极后，去除漏极一侧的第一侧墙，形成沟槽；去除漏极一侧的第一侧墙后，在漏极一侧栅极结构侧壁形成第二侧墙。
可选的，去除漏极一侧的第一侧墙的方法包括：在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；在所述牺牲层、栅极结构和第一侧墙上形成图形化的掩膜层，所述图形化的掩膜层暴露漏极一侧的第一侧墙；以所述图形化的掩膜层为掩膜，刻蚀去除漏极一侧的第一侧墙；去除所述图形化的掩膜层。
可选的，在漏极一侧栅极结构侧壁形成第二侧墙的方法包括：刻蚀去除漏极一侧的第一侧墙后，所述牺牲层中形成沟槽；去除所述图形化的掩膜层后，在所述沟槽内形成第二侧墙。
可选的，形成第二侧墙后，还包括：去除所述牺牲层。
可选的，形成源极、漏极、位于源极一侧栅极结构侧壁的第一侧墙，以及位于漏极一侧栅极结构侧壁的第二侧墙的方法包括：在所述栅极结构侧壁形成第二侧墙；形成所述第二侧墙后，以所述第二侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；形成源极和漏极后，去除源极一侧的第二侧墙；去除源极一侧的第二侧墙后，在源极一侧栅极结构侧壁形成第一侧墙。
可选的，去除源极一侧的第二侧墙的方法包括：在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；在所述牺牲层、栅极结构和第二侧墙上形成图形化的掩膜层，所述图形化的掩膜层暴露源极一侧的第二侧墙；以所述图形化的掩膜层为掩膜，刻蚀去除源极一侧的第二侧墙；去除所述图形化的掩膜层。
可选的，在源极一侧栅极结构侧壁形成第一侧墙的方法包括：刻蚀去除源极一侧的第二侧墙后，所述牺牲层中形成沟槽；去除所述图形化的掩膜层后，在所述沟槽内形成第一侧墙。
可选的，形成第一侧墙后，还包括：去除所述牺牲层。
可选的，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
与现有技术相比，本发明的技术方案具有以下优点：
所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区，第一侧墙覆盖所述第一间隔区上表面和侧壁；第二侧墙覆盖所述第二间隔区上表面和侧壁，第二侧墙的介电常数小于第一侧墙的介电常数。这种设计具有以下优点：
首先，在栅极结构上施加电压时，被栅极结构覆盖的鳍部中形成反型层而成为沟道区。所述第一侧墙可以维持所述栅极结构与所述第一间隔区之间较高的电容值，进而第一间隔区内聚集更多与源极中相同的多数载流子，降低源极与沟道区之间的势垒，源极中的多数载流子在较小能量的驱动下就可以进入沟道区，且允许源极中更多的多数载流子进入沟道区，因此，所述鳍式场效应晶体管具有较低的阈值电压，和较高的驱动电流。
其次，第二侧墙覆盖所述第二间隔区上表面和侧壁，第二侧墙的介电常数小于第一侧墙的介电常数，所述第二间隔区与所述栅极结构之间的电容值很小，第二间隔区内聚集很少与源极中相同的多数载流子，增大了漏极与沟道区之间的势垒，抑制了所述鳍式场效应晶体管的漏致势垒降低效应，降低了所述鳍式场效应晶体管的短沟道效应。
再次，由于沟道区内的电场强度非常大，从源极进入沟道区的多数载流子在沟道区中获得了很大的能量，该多数载流子能够很容易隧穿所述第二间隔区而进入漏极，所以，所述第二间隔区并不影响所述鳍式场效应晶体管的驱动电流和阈值电压。
附图说明
图1至图4是现有技术中制备鳍式场效应晶体管的方法各制作阶段的立体结构示意图；
图5至图12是本发明第一实施例中制备鳍式场效应晶体管的方法各制作阶段的结构示意图；
图13至图18是本发明第二实施例中制备鳍式场效应晶体管的方法各制作阶段的结构示意图；
图19至图20是本发明第三实施例中制备鳍式场效应晶体管的方法各制作阶段的结构示意图；
图21至图24是本发明第四实施例中制备鳍式场效应晶体管的方法各制作阶段的结构示意图。
具体实施方式
实验发现，现有技术中，形成源极和漏极的方法为对所述栅极结构30两侧的鳍部11进行离子注入。由于离子注入在形成侧墙40后进行，所以被侧墙40覆盖的所述鳍部11不能被完全掺杂，侧墙覆盖的没有掺杂的鳍部区域称为间隔区。
若侧墙40的介电常数大，使所述间隔区与栅极结构之间的电容很大。栅极结构上施加电压时，由于所述间隔区与栅极结构之间的电容很大，因此间隔区与栅极结构之间形成的电场也很大，使所述间隔区聚集更多的与源漏极中相同的多数载流子，源漏极与沟道区的势垒下降，漏极与沟道区的势垒下降会导致DIBL效应，加剧鳍式场效应晶体管的短沟道效应。
若侧墙40的介电常数小，使所述间隔区与栅极结构之间的电容很小。栅极结构上施加电压时，由于间隔区与栅极结构之间的电容很小，因此间隔区与栅极结构之间形成的电场也很小，使所述间隔区内聚集很少与源漏极中相同的多数载流子，源漏极与沟道区的势垒很大，导致源极中的多数载流子难以越过源极与沟道区之间势垒，要使所述鳍式场效应晶体管开启，就必须提高栅极结构上施加的电压，所述鳍式场效应晶体管的阈值电压大，且驱动电流小。
所以现有技术中，不能得到短沟道效应小，而且阈值电压小和驱动电流大的鳍式场效应晶体管。
为此本发明提供一种鳍式场效应晶体管及其制备方法，所述鳍式场效应晶体管具有大的驱动电流、小的阈值电压和小的短沟道效应。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
本实施例提供一种鳍式场效应晶体管的形成方法，包括：
参考图5，提供基底110。
在具体实施例中，所述基底110的材料可以为硅、硅锗、绝缘体上硅（siliconon insulator，简称SOI）等常规的半导体材料。
参考图6，在所述基底110上形成鳍部120。
在具体实施例中，形成所述鳍部120的方法包括：
在所述基底110上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；
以所述图形化的掩膜层为掩膜，刻蚀部分所述基底110，形成鳍部120，并去除所述图形化的掩膜层。
在具体实施例中，所述基底110为绝缘体上硅基底，所述绝缘体上硅基底包括底部衬底、位于底部衬底上的介质层，和位于介质层上的顶部硅层。其中，所述被刻蚀的部分所述基底110为顶部硅层。
所述鳍部120可以根据鳍式场效应晶体管的类型进行掺杂，例如，如果鳍式场效应晶体管为p型晶体管，则对所述鳍部120进行n型掺杂；如果鳍式场效应晶体管为n型晶体管，则对所述鳍部120进行p型掺杂。
在其他实施例中，所述鳍部120也可以不掺杂。
参考图7A和图7B，形成横跨所述鳍部120的栅极结构130。
图7A为形成了栅极结构130的立体结构示意图，图7B为图7A沿切线AA’所切平面的示意图。
所述栅极结构130包括栅介质层和位于栅介质层上的栅极。
在具体实施例中，所述栅极可以为金属栅极，如铝栅极。所述栅介质层的材料为SiO2，Si3N4、HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
在其他实施例中，所述栅介质层和所述栅极之间还形成有功函数层，其材料可以为钛、钽、氮化钛、氮化钽、钴、氮化钛铝、钛铝钴、钌、铜锰、氮化钛铝、钛铝或镧。功函数层的作用是调节鳍式场效应晶体管的阈值电压。
在具体实施例中，所述栅极结构130的形成方法包括：
在所述基底110及所述鳍部120上形成栅介质材料层；
在所述栅介质材料层上形成栅极材料层；
在所述栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定义栅极结构的位置；
以所述图形化的掩膜层为掩膜，刻蚀所述栅介质材料层和栅极材料层，形成栅介质层和栅极。然后去除所述图形化的掩膜层。
刻蚀所述栅介质材料层和栅极材料层的方法可以为等离子体刻蚀。
接着，形成源极、漏极以及位于源极一侧栅极结构侧壁的第一侧墙，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区；所述第一侧墙覆盖所述第一间隔区的上表面和侧壁，所述第二间隔区的上表面和侧壁暴露。其方法包括：
参考图8，在所述栅极结构130侧壁形成第一侧墙141。
形成所述第一侧墙141的方法包括：
在所述基底110、鳍部120和栅极结构130上形成第一侧墙材料层，所述第一侧墙材料层的高出所述栅极结构130的上表面；
利用回刻工艺刻蚀所述第一侧墙材料层，在所述栅极结构130侧壁形成第一侧墙141。
在具体实施例中，控制回刻工艺的工艺参数，使所述第一侧墙141的厚度为2-20nm。
第一侧墙141需要具有较高的介电常数，所以所述第一侧墙141的材料可以选用高k值的材料，如HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
参考图9，形成所述第一侧墙141后，以所述第一侧墙141和栅极结构130为掩膜，对所述鳍部120进行离子注入形成源极S和漏极D。
在具体实施例中，离子注入的离子源可以根据鳍式场效应晶体管的类型进行选择，例如，如果鳍式场效应晶体管为p型晶体管，则离子注入的离子源为p型掺杂离子；如果鳍式场效应晶体管为n型晶体管，则离子注入的离子源为n型掺杂离子。
进行离子注入时，由于扩散作用，被所述第一侧墙141覆盖的鳍部120也有部分被进行了掺杂。
被所述第一侧墙141覆盖的鳍部120也有一部分未被掺杂，该部分鳍部120称之为间隔区。其中，靠近源极S一侧的间隔区标记为第一间隔区121，靠近漏极D一侧的间隔区标记为第二间隔区122。
第一间隔区121的尺寸d1为栅极结构130一侧源极S的边缘至源极S一侧的栅极结构130的边缘之间的间距，第二间隔区122的尺寸d2为栅极结构130一侧漏极D的边缘至漏极D一侧的栅极结构130的边缘之间的间距。
参考图10A和图10B，形成源极S和漏极D后，在所述基底110和鳍部120上形成牺牲层101。所述牺牲层101的上表面与所述栅极结构130的上表面相平。
图10A为形成了牺牲层101的剖面结构示意图，图10B为图10A的俯视图。
形成牺牲层101的方法包括：
在基底110、鳍部120、第一侧墙141和栅极结构130上形成牺牲材料层，所述牺牲材料层的上表面高出所述栅极结构130的上表面；
采用化学机械平坦化工艺平坦化所述牺牲材料层，并露出所述栅极结构130的上表面，形成牺牲层101。
所述牺牲层101的材料为氧化硅、氮化硅或氮氧化硅。
所述牺牲层101的作用是提供平坦表面，以方便形成述图形化的掩膜层。
参考图11，去除所述漏极D一侧的第一侧墙141。
去除所述漏极D一侧的第一侧墙141的方法包括：
在所述牺牲层101、栅极结构130和第一侧墙141上形成图形化的掩膜层，所述图形化的掩膜层暴露漏极D一侧的第一侧墙141；
以所述图形化的掩膜层为掩膜，刻蚀去除漏极D一侧的第一侧墙141；
去除所述图形化的掩膜层。
去除所述漏极D一侧的第一侧墙141的方法为等离子体刻蚀。所述等离子体刻蚀的气源为O2、CO2、NH3、N2或H2。
参考图12，去除牺牲层101。
去除牺牲层101，相当于在源极S一侧第一侧墙141的侧壁形成空气侧墙，所述空气侧墙与第一侧墙141的介电常数不同，由此，相当于在源极S一侧的栅极结构130侧壁上形成了双侧墙结构，双侧墙结构可以提高栅极结构与第一间隔区121之间的电容。在栅极结构130上施加电压时，使第一间隔区121内聚集更多与源极S中相同的多数载流子，降低源极S与沟道区之间的势垒，源极S中的多数载流子在较小能量的驱动下就可以进入沟道区，且允许源极S中更多的多数载流子进入沟道区，因此，可以降低所述鳍式场效应晶体管的阈值电压，并提高所述鳍式场效应晶体管的驱动电流。
本实施例制备得到的鳍式场效应晶体管具有以下优点：
首先，在栅极结构130上施加电压时，被栅极结构130覆盖的鳍部120中形成反型层而成为沟道区。
所述第一侧墙141具有较高的介电常数，且覆盖第一间隔区121的上表面和侧壁，所述栅极结构130与所述第一间隔区121之间的电容值较高，进而第一间隔区121内聚集更多与源极S中相同的多数载流子，降低源极S与沟道区之间的势垒，源极S中的多数载流子在较小能量的驱动下就可以进入沟道区，且允许源极S中更多的多数载流子进入沟道区，因此，所述鳍式场效应晶体管具有较低的阈值电压，和较高的驱动电流。
其次，第二间隔区122的上表面和侧壁暴露，由于空气的介电常数非常小（约为1），所述栅极结构130与所述第二间隔区122之间的电容值很小，第二间隔区122内聚集很少与源极S中相同的多数载流子，增大了漏极D与沟道区之间的势垒，抑制了所述鳍式场效应晶体管的DIBL效应，降低了所述鳍式场效应晶体管的短沟道效应。
再次，由于沟道区内的电场强度非常大，从源极S进入沟道区的多数载流子在沟道区中获得了很大的能量，该多数载流子能够很容易隧穿所述第二间隔区122而进入漏极D，所以，所述第二间隔区122并不影响所述鳍式场效应晶体管的驱动电流和阈值电压。
第二实施例
本实施例提供一种鳍式场效应晶体管的形成方法，包括：
参考图7A和图7B，提供基底110，在所述基底110上形成鳍部120，形成横跨所述鳍部120的栅极结构130。
本步骤可以参考第一实施例的相关步骤。
参考图13，在所述栅极结构130侧壁形成第二侧墙142；形成所述第二侧墙142后，以所述第二侧墙142和栅极结构130为掩膜，对所述鳍部120进行离子注入形成源极S和漏极D。
所述第二侧墙142的材料可以为氧化硅、氮氧化硅等本领域所熟知的材料。
所述源极S与所述栅极结构130之间的鳍部120中存在第一间隔区121，所述漏极D与所述栅极结构130之间的鳍部120中存在第二间隔区122。
本步骤可以参考第一实施例的相关步骤。
参考图14，形成源极S和漏极D后，去除栅极结构130侧壁的第二侧墙142。
在具体实施例中，去除栅极结构130侧壁的第二侧墙142的方法为湿法刻蚀或者干法刻蚀。干法刻蚀为使用O2、CO2、NH3、N2或H2的等离子体进行刻蚀。
然后，在所述源极S一侧的栅极结构130侧壁形成第一侧墙，所述第一侧墙覆盖所述第一间隔区121的上表面和侧壁。
在所述源极S一侧的栅极结构130侧壁形成第一侧墙的方法包括：
参考图15，在所述基底110和鳍部120上形成牺牲层101，所述牺牲层101的上表面与所述栅极结构130的上表面相平。
本步骤可以参考第一实施例的相关步骤。
参考图16，在所述牺牲层101中形成沟槽103，所述沟槽103暴露第一间隔区121的上表面和侧壁，其方法包括：
在所述牺牲层101上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，刻蚀所述牺牲层101，在所述牺牲层101中形成沟槽103。
然后去除所述图形化的掩膜层。
参考图17，在所述沟槽103内形成第一侧墙141。
在所述沟槽103内形成第一侧墙141的方法包括：
在所述沟槽103内、所述牺牲层101和所述栅极结构130上表面淀积第一侧墙材料层，第一侧墙材料层高出所述沟槽103；
采用化学机械抛光去除高出所述沟槽103的第一侧墙材料层，在所述沟槽103内形成第一侧墙141。
在具体实施例中，所述第一侧墙141的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
本实施例中，使用第二侧墙142作为掩膜，先形成源极S和漏极D，然后去除所述第二侧墙142，并形成第一侧墙141，防止了使用离子注入法形成源极S和漏极D时，对第一侧墙141也进行离子注入。
参考图18，去除所述牺牲层101。
本步骤可以参考第一实施例的相关步骤。
第三实施例
本实施例与第一实施例的区别在于：
参考图11，去除漏极D一侧的第一侧墙141。
参考图19，去除漏极D一侧的第一侧墙141后，所述牺牲层中形成沟槽；然后在所述沟槽内形成第二侧墙142。第二侧墙142的介电常数小于第一侧墙141的介电常数。
在所述沟槽内形成第二侧墙142的方法包括：
在所述沟槽内、所述牺牲层101和所述栅极结构130上表面淀积第二侧墙材料层，第二侧墙材料层高出所述沟槽；
采用化学机械抛光去除高出所述沟槽的第二侧墙材料层，在所述沟槽内形成第二侧墙142。
参考图20，去除所述牺牲层101。
第一侧墙141和第二侧墙142的材料可以参考第一实施例。
第四实施例
本实施例与第二实施例的区别在于：
参考图13，在所述栅极结构130侧壁形成第二侧墙142；并形成源极S和漏极D。
形成源极S和漏极D后，去除源极S一侧的第二侧墙142，其方法包括：
参考图21，在所述基底110和鳍部120上形成牺牲层101，所述牺牲层101的上表面与所述栅极结构130的上表面相平。
接着，在所述牺牲层101、栅极结构130和第二侧墙142上形成图形化的掩膜层，所述图形化的掩膜层暴露源极S一侧的第二侧墙142；
参考图22，以所述图形化的掩膜层为掩膜，刻蚀去除源极S一侧的第二侧墙142；并去除所述图形化的掩膜层。
参考图23，刻蚀去除源极一侧的第二侧墙142后，所述牺牲层101中形成沟槽；在所述沟槽内形成第一侧墙141，所述第一侧墙141的介电常数大于所述第二侧墙142的介电常数。
在所述沟槽内形成第一侧墙141的方法包括：
在所述沟槽内、所述牺牲层101和所述栅极结构130上表面淀积第一侧墙材料层，第一侧墙材料层高出所述沟槽；
采用化学机械抛光去除高出所述沟槽的第一侧墙材料层，在所述沟槽内形成第一侧墙141。
参考图24，形成第一侧墙141后，去除所述牺牲层101。
第一侧墙141和第二侧墙142的材料可以参考第一实施例。
第五实施例
本实施例提供一种鳍式场效应晶体管，参考图12，包括：
基底110；
位于所述基底110上的鳍部120；
横跨所述鳍部120的栅极结构130；
源极S和漏极D，所述源极S与所述栅极结构130之间的鳍部中存在第一间隔区121，所述漏极D与所述栅极结构130之间的鳍部中存在第二间隔区122，所述第二间隔区122的上表面和侧壁暴露；
位于源极S一侧栅极结构130侧壁的第一侧墙141，第一侧墙141覆盖所述第一间隔区121上表面和侧壁。
所述栅极结构130包括栅介质层和位于栅介质层上的栅极.
在具体实施例中，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
第六实施例
本实施例提供一种鳍式场效应晶体管，参考图24，包括：
基底110；
位于所述基底110上的鳍部120；
横跨所述鳍部120的栅极结构130，所述栅极结构130包括栅介质层和位于栅介质层上的栅极；
源极S和漏极D，所述源极S与所述栅极结构130之间的鳍部中存在第一间隔区121，所述漏极D与所述栅极结构130之间的鳍部中存在第二间隔区122；
位于源极S一侧栅极结构130侧壁的第一侧墙141，第一侧墙141覆盖所述第一间隔区121上表面和侧壁；
位于漏极D一侧栅极结构侧壁的第二侧墙142，第二侧墙142覆盖所述第二间隔区122上表面和侧壁，第二侧墙142的介电常数小于第一侧墙141的介电常数。
在具体实施例中，所述第一侧墙141的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
所述第二侧墙142的材料为氧化硅、氮化硅、氮氧化硅等本领域所熟知的材料。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (23)
1.一种鳍式场效应晶体管，其特征在于，包括：
基底；
位于所述基底上的鳍部；
横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；
源极和漏极，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区，所述第二间隔区的上表面和侧壁暴露；
位于源极一侧栅极结构侧壁的第一侧墙，第一侧墙覆盖所述第一间隔区上表面和侧壁。
2.如权利要求1所述的鳍式场效应晶体管，其特征在于，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
3.一种鳍式场效应晶体管，其特征在于，包括：
基底；
位于所述基底上的鳍部；
横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；
源极和漏极，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区；
位于源极一侧栅极结构侧壁的第一侧墙，第一侧墙覆盖所述第一间隔区上表面和侧壁；
位于漏极一侧栅极结构侧壁的第二侧墙，第二侧墙覆盖所述第二间隔区上表面和侧壁，第二侧墙的介电常数小于第一侧墙的介电常数。
4.如权利要求3所述的鳍式场效应晶体管，其特征在于，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
5.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成鳍部；
形成横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；
形成源极、漏极以及位于源极一侧栅极结构侧壁的第一侧墙，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区；所述第一侧墙覆盖所述第一间隔区的上表面和侧壁，所述第二间隔区的上表面和侧壁暴露。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，形成源极、漏极以及位于源极一侧的栅极结构侧壁的第一侧墙的方法包括：
在所述栅极结构侧壁形成第一侧墙；
形成所述第一侧墙后，以所述第一侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；
形成源极和漏极后，去除漏极一侧的第一侧墙。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，去除漏极一侧的第一侧墙的方法包括：
在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；
在所述牺牲层、栅极结构和第一侧墙上形成图形化的掩膜层，所述图形化的掩膜层暴露漏极一侧的第一侧墙；
以所述图形化的掩膜层为掩膜，刻蚀去除漏极一侧的第一侧墙；
去除所述图形化的掩膜层。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述图形化的掩膜层后，还包括：
去除所述牺牲层。
9.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，形成源极、漏极以及位于源极一侧的栅极结构侧壁的第一侧墙的方法包括：
在所述栅极结构侧壁形成第二侧墙；
形成所述第二侧墙后，以所述第二侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；
形成源极和漏极后，去除栅极结构侧壁的第二侧墙；
在所述源极一侧的栅极结构侧壁形成第一侧墙。
10.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，去除栅极结构侧壁的第二侧墙的方法为湿法刻蚀或者干法刻蚀。
11.如权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，在所述源极一侧的栅极结构侧壁形成第一侧墙的方法包括：
在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；
在所述牺牲层上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，刻蚀所述牺牲层，在所述牺牲层中形成沟槽，所述沟槽暴露第一间隔区的上表面和侧壁；
在所述沟槽内形成第一侧墙；
去除所述图形化的掩膜层。
12.如权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述图形化的掩膜层后，还包括：
去除所述牺牲层。
13.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
14.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成鳍部；
形成横跨所述鳍部的栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅极；
形成源极、漏极、位于源极一侧栅极结构侧壁的第一侧墙，以及位于漏极一侧栅极结构侧壁的第二侧墙，第二侧墙的介电常数小于第一侧墙的介电常数，所述源极与所述栅极结构之间的鳍部中存在第一间隔区，所述漏极与所述栅极结构之间的鳍部中存在第二间隔区；第一侧墙覆盖第一间隔区的上表面和侧壁，第二侧墙覆盖第二间隔区的上表面和侧壁。
15.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，形成源极、漏极、位于源极一侧栅极结构侧壁的第一侧墙，以及位于漏极一侧栅极结构侧壁的第二侧墙的方法包括：
在所述栅极结构侧壁形成第一侧墙；
形成所述第一侧墙后，以所述第一侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；
形成源极和漏极后，去除漏极一侧的第一侧墙，形成沟槽；
去除漏极一侧的第一侧墙后，在漏极一侧栅极结构侧壁形成第二侧墙。
16.如权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，去除漏极一侧的第一侧墙的方法包括：
在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；
在所述牺牲层、栅极结构和第一侧墙上形成图形化的掩膜层，所述图形化的掩膜层暴露漏极一侧的第一侧墙；
以所述图形化的掩膜层为掩膜，刻蚀去除漏极一侧的第一侧墙；
去除所述图形化的掩膜层。
17.如权利要求16所述的鳍式场效应晶体管的形成方法，其特征在于，在漏极一侧栅极结构侧壁形成第二侧墙的方法包括：
刻蚀去除漏极一侧的第一侧墙后，所述牺牲层中形成沟槽；
去除所述图形化的掩膜层后，在所述沟槽内形成第二侧墙。
18.如权利要求17所述的鳍式场效应晶体管的形成方法，其特征在于，形成第二侧墙后，还包括：
去除所述牺牲层。
19.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，形成源极、漏极、位于源极一侧栅极结构侧壁的第一侧墙，以及位于漏极一侧栅极结构侧壁的第二侧墙的方法包括：
在所述栅极结构侧壁形成第二侧墙；
形成所述第二侧墙后，以所述第二侧墙和栅极结构为掩膜，对所述鳍部进行离子注入形成源极和漏极；
形成源极和漏极后，去除源极一侧的第二侧墙；
去除源极一侧的第二侧墙后，在源极一侧栅极结构侧壁形成第一侧墙。
20.如权利要求19所述的鳍式场效应晶体管的形成方法，其特征在于，去除源极一侧的第二侧墙的方法包括：
在所述基底和鳍部上形成牺牲层，所述牺牲层的上表面与所述栅极结构的上表面相平；
在所述牺牲层、栅极结构和第二侧墙上形成图形化的掩膜层，所述图形化的掩膜层暴露源极一侧的第二侧墙；
以所述图形化的掩膜层为掩膜，刻蚀去除源极一侧的第二侧墙；
去除所述图形化的掩膜层。
21.如权利要求20所述的鳍式场效应晶体管的形成方法，其特征在于，在源极一侧栅极结构侧壁形成第一侧墙的方法包括：
刻蚀去除源极一侧的第二侧墙后，所述牺牲层中形成沟槽；
去除所述图形化的掩膜层后，在所述沟槽内形成第一侧墙。
22.如权利要求21所述的鳍式场效应晶体管的形成方法，其特征在于，形成第一侧墙后，还包括：
去除所述牺牲层。
23.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的材料为HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365874.2A CN104425594B (zh) | 2013-08-20 | 2013-08-20 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365874.2A CN104425594B (zh) | 2013-08-20 | 2013-08-20 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425594A true CN104425594A (zh) | 2015-03-18 |
| CN104425594B CN104425594B (zh) | 2018-07-10 |
Family
ID=52974084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310365874.2A Active CN104425594B (zh) | 2013-08-20 | 2013-08-20 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425594B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039520A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN107516674A (zh) * | 2016-06-15 | 2017-12-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107978526A (zh) * | 2016-10-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN108140671A (zh) * | 2016-06-27 | 2018-06-08 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制作方法 |
| CN109037339A (zh) * | 2018-07-24 | 2018-12-18 | 华东师范大学 | 一种非对称型结构的可重构场效应晶体管 |
| WO2023193515A1 (zh) * | 2022-04-06 | 2023-10-12 | 华为技术有限公司 | 芯片及其制备方法、终端 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6596599B1 (en) * | 2001-07-16 | 2003-07-22 | Taiwan Semiconductor Manufacturing Company | Gate stack for high performance sub-micron CMOS devices |
| US20060170016A1 (en) * | 2005-02-01 | 2006-08-03 | Freescale Semiconductor Inc. | Asymmetric spacers and asymmetric source/drain extension layers |
| US20070122970A1 (en) * | 2003-08-23 | 2007-05-31 | Gyu-Chul Kim | Methods of fabricating memory devices with memory cell transistors having gate sidewall spacers with different dielectric properties |
| US20100025775A1 (en) * | 2008-07-30 | 2010-02-04 | Martin Giles | Replacement spacers for mosfet fringe capacatance reduction and processes of making same |
| CN103050515A (zh) * | 2011-10-13 | 2013-04-17 | 国际商业机器公司 | 晶体管及其制造方法 |
-
2013
- 2013-08-20 CN CN201310365874.2A patent/CN104425594B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6596599B1 (en) * | 2001-07-16 | 2003-07-22 | Taiwan Semiconductor Manufacturing Company | Gate stack for high performance sub-micron CMOS devices |
| US20070122970A1 (en) * | 2003-08-23 | 2007-05-31 | Gyu-Chul Kim | Methods of fabricating memory devices with memory cell transistors having gate sidewall spacers with different dielectric properties |
| US20060170016A1 (en) * | 2005-02-01 | 2006-08-03 | Freescale Semiconductor Inc. | Asymmetric spacers and asymmetric source/drain extension layers |
| US20100025775A1 (en) * | 2008-07-30 | 2010-02-04 | Martin Giles | Replacement spacers for mosfet fringe capacatance reduction and processes of making same |
| CN103050515A (zh) * | 2011-10-13 | 2013-04-17 | 国际商业机器公司 | 晶体管及其制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039520A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN107039520B (zh) * | 2016-02-03 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN107516674A (zh) * | 2016-06-15 | 2017-12-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107516674B (zh) * | 2016-06-15 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN108140671A (zh) * | 2016-06-27 | 2018-06-08 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制作方法 |
| CN107978526A (zh) * | 2016-10-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN107978526B (zh) * | 2016-10-25 | 2020-12-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN109037339A (zh) * | 2018-07-24 | 2018-12-18 | 华东师范大学 | 一种非对称型结构的可重构场效应晶体管 |
| WO2023193515A1 (zh) * | 2022-04-06 | 2023-10-12 | 华为技术有限公司 | 芯片及其制备方法、终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425594B (zh) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8859378B2 (en) | Fin field-effect transistor and method for manufacturing the same | |
| CN104022037B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US8237197B2 (en) | Asymmetric channel MOSFET | |
| CN103928327B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US8575708B2 (en) | Structure of field effect transistor with fin structure | |
| US9263580B2 (en) | Methods of forming isolated channel regions for a FinFET semiconductor device and the resulting device | |
| US8993384B2 (en) | Semiconductor device and fabrication method thereof | |
| US9159626B2 (en) | FinFET and fabricating method thereof | |
| CN109427779B (zh) | 半导体结构及其形成方法 | |
| CN105810729B (zh) | 鳍式场效应晶体管及其制造方法 | |
| US8853013B2 (en) | Method for fabricating field effect transistor with fin structure | |
| CN102810476B (zh) | 鳍式场效应晶体管的制造方法 | |
| CN104425594A (zh) | 鳍式场效应晶体管及其形成方法 | |
| US9000536B2 (en) | Fin field effect transistor having a highly doped region | |
| US9093477B1 (en) | Implantation processing step for a recess in finFET | |
| CN103928333A (zh) | 半导体器件及其制造方法 | |
| CN109216454A (zh) | 纳米线晶体管及其形成方法 | |
| US20140158990A1 (en) | Tunneling Field Effect Transistor (TFET) With Ultra Shallow Pockets Formed By Asymmetric Ion Implantation and Method of Making Same | |
| US11038039B2 (en) | Method of forming a semiconductor device | |
| US20160149027A1 (en) | Asymmetrical finfet structure and method of manufacturing same | |
| US8940594B2 (en) | Semiconductor device having v-shaped region | |
| CN102082096A (zh) | 一种Ge或SiGe纳米线场效应晶体管的制备方法 | |
| CN104009078A (zh) | 无结晶体管及其制造方法 | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN111863609B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |