CN107978526B - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN107978526B
CN107978526B CN201610937948.9A CN201610937948A CN107978526B CN 107978526 B CN107978526 B CN 107978526B CN 201610937948 A CN201610937948 A CN 201610937948A CN 107978526 B CN107978526 B CN 107978526B
Authority
CN
China
Prior art keywords
side wall
opening
forming
semiconductor structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610937948.9A
Other languages
English (en)
Other versions
CN107978526A (zh
Inventor
张海洋
蒋鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610937948.9A priority Critical patent/CN107978526B/zh
Publication of CN107978526A publication Critical patent/CN107978526A/zh
Application granted granted Critical
Publication of CN107978526B publication Critical patent/CN107978526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明揭示了一种半导体结构及其制造方法。本发明提供的半导体结构的制造方法，包括提供一衬底；在所述衬底上形成虚设栅极，在所述虚设栅极两侧形成初始侧墙；在所述衬底中所述虚设栅极两侧形成源极和漏极；减薄靠近漏极处的所述初始侧墙；紧靠所述初始侧墙形成第一侧墙；去除所述初始侧墙，在靠近所述漏极处形成第一开口，在靠近所述源极处形成第二开口；在所述第二开口中形成第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；将所述虚设栅极替换为金属栅极。由此，仅仅在靠近源极处形成了双K侧墙，在靠近漏极处则是有着开口和第一侧墙，能够有着更大的夹断电压调整范围，提高器件的性能。

Description

半导体结构的制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构的制造方法。
背景技术
在先进互补金属氧化物半导体(CMOS)产业中，随着22nm及更小尺寸的到来，为了改善短沟道效应并提高器件的性能，鳍式场效应晶体管(Fin Field-effect transistor，FinFET)由其独特的结构被广泛的采用。
FinFET是一种特殊的金属氧化物半导体场效应管，其结构通常是在绝缘体上硅基片上形成，包括狭窄而独立的硅条，作为垂直的沟道结构，也称为鳍，在鳍片的两侧设置有栅极结构。具体如图1所示，现有技术中的一种FinFET的结构包括：衬底10、源极11、漏极12、鳍13及围绕在鳍13两侧及上方的栅极结构14。
目前，FinFET已经有了多种优化和改良，例如，高K侧墙已经运用在有着底部重叠(underlap)的FinFET中，但是，这又对侧墙的厚度(即横向宽度)提出了要求，为了解决这一问题，业界又研发了双K侧墙结构。然而，双K侧墙结构却会降低器件的整体性能。
发明内容
本发明的目的在于提供一种半导体结构及其制造方法，提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体结构的制造方法，包括：
提供一衬底；
在所述衬底上形成虚设栅极，在所述虚设栅极两侧形成初始侧墙；
在所述衬底中所述虚设栅极两侧形成源极和漏极；
减薄靠近漏极处的所述初始侧墙；
紧靠所述初始侧墙形成第一侧墙；
去除所述初始侧墙，在靠近所述漏极处形成第一开口，在靠近所述源极处形成第二开口；
在所述第二开口中形成第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；
将所述虚设栅极替换为金属栅极。
可选的，对于所述的半导体结构的制造方法，所述第二侧墙的介电常数大于等于10。
可选的，对于所述的半导体结构的制造方法，所述第二侧墙的宽度为5nm-50nm。
可选的，对于所述的半导体结构的制造方法，所述第一开口的宽度为5nm-50nm。
可选的，对于所述的半导体结构的制造方法，减薄靠近漏极处的所述初始侧墙的步骤为：采用等离子带束刻蚀所述初始侧墙。
可选的，对于所述的半导体结构的制造方法，在所述第二开口中形成第二侧墙的步骤包括：
采用第一填充材料层覆盖所述第一开口；
在所述第二开口中形成所述第二侧墙；
去除所述第一填充材料层，暴露出所述第一开口。
可选的，对于所述的半导体结构的制造方法，所述第二侧墙的材料为二氧化铪或二氧化锆。
可选的，对于所述的半导体结构的制造方法，所述第一填充材料层为光阻层或底部抗反射涂层。
可选的，对于所述的半导体结构的制造方法，所述将所述虚设栅极替换为金属栅极的步骤包括：
采用第二填充材料层覆盖所述第一开口；
去除所述虚设栅极；
形成金属栅极；
去除所述第二填充材料层。
本发明还提供一种半导体结构，包括：
一衬底；
位于所述衬底中的源极和漏极；
位于所述衬底上所述源极和漏极之间的金属栅极；
位于所述金属栅极两侧的第一侧墙；
位于所述金属栅极与第一侧墙之间靠近所述源极处的第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；
位于所述金属栅极与第一侧墙之间靠近所述漏极处的第一开口，所述第一开口的宽度小于所述第二侧墙的宽度。
可选的，对于所述的半导体结构，所述第二侧墙的介电常数大于等于10。
可选的，对于所述的半导体结构，所述第二侧墙的宽度为5nm-50nm。
可选的，对于所述的半导体结构，所述第一开口的宽度为5nm-50nm。
本发明提供的半导体结构的制造方法，包括提供一衬底；在所述衬底上形成虚设栅极，在所述虚设栅极两侧形成初始侧墙；在所述衬底中所述虚设栅极两侧形成源极和漏极；减薄靠近漏极处的所述初始侧墙；紧靠所述初始侧墙形成第一侧墙；去除所述初始侧墙，在靠近所述漏极处形成第一开口，在靠近所述源极处形成第二开口；在所述第二开口中形成第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；将所述虚设栅极替换为金属栅极。由此，仅仅在靠近源极处形成了双K侧墙(即第一侧墙和第二侧墙)，在靠近漏极处则是有着开口和第一侧墙，这种非对称的结构，能够有着更大的夹断电压调整范围，并能够更好的筛选出栅极边缘范围，有助于提高器件的性能。
附图说明
图1为现有技术中的FinFET的结构示意图；
图2为本发明中半导体结构的制造方法的流程图；
图3为本发明一实施例中提供衬底的结构示意图；
图4为本发明一实施例中在衬底上形成虚设栅极、初始侧墙及源极和漏极的结构示意图；
图5为本发明一实施例中减薄靠近漏极处的初始侧墙的结构示意图；
图6为本发明一实施例中形成第一侧墙的结构示意图；
图7为本发明一实施例中去除初始侧墙的结构示意图；
图8为本发明一实施例中形成第二侧墙并保留第一开口的结构示意图；
图9为本发明一实施例中将虚设栅极置换为金属栅极的结构示意图。
具体实施方式
下面将结合示意图对本发明的半导体结构及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想是，提供一种半导体结构的制造方法，以提高半导体结构(例如CMOS结构)的性能。所述半导体结构的制造方法包括：
步骤S11，提供一衬底；
步骤S12，在所述衬底上形成虚设栅极，在所述虚设栅极两侧形成初始侧墙；
步骤S13，在所述衬底中所述虚设栅极两侧形成源极和漏极；
步骤S14，减薄靠近漏极处的所述初始侧墙；
步骤S15，紧靠所述初始侧墙形成第一侧墙；
步骤S16，去除所述初始侧墙，在靠近所述漏极处形成第一开口，在靠近所述源极处形成第二开口；
步骤S17，在所述第二开口中形成第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；
步骤S18，将所述虚设栅极替换为金属栅极。
下面结合图2-图9对本发明的半导体结构及其制造方法进行详细说明。其中图2为本发明一实施例中的半导体结构的制造方法的流程图；图3-图9为本发明一实施例中半导体结构的制造方法在制造过程中的结构示意图。
请参考图2和图3，在本发明的半导体结构的制造方法中，具体的，对于步骤S11，所述衬底20的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，衬底20选用单晶硅材料构成。在所述衬底20中还可以形成有埋层(图中未示出)等。此外，对于PMOS而言，所述衬底20中还可以形成有N阱(图中未示出)，并且在形成栅极结构之前，可以对整个N阱进行一次或多次小剂量硼注入，用于调整PMOS的阈值电压Vth。
具体的，对于步骤S12，请参考图4，在所述衬底20上形成虚设栅极21，在所述虚设栅极21两侧形成初始侧墙22；所述虚设栅极21的材料例如是多晶硅，可以经由化学气相沉积(CVD)工艺形成，所述虚设栅极21在本发明中待侧墙形成后，还需要去除，以置换成金属栅极。所述初始侧墙22的材料例如为氮化硅，可以是沉积后经由干法或湿法刻蚀形成，在本发明实施例中，所述初始侧墙22的厚度例如为5nm-50nm。
请继续参考图4，在所述步骤S13中，在所述衬底20中所述虚设栅极21两侧形成源极S和漏极D，例如，可以通过离子注入来完成，这可以依据实际设计需要，调整注入离子的种类和剂量，本发明对此并不做限定。
具体的，请参考图5，减薄靠近漏极D处的所述初始侧墙22；在本发明实施例中，本步骤S14可以采用等离子带束(plasma ribbon beam)刻蚀所述初始侧墙22，如图5中，为了区别表示减薄后的初始侧墙，将靠近漏极D处的初始侧墙标记为22'。进一步的，为了防止粒子束对源极S处的初始侧墙22产生破坏，可以采用一层掩膜(例如光阻)进行覆盖，以便仅对漏极D处的初始侧墙22进行减薄。
然后，请参考图6，紧靠所述初始侧墙22(22')形成第一侧墙23；具体的，在步骤S15中，所述第一侧墙23可以经过CVD过程沉积而成，并经过刻蚀工艺、平台化工艺获得需要形状的第一侧墙23，所述第一侧墙23的介电常数可以为通常所用侧墙的介电常数，例如选择为氧化硅。
进一步的，请继续参考图6，在第一侧墙23形成后，在所述衬底20上紧靠所述第一侧墙23形成层间介质层(ILD)24，所述层间介质层24也可以选择为氧化硅，或者是氮化硅等。所述层间介质层24的形成也可以是经过沉积和平台化后获得。
接着，请参考图7，步骤S16为去除所述初始侧墙22(22')，在靠近所述漏极D处形成第一开口26，在靠近所述源极S处形成第二开口25；所述初始侧墙22(22')的去除可以采用湿法刻蚀去除，例如可以采用通常用来去除氮化硅的酸溶液进行去除。在本发明实施例中，第一开口26的宽度为5nm-50nm，第二开口25的宽度为5nm-50nm。
之后，请参考图8，步骤S17为在所述第二开口25中形成第二侧墙27，所述第二侧墙27的介电常数大于所述第一侧墙23的介电常数。具体的，所述第二侧墙27采用高K材料层，具体是介电常数大于等于10的材料，例如可以为二氧化铪(HfO2)，又如，还可以是二氧化锆(ZrO2)，以上举例并不对本发明中第二侧墙27的材料产生限定，其他介电常数大于等于10的材料都是可以选择的。
本步骤S17中，为了避免形成第二侧墙27时，在第一开口26中也形成，可以先采用第一填充材料层覆盖所述第一开口26，例如所述第一填充材料层可以为光阻或者是底部抗反射涂层(BARC)，由此实现对第一开口26的保护，使得第二侧墙27仅形成在所述第二开口25中，所述第二侧墙27可以是CVD工艺形成，在形成后，将所述第一填充材料层去除，暴露出所述第一开口26即可。
请参考图9，步骤S18为将所述虚设栅极替换为金属栅极28。具体的，本步骤S18包括：采用第二填充材料层覆盖所述第一开口26，例如，所述第二填充材料层可以与所述第一填充材料层相同，为光阻或底部抗反射涂层；然后去除所述虚设栅极，例如可以采用湿法刻蚀去除；之后，形成金属栅极28，所述金属栅极28的材料可以为铝。但是在本发明的其它实施例中，所述金属栅极28的材料也可以是以下金属之一或其组合：铜、钌、钯、铂、钴、镍、钨、铝、钛、钽、铪和锆；然后去除所述第二填充材料层。
至此，本发明的半导体结构的制造方法完成，可以进一步参考图9，由上述方法获得的半导体结构，包括：
一衬底20；
位于所述衬底20中的源极S和漏极D；
位于所述衬底20上所述源极S和漏极D之间的金属栅极28；
位于所述金属栅极28两侧的第一侧墙23；
位于所述金属栅极28与第一侧墙23之间靠近所述源极S处的第二侧墙27，所述第二侧墙27的介电常数大于所述第一侧墙23的介电常数，具体的，所述第二侧墙的介电常数大于等于10，例如可以为二氧化铪(HfO2)或是二氧化锆(ZrO2)等；
位于所述金属栅极28与第一侧墙23之间靠近所述漏极D处的第一开口26，所述第一开口26的宽度小于所述第二侧墙27的宽度，具体的，所述第一开口26的宽度为5nm-50nm，所述第二侧墙27的宽度为5nm-50nm；以及
位于所述衬底20上紧靠所述第一侧墙23的层间介质层24。
综上所述，本发明提供的半导体结构的制造方法，包括提供一衬底；在所述衬底上形成虚设栅极，在所述虚设栅极两侧形成初始侧墙；在所述衬底中所述虚设栅极两侧形成源极和漏极；减薄靠近漏极处的所述初始侧墙；紧靠所述初始侧墙形成第一侧墙；去除所述初始侧墙，在靠近所述漏极处形成第一开口，在靠近所述源极处形成第二开口；在所述第二开口中形成第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；将所述虚设栅极替换为金属栅极。由此，仅仅在靠近源极处形成了双K侧墙(即第一侧墙和第二侧墙)，在靠近漏极处则是有着开口和第一侧墙，这种非对称的结构，能够有着更大的夹断电压调整范围，并能够更好的筛选出栅极边缘范围，有助于提高器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种半导体结构的制造方法，包括：
提供一衬底；
在所述衬底上形成虚设栅极，在所述虚设栅极的两侧形成初始侧墙；
在所述衬底中所述虚设栅极的两侧形成源极和漏极；
在形成所述源极和漏极之后，减薄靠近漏极处的所述初始侧墙；
紧靠所述初始侧墙形成第一侧墙；
去除所述初始侧墙，在靠近所述漏极处形成第一开口，在靠近所述源极处形成第二开口；
仅在所述第二开口中形成第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；
将所述虚设栅极替换为金属栅极；
其中，所述金属栅极靠近所述源极的一侧依次形成有第二侧墙和第一侧墙，所述金属栅极靠近所述漏极的一侧依次形成有第一开口和第一侧墙。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第二侧墙的介电常数大于等于10。
3.如权利要求2所述的半导体结构的制造方法，其特征在于，所述第二侧墙的宽度为5nm-50nm。
4.如权利要求1或3所述的半导体结构的制造方法，其特征在于，所述第一开口的宽度为5nm-50nm。
5.如权利要求1所述的半导体结构的制造方法，其特征在于，减薄靠近漏极处的所述初始侧墙的步骤为：采用等离子带束刻蚀所述初始侧墙。
6.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第二开口中形成第二侧墙的步骤包括：
采用第一填充材料层覆盖所述第一开口；
在所述第二开口中形成所述第二侧墙；
去除所述第一填充材料层，暴露出所述第一开口。
7.如权利要求6所述的半导体结构的制造方法，其特征在于，所述第二侧墙的材料为二氧化铪或二氧化锆。
8.如权利要求6所述的半导体结构的制造方法，其特征在于，所述第一填充材料层为光阻层或底部抗反射涂层。
9.如权利要求6所述的半导体结构的制造方法，其特征在于，所述将所述虚设栅极替换为金属栅极的步骤包括：
采用第二填充材料层覆盖所述第一开口；
去除所述虚设栅极；
形成金属栅极；
去除所述第二填充材料层。
10.一种采用如权利要求1-9任一所述的半导体结构的制造方法所制造出的半导体结构，包括：
一衬底；
位于所述衬底中的源极和漏极；
位于所述衬底上所述源极和漏极之间的金属栅极；
位于所述金属栅极两侧的第一侧墙；
位于所述金属栅极与第一侧墙之间靠近所述源极处的第二侧墙，所述第二侧墙的介电常数大于所述第一侧墙的介电常数；
位于所述金属栅极与第一侧墙之间靠近所述漏极处的第一开口，所述第一开口的宽度小于所述第二侧墙的宽度。
11.如权利要求10所述的半导体结构，其特征在于，所述第二侧墙的介电常数大于等于10。
12.如权利要求10所述的半导体结构，其特征在于，所述第二侧墙的宽度为5nm-50nm。
13.如权利要求10或12所述的半导体结构，其特征在于，所述第一开口的宽度为5nm-50nm。
CN201610937948.9A 2016-10-25 2016-10-25 半导体结构的制造方法 Active CN107978526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610937948.9A CN107978526B (zh) 2016-10-25 2016-10-25 半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610937948.9A CN107978526B (zh) 2016-10-25 2016-10-25 半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN107978526A CN107978526A (zh) 2018-05-01
CN107978526B true CN107978526B (zh) 2020-12-15

Family

ID=62004989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610937948.9A Active CN107978526B (zh) 2016-10-25 2016-10-25 半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN107978526B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053751B (zh) * 2019-12-27 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165428A (zh) * 2011-12-14 2013-06-19 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN103165447A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制作方法
CN104425594A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107039520A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666746B2 (en) * 2008-01-14 2010-02-23 International Business Machines Corporation Semiconductor transistors having high-K gate dielectric layers, metal gate electrode regions, and low fringing capacitances
KR101399099B1 (ko) * 2008-06-02 2014-05-26 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165447A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制作方法
CN103165428A (zh) * 2011-12-14 2013-06-19 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN104425594A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107039520A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN107978526A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
US10032915B2 (en) Non-planar transistors and methods of fabrication thereof
US9799751B1 (en) Methods of forming a gate structure on a vertical transistor device
US10256351B2 (en) Semi-floating gate FET
US7259425B2 (en) Tri-gate and gate around MOSFET devices and methods for making same
KR101310434B1 (ko) 반도체 디바이스 형성 방법 및 그 구조
TWI584478B (zh) 半導體裝置及其製造方法
US8846477B2 (en) Methods of forming 3-D semiconductor devices using a replacement gate technique and a novel 3-D device
US8815739B2 (en) FinFET device with a graphene gate electrode and methods of forming same
US8900941B2 (en) Methods of forming spacers on FinFETs and other semiconductor devices
US9064890B1 (en) Methods of forming isolation material on FinFET semiconductor devices and the resulting devices
US8728885B1 (en) Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
US20130224945A1 (en) Methods of forming bulk finfet devices with replacement gates so as to reduce punch through leakage currents
TWI511292B (zh) 形成具有替代通道材料之鰭式場效電晶體設備的方法
JP6173083B2 (ja) 電界効果半導体デバイスを製造する方法
US8580634B1 (en) Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
US8587068B2 (en) SRAM with hybrid FinFET and planar transistors
CN107978526B (zh) 半导体结构的制造方法
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
TWI517233B (zh) 半導體製程

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant