CN102082096A - 一种Ge或SiGe纳米线场效应晶体管的制备方法 - Google Patents
一种Ge或SiGe纳米线场效应晶体管的制备方法 Download PDFInfo
- Publication number
- CN102082096A CN102082096A CN 201010506130 CN201010506130A CN102082096A CN 102082096 A CN102082096 A CN 102082096A CN 201010506130 CN201010506130 CN 201010506130 CN 201010506130 A CN201010506130 A CN 201010506130A CN 102082096 A CN102082096 A CN 102082096A
- Authority
- CN
- China
- Prior art keywords
- sige
- gate
- polysilicon
- side wall
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种Ge或SiGe纳米线场效应晶体管的制备方法,首先在衬底上的隔离层上形成多晶硅栅;然后形成高K材料的栅介质层;再在栅介质层上淀积SiGe薄膜;对SiGe薄膜进行源漏掺杂后光刻定义出源漏区图形,并各向异性干法刻蚀SiGe薄膜,在多晶硅栅两侧形成SiGe侧墙,同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区;最后对SiGe侧墙进行氧化,去掉表面形成的氧化层,得到Ge纳米线或高Ge含量的SiGe纳米线。该方法基于侧墙工艺和Ge聚集技术,在不采用先进光刻设备的条件下制备出Ge或SiGe纳米线场效应晶体管,制备成本低,而且与CMOS工艺完全兼容。
Description
技术领域
本发明涉及半导体器件的制备方法,尤其涉及一种低成本制备Ge或SiGe纳米线场效应晶体管的方法。
背景技术
随着集成电路特征尺寸的不断缩小,场效应晶体管(MOSFET)的短沟道效应越来越严重。由于双栅、三栅、Ω栅和围栅结构可有效增大MOS的器件驱动电流,抑制器件短沟效应和关态电流,从而受到了学术界和业界的广泛关注。另一方面,因为Ge材料载流子的迁移率比Si高,有望获得更高的开态电流,所以随着Ge材料用于集成电路瓶颈——栅介质制备技术的不断进步,Ge基的平面或纳米线MOSFET成为目前研究的一个热点课题。
Ge纳米线MOSFET制备方法可分为两类。一类是自下而上(Bottom-up)的方法,即首先基于化学反应合成Ge的纳米线,然后将这些纳米线移动到衬底的特定位置形成功能器件,这类方法与传统的CMOS工艺完全不兼容,无法进行大规模的生产。另一类是自上而下(Top-down)的方法,即采用完全与CMOS工艺相兼容的工艺来完成器件的制备。文献T.Irisawa.etal.Thin Solid Films,517(2008)167-169报道了一种基于Top-down工艺制备Ge或SiGe纳米线MOSFET的方法。首先在SOI衬底上外延一层SiGe材料,接着利用Ge聚集技术制备SiGeOI(SiGe on insulator)材料。Ge聚集技术是对SiGe材料进行氧化,由于Ge在SiO2材料中的固溶度低,随着氧化反应的进行Ge会不断地向下层的半导体材料中扩散,导致下层半导体材料中Ge含量不断增加。在利用先进的光刻技术形成SiGe细线条以后,再次使用Ge聚集技术形成Ge纳米线,最后采用传统的器件工艺完成Ge纳米线MOSFET的制备。以上方法与传统CMOS工艺完全兼容,可以实现大规模生产,但缺点是需要先进的光刻工艺制备出SiGe材料的细线条,生产成本较高。
文献H.-C.Lin.etal.Electron Device Letters,26(2005)643-645提出了一种基于侧墙工艺制备多晶硅纳米线场效应晶体管的方法,在这种方法中,多晶硅纳米线由侧墙定义,不需要通过先进光刻设备制备,生产成本低。目前该方法还局限于多晶硅纳米线的制备。
发明内容
本发明的目的是提供一种低成本制备Ge或SiGe纳米线场效应晶体管的方法,该方法基于侧墙工艺和Ge聚集技术,在不采用先进光刻设备的条件下制备出Ge或SiGe纳米线场效应晶体管。
本发明制备Ge或SiGe纳米线场效应晶体管的方法包括下列步骤:
1)在衬底上先形成一绝缘层,再淀积一多晶硅薄膜,并对该多晶硅薄膜进行掺杂,然后通过光刻定义栅极图形和刻蚀该多晶硅薄膜制备出多晶硅栅;
2)在多晶硅栅上采用高K材料形成栅介质层;
3)在栅介质层上淀积一SiGe薄膜;
4)对SiGe薄膜进行源漏掺杂;
5)光刻定义出源漏区图形,并各向异性干法刻蚀SiGe薄膜,在多晶硅栅两侧形成SiGe侧墙,同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区;
6)对SiGe侧墙进行氧化,然后去掉表面形成的氧化层,得到Ge纳米线或Ge含量提高了的SiGe纳米线,即为沟道。
上述器件基本结构制备好后,在其上形成绝缘层对器件进行钝化保护,并退火激活杂质,最后采用常规的CMOS工艺进行晶体管制作的后道工序。
步骤1)中所述绝缘层通常是通过淀积方式形成的二氧化硅隔离层;采用低压化学气相沉积(LPCVD)的方法形成多晶硅薄膜;采用离子注入或者原位掺杂的方法完成多晶硅薄膜的掺杂;采用各向异性干法刻蚀技术刻蚀多晶硅薄膜得到多晶硅栅。
步骤2)中作为栅介质的高K材料可以是氧化铪、氧化锆、氮化硅等,可采用原子层淀积技术(ALD)生长高K材料。
步骤3)优选采用外延方法生长SiGe材料,得到厚度为20纳米~200纳米的SiGe薄膜。
步骤5)基于侧墙工艺定义出SiGe纳米线即SiGe侧墙,而源区和漏区覆盖在栅介质层上,通过SiGe纳米线连接。
步骤6)是利用Ge聚集技术形成Ge纳米线或高Ge含量的SiGe纳米线。通过对步骤5)形成的SiGe侧墙进行氧化,Ge向内扩散,湿法腐蚀去掉表层形成的氧化层,形成Ge纳米线或Ge含量较高的SiGe纳米线。
本发明制备Ge或SiGe纳米线场效应晶体管的方法不需要采用先进光刻设备,先基于侧墙工艺制备出SiGe纳米线,然后通过Ge聚集技术得到Ge纳米线或高Ge含量的SiGe纳米线,制备成本低,而且完全与CMOS工艺相兼容,便于工业化生产的推广应用。
附图说明
图1为本发明方法制备的Ge或SiGe纳米线MOSFET的俯视图。其中:11-多晶硅栅;12-源;13-漏;14-栅介质层;15-Ge纳米线或高Ge含量的SiGe纳米线。
图2(a)-图2(e)是本发明实施例制备N型MOSFET的工艺步骤示意图,其中各图均为图1中A-A’方向的剖面图。其中:21-Si衬底;22-二氧化硅隔离层;23-多晶硅栅;24-高K材料层;25-SiGe薄膜;26-SiGe纳米线;27-Ge纳米线或高Ge含量的SiGe纳米线。
具体实施方式
下边结合附图,以一个制备N型MOSFET的实施例进一步详细描述本发明,但不以任何方式限制本发明的范围。
如图1所示,以Ge或SiGe纳米线作为沟道区的MOSFET包括位于衬底和绝缘层之上的多晶硅栅11、源12、漏13、栅介质层14和Ge纳米线(或高Ge含量的SiGe纳米线)15,其中:栅介质层14覆盖在多晶硅栅11之上;源12和漏13位于栅介质层14之上;Ge纳米线(或高Ge含量的SiGe纳米线)15则位于多晶硅栅的两侧,通过栅介质层14与多晶硅栅11隔离;Ge纳米线(或高Ge含量的SiGe纳米线)15连接源12和漏13。
下面以N型MOSFET的制备为例描述Ge或SiGe纳米线MOSFET的制备过程:
1)以Si片为衬底21,在Si片上淀积200nm厚的SiO2隔离层22;
2)在SiO2隔离层22上LPCVD淀积200nm厚的多晶硅薄膜;
3)对多晶硅薄膜进行注入掺杂,注入As,注入剂量为4E15,注入能量为45keV;
4)在多晶硅薄膜上涂光刻胶,光刻定义出多晶硅栅形状,以光刻胶图形为掩膜各向异性干法刻蚀多晶硅薄膜200nm,制备出器件的多晶硅栅23,如图2(a)所示;
5)在多晶硅栅23上ALD生长氧化铪高K材料,得到厚度为2nm高K材料层24即栅介质层,如图2(b)所示;
6)在高K材料层24上淀积200nm厚的SiGe材料,得到SiGe薄膜25,如图2(c)所示;
7)对SiGe薄膜25进行源漏掺杂,注入As,注入剂量5E15,能量30keV;
8)在SiGe薄膜25上涂光刻胶,光刻定义出源漏区图形,然后各向异性干法刻蚀SiGe薄膜200nm,在多晶硅栅23两侧形成SiGe纳米线26(即SiGe侧墙),同时在SiGe纳米线26的两端制备出了器件的源漏区,如图2(d)所示;
9)对SiGe纳米线26在950℃氧化10分钟,进一步提高纳米线中Ge含量,然后氢氟酸(HF)湿法腐蚀去掉表层形成的氧化层,形成Ge纳米线或高Ge含量的SiGe纳米线27,如图2(e)所示;
10)在器件上淀积低氧层(SiO2)进行保护,并进行致密退火激活杂质;最后刻蚀引线孔,溅射金属,合金化,完成源、漏、栅的引出,得到所述MOSFET。
Claims (7)
1.一种Ge或SiGe纳米线场效应晶体管的制备方法,包括以下步骤:
1)在衬底上先形成一绝缘层,再淀积一多晶硅薄膜,并对该多晶硅薄膜进行掺杂,然后光刻和刻蚀形成多晶硅栅;
2)在多晶硅栅上采用高K材料形成栅介质层;
3)在栅介质层上淀积一SiGe薄膜;
4)对SiGe薄膜进行源漏掺杂;
5)光刻定义出源漏区图形,并各向异性干法刻蚀SiGe薄膜,在多晶硅栅两侧形成SiGe侧墙,同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区;
6)对SiGe侧墙进行氧化,然后去掉表面形成的氧化层,得到Ge纳米线或Ge含量提高了的SiGe纳米线。
2.如权利要求1所述的方法,其特征在于,步骤1)中所述绝缘层为二氧化硅。
3.如权利要求1所述的方法,其特征在于,步骤1)中采用低压化学气相沉积的方法形成多晶硅薄膜;采用离子注入或者原位掺杂的方法完成多晶硅薄膜的掺杂。
4.如权利要求1所述的方法,其特征在于,步骤2)中所述高K材料是氧化铪、氧化锆或氮化硅。
5.如权利要求1所述的方法,其特征在于,步骤2)中采用原子层淀积技术生长高K材料形成栅介质层。
6.如权利要求1所述的方法,其特征在于,步骤3)用外延方法生长厚度为20纳米~200纳米的SiGe薄膜。
7.如权利要求1所述的方法,其特征在于,步骤6)SiGe侧墙被氧化后,湿法腐蚀去掉表层形成的氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010506130 CN102082096A (zh) | 2010-10-09 | 2010-10-09 | 一种Ge或SiGe纳米线场效应晶体管的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010506130 CN102082096A (zh) | 2010-10-09 | 2010-10-09 | 一种Ge或SiGe纳米线场效应晶体管的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102082096A true CN102082096A (zh) | 2011-06-01 |
Family
ID=44087976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010506130 Pending CN102082096A (zh) | 2010-10-09 | 2010-10-09 | 一种Ge或SiGe纳米线场效应晶体管的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102082096A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102260905A (zh) * | 2011-07-19 | 2011-11-30 | 同济大学 | 一种制备Ge纳米管的方法 |
CN102437190A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | 硅纳米线器件及其制造方法 |
US8653599B1 (en) | 2012-11-16 | 2014-02-18 | International Business Machines Corporation | Strained SiGe nanowire having (111)-oriented sidewalls |
US8889564B2 (en) | 2012-08-31 | 2014-11-18 | International Business Machines Corporation | Suspended nanowire structure |
CN104332405A (zh) * | 2014-09-19 | 2015-02-04 | 中国科学院上海微系统与信息技术研究所 | 一种锗纳米线场效应晶体管及其制备方法 |
CN104752200A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
CN105374679A (zh) * | 2014-08-26 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
CN108364910A (zh) * | 2018-02-11 | 2018-08-03 | 中国科学院微电子研究所 | 纳米线阵列围栅mosfet结构及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020123167A1 (en) * | 2001-03-02 | 2002-09-05 | Fitzgerald Eugene A. | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US20080050918A1 (en) * | 2006-08-25 | 2008-02-28 | Commissariat A L'energie Atomique | Method for producing a device comprising a structure equipped with one or more microwires or nanowires based on a si and ge compound by germanium condensation |
KR20090012475A (ko) * | 2007-07-30 | 2009-02-04 | 연세대학교 산학협력단 | 게르마늄 나노선 제조 방법 |
WO2009072984A1 (en) * | 2007-12-07 | 2009-06-11 | Agency For Science, Technology And Research | A silicon-germanium nanowire structure and a method of forming the same |
US20090170251A1 (en) * | 2007-12-31 | 2009-07-02 | Been-Yih Jin | Fabrication of germanium nanowire transistors |
CN101752258A (zh) * | 2008-12-05 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 形成半导体结构的方法 |
-
2010
- 2010-10-09 CN CN 201010506130 patent/CN102082096A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020123167A1 (en) * | 2001-03-02 | 2002-09-05 | Fitzgerald Eugene A. | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US20080050918A1 (en) * | 2006-08-25 | 2008-02-28 | Commissariat A L'energie Atomique | Method for producing a device comprising a structure equipped with one or more microwires or nanowires based on a si and ge compound by germanium condensation |
KR20090012475A (ko) * | 2007-07-30 | 2009-02-04 | 연세대학교 산학협력단 | 게르마늄 나노선 제조 방법 |
WO2009072984A1 (en) * | 2007-12-07 | 2009-06-11 | Agency For Science, Technology And Research | A silicon-germanium nanowire structure and a method of forming the same |
US20090170251A1 (en) * | 2007-12-31 | 2009-07-02 | Been-Yih Jin | Fabrication of germanium nanowire transistors |
CN101752258A (zh) * | 2008-12-05 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 形成半导体结构的方法 |
Non-Patent Citations (2)
Title |
---|
《IEEE ELECTRON DEVICE LETTERS》 20050930 H-C.Lin等 A Simple and Low-Cost Method to Fabricate TFTs With Poly-Si Nanowire Channel 第643页 第26卷, 第9期 * |
《Thin Solid Films》 20081103 T. Irisawa等 Ge wire MOSFETs fabricated by three-dimensional Ge condensation technique 第167-169页 第517卷, 第1期 * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102260905A (zh) * | 2011-07-19 | 2011-11-30 | 同济大学 | 一种制备Ge纳米管的方法 |
CN102260905B (zh) * | 2011-07-19 | 2013-03-13 | 同济大学 | 一种制备Ge纳米管的方法 |
CN102437190A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | 硅纳米线器件及其制造方法 |
US8889564B2 (en) | 2012-08-31 | 2014-11-18 | International Business Machines Corporation | Suspended nanowire structure |
US9406790B2 (en) | 2012-08-31 | 2016-08-02 | Globalfoundries Inc. | Suspended ring-shaped nanowire structure |
US8653599B1 (en) | 2012-11-16 | 2014-02-18 | International Business Machines Corporation | Strained SiGe nanowire having (111)-oriented sidewalls |
CN104752200A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
CN105374679A (zh) * | 2014-08-26 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
US9905677B2 (en) | 2014-08-26 | 2018-02-27 | Semiconductor Manufacturing International (Shanghai) Corporation | Method to form a cylindrical germanium nanowire device on bulk silicon substrate |
CN105374679B (zh) * | 2014-08-26 | 2019-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
US10468505B2 (en) | 2014-08-26 | 2019-11-05 | Semiconductor Manufacturing International (Shanghai) Corporation | Cylindrical germanium nanowire device |
CN104332405A (zh) * | 2014-09-19 | 2015-02-04 | 中国科学院上海微系统与信息技术研究所 | 一种锗纳米线场效应晶体管及其制备方法 |
CN104332405B (zh) * | 2014-09-19 | 2017-02-15 | 中国科学院上海微系统与信息技术研究所 | 一种锗纳米线场效应晶体管及其制备方法 |
CN108364910A (zh) * | 2018-02-11 | 2018-08-03 | 中国科学院微电子研究所 | 纳米线阵列围栅mosfet结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11127740B2 (en) | Method of manufacturing a semiconductor device with separated merged source/drain structure | |
KR101729439B1 (ko) | 매립된 절연체층을 가진 finfet 및 그 형성 방법 | |
US9153657B2 (en) | Semiconductor devices comprising a fin | |
US9006087B2 (en) | Diode structure and method for wire-last nanomesh technologies | |
US8536029B1 (en) | Nanowire FET and finFET | |
CN205452292U (zh) | 隧穿场效应晶体管 | |
CN102082096A (zh) | 一种Ge或SiGe纳米线场效应晶体管的制备方法 | |
US8754403B2 (en) | Epitaxial source/drain contacts self-aligned to gates for deposited FET channels | |
US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
CN1577889A (zh) | 具有应力施加层的非平面器件及制造方法 | |
CN205177853U (zh) | 鳍式场效应晶体管 | |
CN103871896A (zh) | 半导体结构和制造方法 | |
CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
CN103311123A (zh) | 半导体器件制造方法 | |
CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
CN104425594B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN102142376A (zh) | 硅纳米线围栅器件的制备方法 | |
CN103325787B (zh) | Cmos器件及其制造方法 | |
CN105762190B (zh) | 半导体器件及其制造方法 | |
CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
Gili et al. | Shallow junctions on pillar sidewalls for sub-100-nm vertical MOSFETs | |
CN104217948B (zh) | 半导体制造方法 | |
CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
CN103295903B (zh) | 围栅结构的鳍式半导体器件的制造方法 | |
CN103383961A (zh) | FinFET结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110601 |