CN104752200A - 晶体管及其制造方法 - Google Patents

Abstract

本发明提供一种晶体管及其制造方法，所述制造方法包括：图形化第一半导体层，形成源极部、漏极部以及位于所述源极部和漏极部之间的鳍；去除部分介质层，使所述鳍悬空于剩余介质层上；对所述鳍执行氧化处理并去除氧化层的步骤两次以上，以形成纳米线；在所述纳米线上形成围栅结构。所述晶体管包括：基底，所述基底包括硅层以及依次位于所述硅层上的介质层、锗硅层；所述锗硅层和部分介质层中形成有凹槽，位于所述凹槽两侧的所述第一半导体层分别用作源极或漏极；位于所述源极和漏极之间与所述源极和漏极相接触的锗纳米线；填充于所述凹槽且覆盖所述纳米线的围栅结构。本发明能提高晶体管沟道区的载流子迁移率，进而优化晶体管的性能。

Description

晶体管及其制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶体管及其制造方法。

背景技术

为了跟上摩尔定律的脚步，半导体器件的特征尺寸逐渐减小。由于小尺寸下短沟道效应和栅极漏电流的问题使晶体管的开关性能变坏，因此通过缩小传统场效应晶体管的物理尺寸来提高性能已经面临一些困难。

为了抑制短沟道效应，现有技术发展了纳米线场效应晶体管(NanowireField-Effect Transistor，NWFET)技术。

NWFET具有一维纳米线沟道，通常采用围栅结构，栅极可以从多个方向对所述一维纳米线沟道进行调制，从而可增强栅极的调制能力，改善阈值特性。

由此可见，NWFET可以抑制短沟道效应，使场效应晶体管尺寸可以进一步减小；NWFET的所述围栅结构改善了栅极调控能力，从而缓解了减薄栅介质厚度的需求，进而可以减小栅极的漏电流。

然而，现有的NWFET技术存在沟道区载流子迁移率较小的问题，而现有技术一些提高载流子迁移率的制造方法较为复杂，如何能在简化制程的同时优化晶体管性能成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种晶体管及其制造方法，在简化制程的同时能优化晶体管的性能。

为解决上述问题，本发明提供一种晶体管的制造方法，包括：提供基底，所述基底包括第二半导体层以及依次位于所述第二半导体层上的介质层、第一半导体层；图形化所述第一半导体层，形成源极部、漏极部以及位于所述源极部和漏极部之间的鳍；去除位于所述鳍下方的部分介质层，使所述鳍悬空于剩余介质层上；对所述鳍执行氧化处理并去除氧化层的步骤两次以上，以形成纳米线；在所述纳米线上形成围栅结构；对所述纳米线两端的源极部、漏极部进行掺杂，以形成源极和漏极。

相应地，本发明还提供一种晶体管，包括：基底，所述基底包括硅层以及依次位于所述硅层上的介质层、锗硅层；所述锗硅层和部分介质层中形成有凹槽，位于所述凹槽两侧的所述锗硅层分别用作源极或漏极；位于所述源极和漏极之间与所述源极和漏极相接触的锗纳米线，用作晶体管的沟道区；填充于所述凹槽且覆盖所述纳米线的围栅结构。

与现有技术相比，本发明的技术方案具有以下优点：

对于含硅元素的鳍，对所述鳍执行至少两次所述氧化处理和去除氧化层的步骤，可以消耗鳍中部分硅元素的含量，从而使得去除的纳米线中的硅，例如形成材料为锗的纳米线，锗材料的纳米线用作沟道区可以提高晶体管中载流子迁移率，进而优化晶体管的性能。

此外，形成氧化硅和去除氧化层的工艺可以与现有常规工艺实现良好的兼容性，简化晶体管的制程。

附图说明

图1是本发明晶体管制造方法一实施例的流程示意图；

图2至图13是图1所示晶体管制造方法各步骤对应的晶体管的侧面示意图；

图14是本发明晶体管一实施例的结构示意图；

图15是图14所示晶体管沿FF’剖线的示意图。

具体实施方式

现有技术的纳米线场效应晶体管虽然抑制了短沟道效应，但是现有技术中晶体管沟道区的载流子迁移率还不符合要求，晶体管的性能不够优良。

为了解决现有技术的问题，本发明提供一种晶体管的制造方法。参考图1，示出了本发明晶体管的制造方法一实施例的流程示意图。所述制造方法大致包括以下步骤：

步骤S1，提供基底，所述基底包括第二半导体层以及依次位于所述第二半导体层上的介质层、第一半导体层；

步骤S2，图形化所述第一半导体层，形成源极部、漏极部以及位于所述源极部和漏极部之间的鳍；

步骤S3，去除位于所述鳍下方的部分介质层，使所述鳍悬空于剩余介质层上；

步骤S4，对所述鳍执行氧化处理并去除氧化层的步骤两次以上；

步骤S5，对执行了氧化处理和去除氧化层步骤之后的鳍进行退火处理，以形成纳米线；

步骤S6，在所述纳米线上形成围栅结构；

步骤S7，对所述纳米线两端的源极部、漏极部进行掺杂，以形成源极和漏极。

本实施例对于含硅元素的鳍，对所述鳍执行至少两次所述氧化处理和去除氧化层的步骤，可以消耗鳍中部分硅元素的含量，从而使得去除的纳米线中的硅，例如形成材料为锗的纳米线，锗材料的纳米线用作沟道区可以提高晶体管中载流子迁移率，进而优化晶体管的性能。

此外，形成氧化硅和去除氧化层的工艺可以与现有常规工艺实现良好的兼容性，简化晶体管的制程。

下面结合附图对上述实施例的步骤进行详细说明。参考图2至图13是图1所示晶体管制造方法各步骤对应的晶体管的侧面示意图。需要说明的是，此处以P型晶体管为例进行说明，但是本发明对此不作限制，本发明晶体管还可以是N型晶体管。

结合参考图2和图3，图3为图2沿OO’剖线的剖视图。执行步骤S1，提供基底。本实施例中，所述基底包括硅衬底100、位于所述硅衬底100上的介质层101、位于所述介质层101上的第一半导体层102。

具体地，所述硅衬底100可以是体硅或绝缘体上硅。所述介质层101的材料可以是为氧化硅。所述第一半导体层102为包含硅元素的半导体材料，具体地，所述第一半导体层102的材料为锗硅。

所述第一半导体层102后续用于形成纳米线、源极和漏极。如果第一半导体层102的厚度过小，容易使纳米线的横截面的较小或者使晶体管源极和漏极的尺寸过小，进而影响晶体管的性能；如果第一半导体层102的厚度过大，则容易增大最终形成的晶体管的尺寸。所述第一半导体层102的厚度在10～100nm的范围内。

此外，第一半导体层102用于形成锗材料的纳米线，和锗硅材料的源极和漏极，如果第一半导体层102中锗的质量百分比过小，则增加制作纳米线的难度，如果第一半导体层102中锗的质量百分比过大，会影响晶体管源极和漏极的性能，可选的，第一半导体层102中锗的质量百分比在15～85%的范围内。

结合参考图4和图5，图5为图4沿AA’剖线的剖视图。执行步骤S2，图形化所述第一半导体层102，形成源极部1031、漏极部1032、位于所述源极部1031、漏极部1032之间的鳍1033。

本实施例中，图形化所述第一半导体层102，以形成一“H”型结构。具体地包括：两个相互平行第一条状图案，以及位于两个第一条状图案之间、与所述第一条状图案相垂直的第二条状图案；其中所述第一条状图案用作所述源极部1031或漏极部1032；所述第二条状图案用作所述鳍1033。

本实施例中，所述鳍1033为横截面为正方形的柱形结构。所述鳍1033包括两个（100）晶面的表面和两个（110）晶面的表面。

结合参考图6和图7，图7为图6沿BB’剖线的剖视图。执行步骤S3，去除位于所述鳍1033下方的部分介质层101，使所述鳍1033悬空于剩余介质层101上。

图形化所述介质层101，在所述鳍1033的下方形成通道106，从而使所述鳍1033悬空于剩余介质层101上，使所述鳍1033与剩余介质层101不相接触。

具体地，所述介质层101的材料为二氧化硅，可以通过稀释的氢氟酸（Dilute HF，DHF）去除部分介质层101，或者可以通过缓冲氧化层刻蚀（Buffered Oxide Etchant，BOE）的方式去除部分介质层101。

结合参考图8和图9，其中图9为图8沿CC’线的剖视图，执行步骤S4，对所述鳍1033执行氧化处理并去除氧化层的步骤两次以上。

需要说明的是，此处氧化处理和去除氧化层的步骤是针对鳍1033进行的，可以在这个过程中对第一半导体层102的两个相互平行第一条状图案进行遮挡，以减少对第一条状图案的影响。

具体地，通过氧化处理可以在鳍1033表面形成氧化层，本实施例中，所述第一半导体层的材料为锗硅，也就是说鳍1033的材料为锗硅。由于硅更容易被氧化，因此通过氧化处理可以在鳍1033表面形成氧化硅材料的氧化层1034。

之后，通过DHF或BOE可以去除所述氧化硅材料的氧化层1034。

所述氧化处理和去除氧化层的步骤，可以将锗硅材料的鳍1033中的硅元素消耗掉一部分，而使鳍1033中锗的含量增加。

此外，由于横截面为正方形的柱形结构的鳍1033的顶角处与氧气相接触的接触角较大，氧化时形成的氧化层1034厚度较大，相应地，鳍1033顶角处在去除氧化层时被去除量也较大；相反地，鳍1033非顶角处的表面与氧气的相接触的接触角较小，氧化时形成的氧化层1034的厚度较小，因而去除氧化层时被去除的量也较小。因而，通过所述氧化处理和去除氧化层的步骤可以使鳍1033的表面逐渐圆化。

通过两次以上的氧化处理和去除氧化层的步骤，可以使鳍1033成为锗材料的鳍，还可以使得鳍1033成为圆柱形结构。

可选地，氧化处理和去除氧化层的步骤的重复次数与鳍1033中锗元素的含量有关，鳍1033中锗的质量百分比含量越大，即硅的质量百分比含量越小，氧化处理和去除氧化层步骤的重复次数越少；而鳍1033中锗的质量百分比含量越小，即硅的质量百分比含量越大，则氧化处理和去除氧化层的重复步骤次数越多。

例如：第一半导体层102中锗的百分比含量为15～85%，则执行氧化处理和去除氧化层步骤的次数为4～5次。

请结合参考图10和图11，图11为图10沿DD’剖线的示意图，执行步骤S5，进行退火处理，以形成纳米线1035。

氧化处理和去除氧化层步骤会影响鳍1033表面的光滑度，通过退火处理可以使形成的纳米线1035具有接近圆弧面的表面，进而完成圆化处理。

具体地，所述退火步骤包括：在氦气、氢气或氘气的气体环境中，温度超过800℃～1000℃的条件下进行退火。

锗材料用作晶体管的沟道区，可以提高晶体管沟道区的载流子迁移率。

此外，由于纳米线1035为圆柱形结构，因此纳米线1035用作沟道时一方面可以减小漏电流，另一方面也可以提高载流子的迁移率。

需要说明的是，如果纳米线1035的直径过小会影响沟道区载流子的迁移率；如果纳米线1035的直径过大则会影响晶体管的尺寸。因此，可选的，所述纳米线1035的直径在5～50nm的范围内。

如果纳米线1035的长度过小，会增加纳米线1035的制作难度；如果纳米线1035的长度过大，则会增加沟道区的电阻。因此，可选的，所述纳米线1035的长度在10～100nm的范围内。

结合参考图12至图13，图13为图12沿EE’剖线的示意图，执行步骤S6，在纳米线1035上形成围栅结构105。

形成围栅结构105的步骤包括：在纳米线1035表面形成氧化锗1051。所述氧化锗1051包覆纳米线1035的表面。可以通过化学气相沉积的方式形成所述氧化锗1051。

在其他实施例中，还可以在纳米线1035表面形成高K介质层，作为栅极介质层。具体地，所述高K介质层的材料可以是氧化铪或氧化锆等材料。

需要说明的是，在形成氧化锗1051的过程中，还包括在所述源极部1031和漏极部1032朝向所述通道106的侧面上形成绝缘层，用于分别实现源极部1031和后续形成的栅极绝缘，漏极部1032和后续形成的栅极。

在源极部1031、漏极部1032以及剩余介质层101围成的区域中填充金属材料，使所述金属材料与所述第一半导体层101表面齐平，以形成金属栅极1052。

具体地，所述金属材料可以是氮化钛等材料，可以通过物理气相沉积、原子层沉积或者气相外延生长的方式形成所述金属材料。

在填充金属材料之后，还包括对所述金属材料进行化学机械研磨工艺，使金属栅极1052与所述第一半导体层101表面齐平。

继续参考图12和13，对所述源极部1031和漏极部1032进行源漏离子掺杂，以形成源极和漏极，进而形成无结（junctionless）晶体管。

本实施例形成的晶体管为P型晶体管，源漏掺杂保证源极的势能高于漏极的势能。

可选地，所述晶体管的制造方法还包括在源极和漏极上形成金属硅化物层，以及在所述金属硅化物层上形成连接插塞的步骤，与现有技术相同，在此不再赘述。

需要说明的是，在形成金属硅化物层的步骤之后，形成连接插塞的步骤之前，所述制造方还可以包括形成层间介质层的步骤，所述层间介质层可以填充位于晶体管之间的、形成于所述第一半导体层之间的沟槽（图未示），以形成隔离结构。

还需要说明的是，在上述实施例中，围栅结构包括高K介质层和金属栅极，但是本发明对围栅结构的材料不作限制，在其他实施例中，所述围栅结构还可以包括其他材料的栅极介质层和多晶硅栅极。

相应地，本发明还提供一种晶体管，请参考图14和图15，示出了本发明晶体管一实施例的示意图、沿图14中FF’剖线的示意图。此处以P型晶体管为例进行说明。不应以此限制本发明，本发明晶体管还可以是N型晶体管。

所述晶体管包括：

基底，本实施例中所述基底包括硅层100'、位于所述硅层100'上的介质层101'、位于所述介质层101'上的锗硅层102'。

具体地，所述硅层100'可以是体硅或绝缘体上硅。

所述介质层101'的材料为氧化硅。

所述锗硅层102'和介质层101'之间形成有凹槽，位于所述凹槽两侧的所述锗硅层102'中掺杂有P型掺杂离子，用作晶体管的源极1031'和漏极1032'。本实施例中，所述晶体管为P型无结晶体管，源极1031'的势能低于漏极1032'的势能。

如果锗硅层102'的厚度过小，也就是说晶体管源极1031'和漏极1032'的尺寸过小，容易影响晶体管的性能，如果锗硅层102'的厚度过大，则容易影响晶体管的尺寸。所述锗硅层102'的厚度在10～100nm的范围内。

纳米线1035'位于所述源极1031'和漏极1032'之间，且与所述源极1031'和漏极1032'相接触。本实施例中所述纳米线1035'为锗纳米线，用作晶体管的沟道区，锗纳米线可以提高晶体管沟道区载流子的迁移率。并且本实施例中所述纳米线1035'呈圆柱形结构，因此纳米线1035'用作沟道时一方面可以减小漏电流，另一方面也可以提高载流子的迁移率。

如果纳米线1035'的直径过小会影响沟道区载流子的迁移率；如果纳米线1035'的直径过大则会影响晶体管的尺寸。因此，可选的，所述纳米线1035'的直径在5～50nm的范围内。

如果纳米线1035'的长度过小，会增加纳米线1035'的制作难度；如果纳米线1035'的长度过大，则会增加沟道区的电阻。因此，可选的，所述纳米线1035'的长度在10～100nm的范围内。

本实施例晶体管还包括：填充于所述凹槽且覆盖所述纳米线1035'的围栅结构。

具体地，所述围栅结构包括形成于所述纳米线1035'表面的氧化锗1036'，以及位于所述凹槽中的金属栅极105'。例如：所述金属栅极105'的材料为氮化钛。

在其他实施例中，所述围栅结构还可以包括：形成于所述纳米线1035'表面的高K介质层，以及位于所述凹槽中的金属栅极105'。例如：所述高K介质层的材料为氧化铪或氧化锆。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的制造方法，其特征在于，包括：

提供基底，所述基底包括第二半导体层以及依次位于所述第二半导体层上的介质层、第一半导体层；

图形化所述第一半导体层，形成源极部、漏极部以及位于所述源极部和漏极部之间的鳍；

去除位于所述鳍下方的部分介质层，使所述鳍悬空于剩余介质层上；

对所述鳍执行氧化处理并去除氧化层的步骤两次以上，以形成纳米线；

在所述纳米线上形成围栅结构；

对所述纳米线两端的源极部、漏极部进行掺杂，以形成源极和漏极。

2.如权利要求1所述晶体管的制造方法，其特征在于，所述第一半导体层的材料为锗硅，所述第二半导体层的材料为硅；对所述鳍执行至少两次氧化和去除氧化层的步骤，以形成锗纳米线。

3.如权利要求2所述的晶体管的制造方法，其特征在于，对所述鳍进行氧化处理的步骤包括：在所述鳍的表面形成氧化硅材料的氧化层；

去除所述氧化层的步骤包括：采用稀释的氢氟酸或缓冲氧化层刻蚀去除所述氧化层，以减少所述鳍中硅的含量。

4.如权利要求2所述晶体管的制造方法，其特征在于，图形化所述第一半导体层的步骤包括：图形化所述第一半导体层，以形成两个相互平行第一条状图案和位于两个第一条状图案之间、与所述第一条状图案相垂直的第二条状图案；所述第一条状图案用作所述源极部、漏极部；所述第二条状图案用作所述鳍。

5.如权利要求2所述晶体管的制造方法，其特征在于，所述介质层为氧化硅层；去除位于所述鳍下方的部分介质层步骤包括：采用稀释的氢氟酸或缓冲蚀刻液去除部分介质层。

6.如权利要求2所述晶体管的制造方法，其特征在于，所述第一半导体层的厚度在10～100nm的范围内。

7.如权利要求2所述晶体管的制造方法，其特征在于，所述第一半导体层中锗的质量百分比在15～85%的范围内。

8.如权利要求1所述晶体管的制造方法，其特征在于，所述纳米线为圆柱形结构，所述纳米线横截面的直径在5～50nm的范围内。

9.如权利要求1所述晶体管的制造方法，其特征在于，所述纳米线的长度在10～100nm的范围内。

10.如权利要求1所述晶体管的制造方法，其特征在于，对所述鳍执行氧化处理和去除氧化层的步骤之后，形成纳米线之前，还包括：对所述鳍进行退火处理。

11.如权利要求10所述晶体管的制造方法，其特征在于，所述退火处理的步骤包括：在氢气、氦气或氘气的环境中进行退火，退火的温度在800～1000℃的范围内。

12.如权利要求2所述晶体管的制造方法，其特征在于，形成围栅结构的步骤

包括：

在纳米线表面形成氧化锗；

在源极部、漏极部以及剩余介质层围成的区域中填充金属材料，并使所述金属材料与所述第一半导体层表面齐平，以形成金属栅极。

13.如权利要求1或2所述晶体管的制造方法，其特征在于，形成围栅结构的步骤包括：

在纳米线表面形成高K介质层；

在源极部、漏极部以及剩余介质层围成的区域中填充金属材料，并使所述金属材料与所述第一半导体层表面齐平，以形成金属栅极。

14.一种晶体管，其特征在于，包括：

基底，所述基底包括硅层以及依次位于所述硅层上的介质层、锗硅层；

所述锗硅层和部分介质层之间形成有凹槽，位于所述凹槽两侧的所述锗硅层分别用作源极或漏极；

位于所述源极和漏极之间与所述源极和漏极相接触的锗纳米线，用作晶体管的沟道区；

填充于所述凹槽且覆盖所述纳米线的围栅结构。

15.如权利要求14所述晶体管，其特征在于，所述围栅结构包括形成于所述锗纳米线表面的氧化锗，以及位于所述凹槽中的金属栅极。

16.如权利要求14所述晶体管，其特征在于，所述围栅结构包括形成于所述锗纳米线表面的高K介质层，以及位于所述凹槽中的金属栅极。

17.如权利要求14所述晶体管，其特征在于，所述锗纳米线为圆柱形结构，所述锗纳米线横截面的直径在5～50nm的范围内。

18.如权利要求14所述晶体管，其特征在于，所述锗纳米线的长度在10～100nm的范围内。

19.如权利要求14所述晶体管，其特征在于，所述锗硅层的厚度在10～100nm的范围内。

20.如权利要求14所述晶体管，其特征在于，所述晶体管为P型无结晶体管，源极的势能高于漏极的势能。