JP5170958B2 - 電界効果型トランジスタおよびその製造方法 - Google Patents

電界効果型トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5170958B2
JP5170958B2 JP2005517473A JP2005517473A JP5170958B2 JP 5170958 B2 JP5170958 B2 JP 5170958B2 JP 2005517473 A JP2005517473 A JP 2005517473A JP 2005517473 A JP2005517473 A JP 2005517473A JP 5170958 B2 JP5170958 B2 JP 5170958B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
insulating film
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005517473A
Other languages
English (en)
Other versions
JPWO2005074035A1 (ja
Inventor
俐昭 黄
潔 竹内
克彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005517473A priority Critical patent/JP5170958B2/ja
Publication of JPWO2005074035A1 publication Critical patent/JPWO2005074035A1/ja
Application granted granted Critical
Publication of JP5170958B2 publication Critical patent/JP5170958B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果型トランジスタおよびその製造方法に関するものである。
[構造]
電界効果型トランジスタの性能向上を目的に、突起した半導体領域の両側面にゲート電極を設け、半導体領域の両側面にチャネルを形成することを特徴とするＦｉｎＦＥＴと呼ばれる電界効果型トランジスタが提案されている。その典型的構造を図８１、図８２に示す。図８１は平面図、図８２(a)は図８１のＡ−Ａ’断面における断面図、図８２（ｂ）は図８１のＢ−Ｂ’断面における断面図である。支持基板１上に埋め込み絶縁膜２が設けられ、その上部に半導体層３が設けられる。半導体層３の側面にはゲート絶縁膜４を介してゲート電極５が設けられる（図８２（ａ））。半導体層３のうち、ゲート電極に覆われない部分は高濃度の第一導電型の不純物が導入され、ソース／ドレイン領域６をなす。ゲート電極５に覆われた半導体層３はチャネル形成領域７をなし、ゲート電極に適当な電圧を印加することにより、その表面に第一導電型のキャリアが誘起されてチャネルが形成される。チャネル形成領域には一般には低濃度の第二導電型不純物が導入されるか、あるいは導入されない。
なお、図８１のＡ−Ａ’断面は、半導体層がゲートに覆われた位置において、二つのソース／ドレイン領域を結ぶ方向（以下この方向をチャネル長方向と記す）に垂直な面における断面を示し、図８１のＢ−Ｂ’断面はチャネル長方向の断面を示す。
ＦｉｎＦＥＴにおいて、半導体層３の上部に設けられた絶縁膜の厚さと半導体層３の側面に設けられた絶縁膜の厚さの差が小さい場合、トランジスタがオン状態になると、チャネル形成領域７をなす半導体層３の両側面と半導体層の上面にチャネルが形成される。この構造はトライゲート構造と呼ばれる。トライゲート構造のトランジスタでは、半導体層３の上部に設けられた絶縁膜の厚さと半導体層３の側面に設けられた絶縁膜の厚さの関係が、典型的には一方の膜厚が他方の膜厚の１〜５倍であり、より典型的には一方の膜厚が他方の膜厚の１〜２倍であり、最も理想的には両者の膜厚がほぼ等しい。図８２（ａ）及び図８２（ｂ）はトライゲート構造のトランジスタの典型的な構造である。
また、半導体層３の上部にゲート絶縁膜よりも充分厚いキャップ絶縁層８が設けられる場合、典型的にはキャップ絶縁層８の厚さがゲート絶縁膜の厚さの５倍以上、より典型的には１０倍以上の場合、半導体層３の上部にはほとんどチャネルが形成されず、トランジスタがオンした状態では、半導体層３の両側面に形成されるチャネルが主に電気伝導を担う。この構造はダブルゲート構造と呼ばれる。図８３（ａ）及び図８３（ｂ）はダブルゲート構造のトランジスタの典型的な断面形状を示す。それぞれ図８１のＡ−Ａ’断面、及び図８１のＢ−Ｂ’断面において描いたものである。
また、半導体層３の上部コーナー部３４（図８２（ａ）及び図８３（ａ）に、上部コーナー部３４の一方を破線で囲んで示す。）における電界の集中によるトランジスタ特性への悪影響を防ぐ目的から、半導体層３の上部コーナー部を丸めた構造も提案されている（特開２００２−１１８２５５号公報：特許文献１の図２８及び関連記載）。これを図８５に示す。このような構造は、例えば半導体層の上部コーナーを熱酸化することによって形成する。なお、図８５は図８２（ａ）と同じ位置における断面図を示す。
なお、ダブルゲート構造とトライゲート構造との相違についての説明で用いた、キャップ絶縁層８の厚さと、ゲート絶縁膜４の厚さとの比は、両者が同一の誘電率を持つ場合を基準としている。両者の誘電率が異なる場合は、それぞれの膜厚をそれぞれの誘電率で割り、得られたそれぞれの商に両者共通の定数（例えばＳｉＯ2膜の誘電率）をかけた積を換算膜厚として、上記比較を行えば良い。
一方、特開２００２−２７０８５０号公報（特許文献２）には、位置不整合による寄生容量の増大や寄生抵抗の変動に起因する動作性能の低下を抑えることを目的とし、ソース／ドレイン領域及びチャネル領域を持つ島状半導体結晶層と、そのチャネル領域部の対向する両側面部にそれぞれゲート絶縁膜を介して設けられたゲート電極を有する電界効果トランジスタが開示されている。そして、その一実施形態として短チャネル効果をより一層抑制することを目的としてチャネル領域部分（両ゲート電極に挟まれた部分）の島状半導体結晶層の幅を薄くした構成が記載され、結果として、その島状層上部の絶縁膜が当該島状層側面に対して突起した形状となっている（特許文献２の図１９及び関連記載）。しかしながら、この電界効果トランジスタにおいて、ゲート電極はその島状層の両側に分離・絶縁して設けられている。
[従来技術の課題]
ｎチャネルトランジスタを例に、従来のＦｉｎＦＥＴにおける課題を説明する。ここではｎチャネルトランジスタについて説明するが、ｐチャネルトランジスタにおいては、極性を逆にすれば（例えば、ｎチャネルトランジスタにおける電位上昇を、ｐチャネルトランジスタにおいては電位低下と読みかえる。また、ｎチャネルトランジスタにおけるしきい値電圧の低下を、ｐチャネルトランジスタにおいてはしきい値電圧の上昇と読みかえる。）同様の議論が成り立つ。
（第一の課題）
図８１のＡ−Ａ’断面において、半導体層３の上端部の電位分布をシミュレーションした結果を図８４（ａ）、図８４（ｂ）に示す。図８４（ａ）はトライゲート構造の場合であり、図８２（ａ）の断面に対応するもの、図８４（ｂ）はダブルゲート構造の場合であり、図８３（ａ）の断面に対応するものである。図中の等高線は真性半導体シリコンを基準にした等電位線であり、半導体層の中央から外側に向って、−０．４Ｖ、−０．２Ｖ、０．０Ｖ、０．２Ｖ、０．４Ｖである。チャネル領域の不純物濃度は８×１０18ｃｍ-3、ゲート電圧はゼロボルト、ゲート酸化膜厚は２ｎｍである。なお、電位は真性半導体シリコンを基準にしているため、ゼロバイアスされているｎ+型シリコンの電位は０．５６Ｖであり、ゼロバイアスされているゲートの電位は０．５６Ｖである。なお、本明細書中に示す各素子構造についてのシミュレーション結果は、特筆しないかぎり上記と同一の条件で実施したものである。
ダブルゲート構造、トライゲート構造のいずれにおいても、半導体層の上部コーナー部において等電位線が湾曲している。これは上部コーナー部では、ゲート電極から不純物イオンに向う電界が集中するために、半導体層の他の部分よりも電位が上昇していることを示している。上部コーナー部の電位が上昇すると、上部コーナー部にしきい値電圧が低い寄生トランジスタが形成される。寄生トランジスタが形成されると、図８６のようにサブスレッショルド電流が増加し、オフ電流が増加するという問題が生じる。
このような電界集中は、ゲート電極から不純物イオンに向う電界が原因であるので、チャネル領域の不純物濃度が高い場合、典型的には５×１０17ｃｍ-3以上の場合に顕著になる。
またこのような電界集中は、半導体層の側面に位置するゲートからの電界、半導体層上方のゲート電極からの電界、半導体層の上端よりも上方へ延在したゲート電極側面からの電界が、半導体層上部コーナー部に集中することによって発生する（図９２（ａ）、図９２（ｂ））。なお、図９２（ａ）、図９２（ｂ）はそれぞれ図８２（ａ）、図８３（ａ）の断面において半導体層の上部に相当する位置における断面図である。なお、矢印（記号４６）は電界集中をひき起こすゲート電界を示す。
したがって、半導体層上部コーナー部における電位上昇を抑制し、寄生トランジスタの影響を縮小する技術が望まれる。
（第二の課題）
また、図８５に示すように、半導体層３の上部コーナー部３４を熱酸化等の丸め工程を実施することによって丸みを帯びた形状に加工し、コーナー部の電界を緩和し、寄生トランジスタを抑制する方法が知られている。
しかしこの場合、丸めたコーナー部９では、本来チャネルが形成される半導体側面または半導体上面のいずれとも面方位が異なる結晶面が露出する。一方、熱酸化により形成されるゲート絶縁膜の厚さ、キャリア移動度及び界面準位密度は面方位に依存する。しきい値電圧やドレイン電流などトランジスタの基本的な特性は、ゲート絶縁膜の厚さ、キャリア移動度及び界面準位密度に強く依存するので、丸めたコーナー部９では半導体側面および半導体上面とは異なる特性を持った新たな寄生トランジスタが出現し、ＦｉｎＦＥＴの特性が変化してしまう。特に、第一の課題で述べた寄生トランジスタを強く抑制しようとしてコーナー部の曲率半径を大きくすると、第二の課題はより顕著になる。
したがって、コーナー部を丸めなくとも、あるいはコーナー部を丸めたとしてもコーナー部の曲率半径が小さい状態において、コーナー部の電位上昇を抑制し、寄生トランジスタを抑制できる技術が望まれる。
本発明の目的は、ＦｉｎＦＥＴの基体平面から突起した半導体層のコーナー部において寄生トランジスタが形成されることを防止して、素子特性が改善されたＦｉｎＦＥＴを提供することにある。
本発明によれば、下記の電界効果型トランジスタ及びその製造方法を提供することができる。
（１）基体平面から上方に突起した半導体層と、この半導体層を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記半導体層上に設けられ前記ゲート電極下に位置するキャップ絶縁層と、前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
前記キャップ絶縁層は、前記基体平面に平行方向であって一対のソース／ドレイン領域を結ぶチャネル長方向に垂直な方向へ、前記ゲート絶縁膜の表面から張り出した張り出し部を有することを特徴とする電界効果型トランジスタ。
（２）前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が５ｎｍ以上である発明１の電界効果型トランジスタ。
（３）前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が５ｎｍ以上、２０ｎｍ以下である発明１の電界効果型トランジスタ。
（４）前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が当該ゲート絶縁膜の厚さの２．５倍以上である発明１、２又は３の電界効果型トランジスタ。
（５）前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が当該ゲート絶縁膜の厚さの２．５倍以上、１０倍以下である発明１、２又は３の電界効果型トランジスタ。
（６）前記張り出し部は、前記半導体層の基体平面に平行且つチャネル長方向に垂直な方向の幅が最も広い位置におけるゲート絶縁膜表面に対して張り出している発明１〜５のいずれかの電界効果型トランジスタ。
（７）発明１〜６のいずれかの電界効果型トランジスタの製造方法であって、
半導体層上にキャップ絶縁層を形成し、前記半導体層および前記キャップ絶縁層をパターニングして基体平面から上方に突起した半導体層とその上にパターニングされたキャップ絶縁層を形成する工程と、
前記キャップ絶縁層下の半導体層の側面が当該キャップ絶縁層の端部よりも内側に後退するように、前記半導体層の側面をエッチングして当該半導体層を細らせる工程と、
前記半導体層の側面にゲート絶縁膜を形成する工程とを有する電界効果型トランジスタの製造方法。
（８）ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する発明７の電界効果型トランジスタの製造方法。
（９）基体平面から上方に突起した半導体層と、この半導体層の両側面上に設けられたゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
さらに、前記半導体層の上部でゲート電極の上端よりも低い位置に、ＳｉＯ2よりも誘電率が低い低誘電率領域を有することを特徴とする電界効果型トランジスタ。
（１０）前記半導体層の上部に接して、ＳｉＯ2よりも誘電率が低い低誘電率領域を有する発明９の電界効果型トランジスタ。
（１１）前記半導体層の上部に接して、ＳｉＯ2またはＳｉＯ2よりも誘電率が高い保護絶縁膜が設けられ、この保護絶縁膜の上にＳｉＯ2よりも誘電率が低い低誘電率領域を有する発明９の電界効果型トランジスタ。
（１２）前記低誘電率領域が空洞よりなる発明９〜１１のいずれかの電界効果型トランジスタ。
（１３）前記半導体層の下部にＳｉＯ2よりも誘電率が低い低誘電率領域を有する発明９〜１２のいずれかの電界効果型トランジスタ。
（１４）前記半導体層の下部に、ＳｉＯ2よりも誘電率が低い低誘電率領域を有し、前記ゲート電極の下部には、ＳｉＯ2よりも誘電率が低い低誘電率領域を有しない発明９〜１２のいずれかの電界効果型トランジスタ。
（１５）前記半導体層の下部に設けられる前記低誘電率領域が空洞よりなる発明１３又は１４の電界効果型トランジスタ。
（１６）前記半導体層は、第１の絶縁層上に、この第１の絶縁層とは異なる材料からなる第２の絶縁層を介して設けられ、
前記ゲート電極は、第１の絶縁層上に第２の絶縁層を介さずに直接第１の絶縁層に接する部分を有する発明９〜１２のいずれかの電界効果型トランジスタ。
（１７）第２の絶縁層がＳｉＯ2よりも誘電率が低い材料からなる発明１６の電界効果型トランジスタ。
（１８）第２の絶縁層が空洞よりなる発明１６の電界効果型トランジスタ。
（１９）前記キャップ絶縁層の少なくとも一部がＳｉＯ2よりも誘電率が低い低誘電率材料よりなる発明１〜６のいずれかの電界効果型トランジスタ。
（２０）前記キャップ絶縁層の少なくとも一部に空洞を有する発明１〜６のいずれかの電界効果型トランジスタ。
（２１）前記半導体層と前記空洞の間に、ＳｉＯ2またはＳｉＯ2よりも誘電率が高い保護絶縁膜を有する発明２０の電界効果型トランジスタ。
（２２）前記半導体層の下部に、ＳｉＯ2よりも誘電率が低い低誘電率領域を有する発明１〜６のいずれかの電界効果型トランジスタ。
（２３）前記半導体層の下部に、ＳｉＯ2よりも誘電率が低い低誘電率領域を有し、前記ゲート電極の下部には、ＳｉＯ2よりも誘電率が低い低誘電率領域を有しない発明１〜６のいずれかの電界効果型トランジスタ。
（２４）前記低誘電率領域が空洞よりなる発明２２又は２３の電界効果型トランジスタ。
（２５）発明９の電界効果型トランジスタの製造方法であって、
半導体層上にＳｉＯ2よりも誘電率が低い材料を堆積して低誘電率膜を形成する工程と、
前記半導体層および前記低誘電率膜をパターニングして、基体平面から突起した半導体層とその上にパターニングされた前記低誘電率膜からなる低誘電率領域を形成する工程とを有する電界効果型トランジスタの製造方法。
（２６）前記の突起した半導体層の側面にゲート絶縁膜を形成する工程と、
ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する発明２５の電界効果型トランジスタの製造方法。
（２７）発明９の電界効果型トランジスタの製造方法であって、
半導体層上にダミー層を形成する工程と、
前記半導体層および前記ダミー層をパターニングして、基体平面から突起した半導体層とその上にパターニングされたダミー層を形成する工程と、
前記ダミー層を除去して前記半導体層上部に前記低誘電率領域として空洞を形成する工程とを有する電界効果型トランジスタの製造方法。
（２８）前記の突起した半導体層の側面にゲート絶縁膜を形成する工程と、
ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有し、
ゲート電極の形成後に前記ダミー層を除去することにより前記空洞よりなる低誘電率領域を形成することを特徴とする発明２７の電界効果型トランジスタの製造方法。
（２９）前記空洞をＳｉＯ2よりも誘電率が低い材料で埋め戻す工程をさらに有する発明２７又は２８の電界効果型トランジスタの製造方法。
（３０）前記空洞を多孔質の材料で埋め戻す工程をさらに有する発明２７又は２８の電界効果型トランジスタの製造方法。
（３１）基体平面から上方に突起した半導体層と、この半導体層の両側面上に設けられたゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、
前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
前記半導体層の上部の側面には、ゲート電極との間に、前記ゲート絶縁膜よりも厚い端部絶縁体領域を有することを特徴とする電界効果型トランジスタ。
（３２）基体平面から上方に突起した半導体層と、この半導体層の両側面上に設けられたゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
前記半導体層は、一対のソース／ドレイン領域を結ぶチャネル長方向と垂直な面内における基体平面に平行方向の半導体層の幅Ｗがその下方部分の幅より小さい半導体層上部領域と、この半導体層上部領域の下方に位置し、当該半導体層の幅Ｗが前記半導体層上部領域の幅より大きい半導体層下部領域とを有し、
前記半導体層上部領域は、当該半導体層の側面が前記半導体層下部領域における半導体層の側面よりも後退し、この後退した側面と前記ゲート電極の間に、前記ゲート絶縁膜より厚い端部絶縁体領域を有することを特徴とする電界効果型トランジスタ。
（３３）前記半導体層上部の幅Ｗが一定である発明３２の電界効果型トランジスタ。
（３４）前記半導体層上部の幅Ｗが連続的に変化し、これに応じて前記端部絶縁体領域の厚みも連続的に変化している発明３２の電界効果型トランジスタ。
（３５）前記半導体層上部の幅Ｗは、当該半導体層の上端へ向かうに従って一定の勾配をもって徐々に小さくなり、これに応じて前記端部絶縁体領域の厚みが当該半導体層の上端へ向かうに従って徐々に大きくなる発明３２の電界効果型トランジスタ。
（３６）前記半導体層上部の幅Ｗは、当該半導体層の上端へ向かうに従って、当該半導体層の側面が曲率をもつように徐々に小さくなり、これに応じて前記端部絶縁体領域の厚みが当該半導体層の上端に向かうに従って徐々に大きくなる発明３２の電界効果型トランジスタ。
（３７）前記半導体層の幅Ｗが、当該半導体層の下端部から上端部にかけて一定である発明３１の電界効果型トランジスタ。
（３８）基体平面から上方に突起した半導体層と、この半導体層の両側面上に設けられたゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
前記半導体層は、一対のソース／ドレイン領域を結ぶチャネル長方向と垂直な面内における基体平面に平行方向の半導体層の幅Ｗがその下方部分の幅より小さい半導体層上部領域と、この半導体層上部領域の下方に位置し、当該半導体層の幅Ｗが前記半導体層上部領域の幅より大きい半導体層下部領域とを有し、
前記半導体層上部領域は、前記半導体層下部領域に接続する部分に当該半導体層の幅Ｗが連続的に変化する遷移領域を有し、この遷移領域端部から当該半導体層の上端にかけて幅Ｗが一定であり、
当該半導体層上部領域と前記ゲート電極の間には、前記ゲート絶縁膜より厚い端部絶縁体領域を有することを特徴とする電界効果型トランジスタ。
（３９）前記半導体層の上部にゲート絶縁膜よりも厚いキャップ絶縁層が設けられている発明３１〜３８のいずれかの電界効果型トランジスタ。
（４０）前記端部絶縁体領域が前記キャップ絶縁層とは異なる材料からなる発明３９の電界効果型トランジスタ。
（４１）前記端部絶縁体領域がＳｉＯ2により構成される発明３１〜３９のいずれかの電界効果型トランジスタ。
（４２）前記端部絶縁体領域の少なくとも一部がＳｉＯ2よりも誘電率が低い材料により構成される発明３１〜３９のいずれかの電界効果型トランジスタ。
（４３）前記端部絶縁体領域の少なくとも一部が多孔質の材料により構成される発明３１〜３９のいずれかの電界効果型トランジスタ。
（４４）前記端部絶縁体領域の少なくとも一部が空洞により構成される発明３１〜３９のいずれかの電界効果型トランジスタ。
（４５）発明３２の電界効果型トランジスタの製造方法であって、
半導体層上に第１絶縁膜を堆積し、この第１絶縁膜および前記半導体層の上部を所定の幅にパターニングする工程と、
第２絶縁膜の堆積とエッチバックを行い、パターニングされた第１絶縁膜の側面及び半導体層の側面に、第２絶縁膜からなる端部絶縁体領域を形成する工程と、
この端部絶縁体領域およびパターニングされた第１絶縁膜をマスクに前記半導体層をエッチングする工程と、
前記のエッチングにより露出した半導体層の側面にゲート絶縁膜を形成する工程とを有する電界効果型トランジスタの製造方法。
（４６）ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する発明４５の電界効果型トランジスタの製造方法。
（４７）発明３２の電界効果型トランジスタの製造方法であって、
半導体層上にキャップ絶縁層を堆積し、このキャップ絶縁層および前記半導体層の上部を所定の幅にパターニングする工程と、
ダミー層の堆積とエッチバックを行い、パターニングされたキャップ絶縁層の側面及び半導体層の側面に、前記ダミー層からなるコーナーダミー層を形成する工程と、
このコーナーダミー層およびパターニングされた前記キャップ絶縁層をマスクに前記半導体層をエッチングする工程と、
前記のエッチングにより露出した半導体層の側面にゲート絶縁膜を形成する工程と、
前記コーナーダミー層を除去して空洞よりなる端部絶縁体領域を形成する工程とを有する電界効果型トランジスタの製造方法。
（４８）発明３２の電界効果型トランジスタの製造方法であって、
半導体層上にキャップ絶縁層を堆積し、このキャップ絶縁層および前記半導体層の上部を所定の幅にパターニングする工程と、
第１ダミー層の堆積とエッチバックを行い、パターニングされたキャップ絶縁層の側面及び半導体層の側面に、第１ダミー層からなる第１コーナーダミー層を形成する工程と、
第２ダミー層の堆積とエッチバックを行い、第１コーナダミー層の側面に、第２ダミー層からなる第２コーナーダミー層を形成する工程と、
第１及び第２コーナーダミー層並びにパターニングされた前記キャップ絶縁層をマスクに前記半導体層をエッチングする工程と、
前記のエッチングにより露出した半導体層の側面にゲート絶縁膜を形成する工程と、
第１コーナーダミー層を除去して空洞よりなる端部絶縁体領域を形成する工程とを有する電界効果型トランジスタの製造方法。
（４９）ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有し、
ゲート電極の形成後に前記空洞よりなる端部絶縁体領域を形成することを特徴とする発明４７又は４８の電界効果型トランジスタの製造方法。
（５０）前記コーナーダミー層を除去して空洞を形成した後、この空洞にＳｉＯ2よりも誘電率が低い低誘電率材料を埋め戻し、この低誘電率材料よりなる端部絶縁体領域を形成する工程をさらに有する発明４７又は４８の電界効果型トランジスタの製造方法。
（５１）発明３５の電界効果型トランジスタの製造方法であって、
半導体層上に第１絶縁膜を形成し、この第１絶縁膜をパターニングする工程と、
パターニングされた第１絶縁膜をマスクに、前記半導体層の上部を、その幅Ｗが上端に向かうに従って徐々に小さくなるテーパー形状を有するようにエッチングする工程と、
第２絶縁膜の堆積とエッチバックを行い、パターニングされた第１絶縁膜の側面および半導体層のテーパー形状の側面に、第２絶縁膜からなる端部絶縁体領域を形成する工程と、
この端部絶縁体領域およびパターニングされた第１絶縁膜をマスクに前記半導体層をエッチングする工程と、
前記のエッチングにより露出した半導体層の側面にゲート絶縁膜を形成する工程とを有する電界効果型トランジスタの製造方法。
（５２）前記のパターニングされた第１絶縁膜及びその側面部分の第２絶縁膜を除去して前記半導体層の上面を露出する工程をさらに有し、
前記のゲート酸化膜の形成工程においては、前記半導体層の側面に加えて、露出した上面にもゲート酸化膜を形成する発明５１の電界効果型トランジスタの製造方法。
（５３）ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する発明５１の電界効果型トランジスタの製造方法。
（５４）発明３６の電界効果型トランジスタの製造方法であって、
半導体層上に酸化剤透過性のキャップ絶縁層を形成する工程と、
前記キャップ絶縁層および前記半導体層をパターニングして、基体平面から突起した半導体層とその上にパターニングされたキャップ絶縁層を形成する工程と、
前記半導体層と前記キャップ絶縁層との界面において、当該半導体層の側面が当該キャップ絶縁層の端部よりも内側に後退するように酸化剤雰囲気中で当該半導体層を酸化して、当該半導体層上部の幅Ｗが当該半導体層上端に向かうに従って徐々に小さくなる半導体層上部領域と、これに応じて厚みが徐々に大きくなる端部絶縁領域を形成する工程とを有する電界効果型トランジスタの製造方法。
（５５）前記半導体層の側面にゲート絶縁膜を形成する工程と、
ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する発明５４の電界効果型トランジスタの製造方法。
（５６）前記キャップ絶縁層を除去して前記半導体層の上面を露出する工程と、
前記半導体層の上面および側面にゲート絶縁膜を形成する工程と、
ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する発明５４の電界効果型トランジスタの製造方法。
（５７）基体平面から上方に突起した半導体層と、この半導体層の両側面上に設けられたゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
前記半導体層の上部の側面には、ゲート電極との間に、前記ゲート絶縁膜よりも厚い第１の端部絶縁体領域を有し、
前記半導体層の下部の側面には、ゲート電極との間に、前記ゲート絶縁膜よりも厚い第２の端部絶縁体領域を有することを特徴とする電界効果型トランジスタ。
（５８）基体平面から上方に突起した半導体層と、この半導体層の両側面上に設けられたゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、
前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
前記半導体層は、一対のソース／ドレイン領域を結ぶチャネル長方向と垂直な面内における基体平面に平行方向の半導体層の幅Ｗがその下方部分の幅より小さい半導体層上部領域と、この半導体層上部領域の下方に位置し、当該半導体層の幅Ｗが前記半導体層上部領域の幅より大きい半導体層主要部領域と、この半導体層主要部領域の下方に位置し、当該半導体層の幅Ｗが前記半導体層主要部領域の幅より小さい半導体層下部領域を有し、
前記半導体層上部領域は、当該半導体層の側面が前記半導体層主要部領域における半導体層の側面よりも後退し、この後退した側面と前記ゲート電極の間に、前記ゲート絶縁膜より厚い第１端部絶縁体領域を有し、
前記半導体層下部領域は、当該半導体層の側面が前記半導体層主要部領域における半導体層の側面よりも後退し、この後退した側面と前記ゲート電極の間に、前記ゲート絶縁膜より厚い第２端部絶縁体領域を有することを特徴とする電界効果型トランジスタ。
（５９）前記半導体層の上部にゲート絶縁膜よりも厚いキャップ絶縁層が設けられている発明５７又は５８の電界効果型トランジスタ。
（６０）発明５８の電界効果型トランジスタの製造方法であって、
酸化剤透過性の第１絶縁膜上に半導体層が設けられた基板を用意する工程と、
前記半導体層上に酸化剤透過性の第２絶縁膜を形成する工程と、
前記第２絶縁膜および前記半導体層をパターニングして、基体平面から突起した半導体層とその上にパターニングされた第２絶縁膜を形成する工程と、
前記半導体層と第２絶縁膜との界面および前記半導体層と第１絶縁膜との界面において、当該半導体層の側面が内側に後退するように酸化剤雰囲気中で当該半導体層を酸化して、
当該半導体層上部の幅Ｗが当該半導体層上端に向かうに従って徐々に小さくなる半導体層上部領域と、これに応じて厚みが徐々に大きくなる第１端部絶縁領域と、
当該半導体層下部の幅Ｗが当該半導体層下端に向かうに従って徐々に小さくなる半導体層下部領域と、これに応じて厚みが徐々に大きくなる第２端部絶縁領域を形成する工程を有する電界効果型トランジスタの製造方法。
（６１）前記第２絶縁膜を除去して前記半導体層の上面を露出する工程と、
前記半導体層の上面および側面にゲート絶縁膜を形成する工程と、
ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する発明６０の電界効果型トランジスタの製造方法。
（６２）前記の突起した半導体の下には支持基板を有し、当該半導体層はこの支持基板と一体に接続している発明１〜６、９〜２４、３１〜４４のいずれかの電界効果型トランジスタ。
（６３）前記の突起した半導体の下には支持基板を有し、当該半導体層はこの支持基板上に埋め込み絶縁膜を介して設けられている発明１〜６、９〜２４、３１〜４４、５７〜５９のいずれかの電界効果型トランジスタ。
（６４）前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が２ｎｍ以上である発明１の電界効果型トランジスタ。
（６５）前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が２０ｎｍ以下である発明１の電界効果型トランジスタ。
（６６）前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が当該ゲート絶縁膜の厚さの１０倍以下である発明１、２又は３の電界効果型トランジスタ。
（６７）基体平面から上方に突起した半導体層と、この半導体層の両側面上に設けられたゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
前記半導体層は、第１の絶縁層上に、この第１の絶縁層とは異なる材料からなる第２の絶縁層を介して設けられ、
前記ゲート電極は、第１の絶縁層上に第２の絶縁層を介さずに直接第１の絶縁層に接する部分を有する電界効果型トランジスタ。
なお、本発明においては、ゲート電極は、製造の容易さ、或いはトライゲート構造を形成できる等の点から、半導体層を跨ぐようにその上部から相対する両側面上に延在する形状をもつことが好ましい。
なお、本発明において「基体表面」とは基板に平行（水平）な任意の平面を意味する。
本発明によれば、半導体層の側面にチャネルが形成される電界効果型トランジスタにおいて、半導体層上部コーナーにおける電位上昇を低下させ、寄生トランジスタの影響を縮小することができる。
本発明によれば、コーナー部を丸めなくとも、コーナー部の電位上昇を抑制し、寄生トランジスタを抑制できる。あるいは、本発明によれば、コーナー部の電位上昇を抑制するのに必要なコーナー部の丸め量を少なくすることができる。
本発明によれば、キャップ絶縁層あるいは埋め込み絶縁膜を介してドレイン領域からの電界がチャネル部に侵入し、短チャネルトランジスタの特性を劣化させることを防ぐことができる。
本発明によれば、上記各効果を得られるトランジスタを製造する方法を提供することができる。
第一の実施形態を説明する断面図 第一の実施形態を説明する断面図 第一の実施形態を説明する断面図及び平面図 第一の実施形態を説明する断面図及び平面図 第一の実施形態を説明する断面図及び平面図 第一の実施形態を説明する断面図 第一の実施形態を説明する断面図 第一の実施形態を説明する平面図 第一の実施形態の構造及び効果の説明図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図及び平面図 第二の実施形態を説明する断面図及び平面図 第二の実施形態を説明する断面図 第二の実施形態を説明する平面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図及び平面図 第二の実施形態を説明する断面図及び平面図 第二の実施形態を説明する断面図及び平面図 第二の実施形態を説明する断面図 第二の実施形態を説明する平面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図及び平面図 第二の実施形態を説明する断面図及び平面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する断面図 第二の実施形態を説明する平面図 第二の実施形態を説明する断面図 第二の実施形態の効果を説明する平面図 第二の実施形態の効果の説明図 第三の実施形態を説明する断面図及び平面図 第三の実施形態を説明する断面図 第三の実施形態を説明する断面図 第三の実施形態を説明する断面図 第三の実施形態を説明する断面図 第三の実施形態を説明する断面図 第三の実施形態を説明する断面図 第三の実施形態を説明する断面図及び平面図 第三の実施形態を説明する断面図及び平面図 第三の実施形態を説明する断面図及び平面図 第三の実施形態を説明する断面図及び平面図 第三の実施形態を説明する断面図 第三の実施形態を説明する断面図 第三の実施形態の効果の説明図 第二の実施形態及び第三の実施形態の効果の説明図 第三の実施形態を説明する断面図 第四の実施形態を説明する断面図 第四の実施形態を説明する断面図 第四の実施形態を説明する断面図 第四の実施形態を説明する断面図 第四の実施形態を説明する断面図 第四の実施形態を説明する断面図及び平面図 第四の実施形態を説明する断面図及び平面図 第四の実施形態を説明する断面図及び平面図 第四の実施形態を説明する断面図 第四の実施形態を説明する平面図 第四の実施形態を説明する断面図 第五の実施形態を説明する断面図 第五の実施形態を説明する断面図 第五の実施形態を説明する断面図 好ましくない形態の断面図 第六の形態を説明する断面図 第六の実施形態を説明する断面図 第六の実施形態を説明する断面図 第六の実施形態を説明する断面図 発明の他の実施形態を説明する平面図 発明の他の実施形態を説明する平面図 発明の他の実施形態を説明する平面図 発明の他の実施形態を説明する平面図 発明の他の実施形態を説明する平面図 発明の実施形態を説明する平面図 従来の技術を説明する平面図 従来の技術を説明する断面図 従来の技術を説明する断面図 従来の技術における課題の説明図 従来の技術を説明する断面図 従来の技術における課題の説明図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 従来の技術の問題点を説明する断面図 従来の技術の問題点を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 発明の他の実施形態を説明する断面図 第一の実施形態の効果の説明図
（第一の実施形態）
［構造］
基板から上方に突起した半導体層３上にキャップ絶縁層８が設けられ、半導体層３とキャップ絶縁層８を覆ってゲート電極５が形成されるダブルゲート構造のＦｉｎＦＥＴにおいて、キャップ絶縁層８を水平方向（半導体層３が基板から突起する方向に対して垂直な面内で、チャネル長方向に垂直な方向。図１の断面においてはキャップ絶縁層８と半導体層３が接触する面の延長方向。）に、ゲート電極５に向かって突起させ、キャップ絶縁層８にゲート絶縁膜４の表面から張り出した張り出し部を持たせる。その例を図１に示す。記号Ｗextはキャップ絶縁層８がゲート絶縁膜４の表面から前記の水平方向に突起した幅、すなわち張出し幅を示す。なお、「チャネル長方向」とは、一対のソース／ドレイン領域を結ぶ方向をいう。
半導体層の側面にはゲート絶縁膜４を介してゲート電極５が設けられる。ゲート電極５は適当な寸法にパターニングされており、ゲート電極に覆われない位置の半導体層には第一導電型の不純物が高濃度に導入されたソース／ドレイン領域６が形成される。ゲート電極５に覆われた半導体層であるチャネル形成領域７には、ゲート電極５に適当な電圧を印加することにより第一導電型のキャリアよりなるチャネルが形成される。ゲート電極５、ソース／ドレイン領域６にはコンタクト領域を介して配線が接続される。
なお、図１（ａ）は図１（ｂ）のＡ−Ａ’断面における断面図であり、従来例を示す図８１のＡ−Ａ’断面に相当する位置における断面図である。なお、図１（ｂ）の平面図においては本来ソース／ドレイン領域６がキャップ絶縁層８に覆われており、ソース／ドレイン領域６は見えないが、構造を解かりやすくするためにソース／ドレイン領域６の位置を透視的に示している。
なお、本明細書においてはソース／ドレイン領域の導電型を第一導電型、ソース／ドレイン領域とは異なる導電型を第二導電型と呼ぶ。
［製造方法］
（第一の実施形態の第一の製造方法）
製造方法の一例を図２から図８を参照して説明する。なお、図３（ａ）、図４（ａ）、図５（ａ）、図７（ａ）はそれぞれ平面図である図３（ｃ）、図４（ｃ）、図５（ｃ）、図８におけるＡ−Ａ’断面の断面図であり、図３（ｂ）、図４（ｂ）、図５（ｂ）、図７（ｂ）はそれぞれ平面図である図３（ｃ）、図４（ｃ）、図５（ｃ）、図８におけるＢ−Ｂ’断面の断面図である。また、図６（ａ）及び図６（ｂ）は図５（ｃ）のＤ−Ｄ’断面における形状を示す断面図である。また、本実施形態を説明する各図面のＡ−Ａ’断面の位置は従来例を示す図８１のＡ−Ａ’断面の位置に、本実施形態を説明する各図面のＢ−Ｂ’断面の位置は従来例を示す図８１のＢ−Ｂ’断面の位置にそれぞれ相当する。
第一の実施形態の電界効果型トランジスタを製造するためには、半導体層３上にキャップ絶縁層８を形成したのち（図２）、半導体層３とキャップ絶縁層８を適当な形状にパターニングし（図３）、半導体層３の側面がキャップ絶縁層８の端部よりも内側に後退するように、半導体層３の側面をエッチングし、半導体層３を細らせる（図４）。そして半導体層側面にゲート絶縁膜４を形成し、ゲート電極材料を堆積したのち、ゲート電極材料をＲＩＥ（リアクティブ・イオン・エッチング）等によりパターニングすることによってゲート電極５を形成し、半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する（図５）。その後層間絶縁膜１６を堆積して、通常の方法によりコンタクト１７及び配線１８を形成する（図７、図８）。なお、ゲート電極をＲＩＥ等のエッチング工程により加工して形成する際、エッチング工程の少なくとも後半において、等方性の強いエッチングを行い、突起したキャップ絶縁層８の下部に残留する余剰なゲート電極材料２６（図６（ａ））を除去する工程を加えることが望ましい。
このような製造方法を採用することにより、第一の実施形態の素子構造を形成することが可能となる。
（第一の実施形態の第二の製造方法）
製造方法の一例について、図２から図８を参照してより具体的に説明する。
シリコンよりなる支持基板１、その上にＳｉＯ2等の絶縁体よりなる埋め込み絶縁層２、さらにその上に単結晶シリコンよりなる半導体層３が積層したＳＯＩ基板上に、キャップ絶縁層８を堆積する。キャップ絶縁層８は例えばＣＶＤ法により堆積したＳｉＯ2膜とする。これにより図２の形態が得られる。
次に、通常のリソグラフィ工程及びＲＩＥ等の通常のエッチング工程により、キャップ絶縁層８及び半導体層３をパターニングし適当な形状に加工し、素子領域を形成する。この段階で得られる形状を図３に示す。なお、キャップ絶縁層８及び半導体層３は、ともにフォトレジストをマスクにエッチングすることによりパターニングしても良く、あるいはフォトレジストをマスクにキャップ絶縁層８だけをエッチングし、続いてキャップ絶縁層８をマスクに半導体層３をエッチングすることによってパターニングしても良い。
次に、等方性の強いエッチングを実施することによって、半導体層３の側面をエッチングし、半導体層３の側面が、キャップ絶縁層８の側面よりも後退した形状に加工する。この結果、図４の形状が得られる。等方性の強いエッチングは、例えばＣｌ2、ＨＣｌ、ＣＦ4またはＨＢｒの何れかのエッチングガス、あるいはこれらを混合したエッチングガスを用いて、バイアス電圧を低めに設定したＲＩＥを行うことによって実施する。あるいは例えばＣＦ4などのガスを用いた等方性のプラズマエッチング装置によって行う。
次に半導体層３の側面にゲート絶縁膜４を設けたのち、ポリシリコンを堆積し、これを通常のリソグラフィ工程及びＲＩＥ工程によりエッチングすることによりパターニングしてゲート電極を形成し、続いて、ゲート電極をマスクに高濃度のイオン注入を行い、熱処理を行うことにより、ゲート電極に覆われない位置の半導体層３にソース／ドレイン領域６を設け、図５の形状を得る。ゲート電極を形成するためにポリシリコンをエッチングしてゲート電極を形成する際、図５（ｃ）のＤ−Ｄ’断面において図６（ａ）のようにキャップ絶縁層８の下部にポリシリコン２６が残留することを防ぐためには、ポリシリコンをエッチングする際に、通常のＲＩＥを実施したのち、ポリシリコンに対する等方的なエッチングを加えれば、図５（ｃ）のＤ−Ｄ’断面において図６（ｂ）のようにキャップ絶縁層の下部にポリシリコンが残留しない形状が得られる。なお、ゲート絶縁膜は、例えば半導体層３を熱酸化することによって設ける。また、ソース／ドレイン領域は垂直方向のイオン注入、斜めイオン注入あるいはプラズマドーピング等の不純物導入工程によって不純物を導入することにより形成する。
続いて、全体に絶縁膜を堆積してこれをエッチバックすることにより、ゲート側壁１４を設ける。ゲート側壁１４をなす絶縁膜は、例えばＳｉＯ2単層膜、Ｓｉ3Ｎ4単層膜、ＳｉＯ2及びＳｉ3Ｎ4からなる多層膜などの絶縁膜を用いる。また、ゲート側壁１４をなす絶縁膜はＣＶＤ法等の製膜技術によって形成する。続いてソース／ドレイン領域６の上部、及びゲート電極５の上部に金属を堆積し、熱処理することにより、ソース／ドレイン領域６の上部及びゲート電極５の上部にシリサイド層１５を形成する。続いて、層間絶縁膜１６を堆積し、これを平坦化したのち、ソース／ドレイン領域６上部、及びゲート電極５の上部にコンタクトホールを開口し、金属を埋め込むことによりコンタクト１７を形成し、金属よりなる配線１８をコンタクト１７に接続し、図７及び図８の形状を得る。但し、図７（ａ）は図８のＡ−Ａ’断面の形状、図７（ｂ）は図８のＢ−Ｂ’断面の形状を示す。なお、コンタクト領域への金属の埋め込みと配線となる金属の堆積は同時に行っても良い。なお、コンタクト１７は配線１８の下部に位置するが、図８においてはその位置を透視的に示した。
このような製造方法を採用することにより、第一の実施形態の素子構造を形成することが可能となる。
［効果］
図９（ａ）のＣ−Ｃ’断面において、電位分布をシミュレーションした結果を図９（ｂ）に示す。図９（ｂ）の縦軸は電位、横軸は位置であり、半導体層上端からの深さを示す。このシミュレーションにおいては半導体層中の不純物濃度を４×１０18ｃｍ-3とした。また、電位の基準をソース電位とし、ソース電極の電位をゼロＶとしている。図９（ｂ）の左端は半導体層の表面に相当する。図中ダブルゲート構造と示した破線は図８３の構造についての計算結果、図中トライゲート構造と示した破線は図８２の構造についての計算結果である。
図１の構造について、Ｗextを２ｎｍ、１０ｎｍ、３０ｎｍとした場合の計算結果を実線で示す。Ｗextが２ｎｍ、１０ｎｍ、３０ｎｍのいずれの場合も通常ダブルゲート構造に比べて電位の上昇が緩和されている。
横軸にＷext、縦軸に半導体層上部コーナー部における最大の電位をとり、シミュレーション結果をプロットしたものを図１００に示す。なお、図１００（ａ）と図１００（ｂ）のデータは同じであり、図１００（ａ）はＷextの下限に関する説明を、図１００（ｂ）はＷextの上限に関する説明をそれぞれ示したものである。但し、図１００においては半導体層中の不純物濃度は４×１０18ｃｍ-3であり、ゲート電圧は０Ｖ（図１００では、この時のゲート電位を０．５６Ｖととっている）、Ｗfinは３０ｎｍ、ゲート絶縁膜厚は２ｎｍである。
図１及び図１００から、Ｗextが小さい領域では、Ｗextの増加とともに上部コーナー部の電位が低下しており、電位上昇を抑制する効果が増している。しかし、Ｗextが大きくなると、Ｗextを増しても電位はあまり変化しなくなる。
図１００から、最大の効果の半分の効果が得られるのはＷextが２ｎｍ以上の場合であり、またＷextが５ｎｍまでの範囲では電位が大きく変化しており、Ｗextが１０ｎｍまではある程度の傾きをもって電位が変化している。本実施形態の電界効果型トランジスタでは、上部コーナー部の電位を低下させられるだけの大きさにＷextが設定されることが望ましいので、ある程度の（具体的には半分の）発明の効果を得るにはＷextは２ｎｍ以上が好ましく、発明の効果を大きく得るためにはＷextは５ｎｍ以上が好ましく、また最大の効果を得るには１０ｎｍ以上が好ましいといえる。
一方、Ｗextが１０ｎｍを越えると電位の変化はゆるやかになり、１５ｎｍ以上では電位の変化が飽和傾向を示す。電位の変化が飽和する領域でＷextを増しても、製造プロセスへの負担が増すだけで、電位を低減できないので、Ｗextは１５ｎｍ以下が好ましいと言える。また、プロセス上の原因によるＷextのバラツキを考えて、１５ｎｍに対して５ｎｍの余裕を見るならば、Ｗextは２０ｎｍ以下が好ましい。
また、Ｗextが大きすぎると、ゲート電極の加工が難しくなるという観点から考えると、Ｗextは２０ｎｍ以下が好ましく、１５ｎｍ以下がより好ましいと考えられる。
なお、計算においては、ゲート絶縁膜の厚さを２ｎｍとしたので、ある程度の発明の効果を得るのためにはＷextはゲート絶縁膜厚の１倍以上が好ましく、発明の効果を大きく得るためにはＷextはゲート絶縁膜厚の２．５倍以上が好ましく、最大の効果を得るには５倍以上が好ましいと言える。また、同じく、Ｗextはゲート絶縁膜厚の１０倍以下が好ましく、また、プロセスのバラツキを無視して純粋に効果の観点から判断するなら、Ｗextはゲート絶縁膜厚の７．５倍以下がより好ましいと考えられる。
（第二の実施形態）
[構造]
第二の実施形態について、従来例を示す図面である図８１のＡ−Ａ’断面に相当する位置における断面図である、図１０から図１６及び図２６を参照して説明する。
第二の実施形態においては基板から上方に突起した半導体層３の上部または下部の一方、または基板から上方に突起した半導体層３の上部及び下部の両方にＳｉＯ2よりも誘電率が低い領域である低誘電率領域１０が設けられる。半導体層の側面にはゲート絶縁膜４を介してゲート電極５が設けられる。ゲート電極５は適当な寸法にパターニングされており、ゲート電極に覆われない位置の半導体層には第一導電型の不純物が高濃度に導入されたソース／ドレイン領域６が形成される。ゲート電極５に覆われた半導体層であるチャネル形成領域７には、ゲート電極５に適当な電圧を印加することにより第一導電型のキャリアよりなるチャネルが形成される。ゲート電極５、ソース／ドレイン領域６にはコンタクト領域を介して配線が接続される。
半導体層３の上部に設けられた低誘電率領域１０、半導体層３の下部に設けられた低誘電率領域１０は、それぞれ半導体層の上部コーナー部３４、下部コーナー部３５に形成される寄生トランジスタを抑制する作用がある。
以下、第二の実施形態の構造について、図１０から図１６及び図２６を参照してより詳しく説明する。
（低誘電率領域、空洞について）
通常のＦｉｎＦＥＴにおいて、半導体層３の上部に形成されるキャップ絶縁層８の全体または一部をＳｉＯ2よりも誘電率が低い領域である低誘電率領域１０により構成する。（図１０（ａ））。また、半導体層３の上下両方に低誘電率領域１０を設ける（図１０（ｂ）、図１１（ａ））。あるいは、半導体層３の下部だけに低誘電率領域を設ける（図１１（ｂ）、図１１（ｃ）、記号３６はＳｉＯ2よりなるキャップ絶縁層）。また、これら低誘電率領域１０を空洞１２によって形成する。低誘電率領域１０を構成する低誘電率材料はＳｉＯ2の比誘電率３．９よりも低い比誘電率を持つ。低誘電率材料の比誘電率は３．０以下であることがより望ましい。
低誘電率領域１０は、その一部または全部がゲート電極の上端よりも低い位置に設けられる（図９４）。特に、ゲート電極５が半導体層３を跨ぐときには、低誘電率領域１０はゲート電極の下部に設けられる（図１０）。これらの形態により、半導体層の上方に延在したゲート電極の側面から半導体層へ向う電界（図９３、図９２（ｂ）に示した電界４６の一部）、あるいはゲート電極の下面から半導体層へ向う電界（図９２（ｂ）に示した電界４６の一部）の影響を緩和し、寄生トランジスタの影響を低減するという効果が得られる。
半導体層３下部に低誘電率領域が設けられる場合、半導体層３が存在しない領域においてゲート電極５の下部にも低誘電率領域が設けられても良い（図１１）。この構造には、ゲート電極５の下部と支持基板間の容量を低減できるという長所がある。また、半導体層３が存在しない領域では、ゲート電極５の下部に低誘電率領域が設けられない構造（図１０（ｂ））であっても良い。この構造には、半導体層３内部における電位分布が上下対称となるので、素子設計が容易になるという長所がある。また、この構造には、ＳｉＯ2膜に比べて一般に機械的に脆弱である低誘電率材料が、製造工程中に表面に露出する面積を低減できるという長所もある。
また、半導体層の上部にＳｉＯ2よりも誘電率が低い材料よりなる領域を設けるだけでなく、ゲート電極５の側面に設けられる側壁であるゲート側壁（例えば図２０、図２６、図２８、図３５の記号１４の部分）の一部または全部がＳｉＯ2よりも誘電率が低い材料で形成されても良い。
（保護絶縁膜について）
また、半導体層３と低誘電率領域１０の間に半導体層を熱酸化することなどにより形成された薄い保護絶縁膜１３が形成されても良い。保護絶縁膜１３は低誘電領域と半導体層との界面における界面準位などの欠陥を低減する効果がある。保護絶縁膜１３はＳｉＯ2と同じか、あるいはＳｉＯ2よりも高い誘電率を持って良い。また保護絶縁膜１３はＳｉＯ2よりも低い誘電率を持って良い。保護絶縁膜の厚さには特に制限はないが、保護絶縁膜の厚さが低誘電率領域の厚さ（但し、厚さとは基板平面に垂直方向の幅をいい、例えば図１３の断面においては上下方向の幅を言う。）より薄ければ、寄生トランジスタを抑制するという効果に対して望ましい。また、保護絶縁膜の厚さがゲート絶縁膜の３倍以下であれば、寄生トランジスタを抑制するという効果に対してさらに望ましい。低誘電率領域１０が空洞１２である場合に、半導体層３と低誘電率領域１０の間に保護絶縁膜１３を介在させた場合の構造を図１３に示す。図１３（ａ）は低誘電率領域が半導体層の上部に設けられる場合、図１３（ｂ）は低誘電率領域が半導体層の上部と下部に設けられる場合である。また、保護絶縁膜１３は空洞と接するゲート電極の表面に形成されても良い（図２６）。
また、半導体層３と、半導体層下部の低誘電率領域との間に、保護絶縁膜１３を設けても良い。半導体層下部に設けられた保護絶縁膜１３を埋め込み保護絶縁膜３９として図１２に示す。埋め込み保護絶縁膜３９を設ける目的は、半導体上部に設ける保護絶縁膜１３を設ける目的と同じであり、低誘電率領域と半導体層との界面における界面準位などの欠陥を低減することである。また、埋め込み保護絶縁膜３９はＳｉＯ2と同じか、あるいはＳｉＯ2よりも高い誘電率を持って良く、ＳｉＯ2よりも低い誘電率を持って良い点も半導体層上部に設ける保護絶縁膜１３と同様である。
（第一の実施形態と第二の実施形態の併用）
第二の実施形態は、第一の実施形態と組み合わせて実施しても良い。
例えば、第一の実施形態において半導体層上のキャップ絶縁層８の全体または一部を低誘電率材料または空洞よりなる領域である低誘電率領域１０により構成しても良い。これは、第一の実施形態の効果に第二の実施形態の効果をさらに加えることにより、半導体層の上部コーナー部における寄生トランジスタをより強く抑制する作用がある。
また、第一の実施形態において、半導体層下部の絶縁体の一部または全部を低誘電率材料または空洞よりなる低誘電率領域により構成しても良い。すなわち、半導体層上部に対して第一の実施形態を、半導体層下部に対して第二の実施形態の各種構成を適用しても良い。これは半導体層上部コーナー部における寄生トランジスタを第一の実施形態によって、半導体層の下部コーナー部３５における寄生トランジスタを第二の実施形態によって抑制するものである。
その例を図１５及び図１６に示す。これらはすべて図１（ａ）と同一断面における断図面である。図１５（ａ）は図１の構造においてキャップ絶縁層を低誘電率領域１０で構成した場合、図１５（ｂ）は図１の構造においてキャップ絶縁層８を空洞１２よりなる低誘電率領域１０と、保護絶縁膜１３よりなる構造によって構成した場合である。保護絶縁膜１３は半導体層３と空洞１２との界面を保護するために設けられている。図１６（ａ）は図１の構造において半導体層３の下部に低誘電率領域１０を設けた場合、図１６（ｂ）は図１の構造において半導体層３の下部に空洞１２よりなる低誘電率領域１０を設け、空洞１２と半導体層３の界面及び空洞１２とゲート電極５の界面に保護絶縁膜１３を設けた場合である。
なお、第一の実施形態と、第二の実施形態は、図１５、図１６に示したものとは異なる形態において組み合わせても良い。
[製造方法]
（第二の実施形態の第一の製造方法）
製半導体層３の上部に低誘電率領域１０を設ける場合の製造方法について、図１７から図２１を参照して説明する。なお、図１８（ａ）、図１９（ａ）、図２０（ａ）はそれぞれ平面図である図２１におけるＡ−Ａ’断面の断面図であり、図１８（ｂ）、図１９（ｂ）、図２０（ｂ）はそれぞれ平面図である図２１におけるＢ−Ｂ’断面の断面図である。
製造方法の一例を説明する。第二の実施形態の電界効果型トランジスタを製造するためには、半導体層３上にキャップ絶縁層８として低誘電率領域１０となるＳｉＯ2よりも誘電率が低い材料よりなる低誘電率膜３０を堆積し（図１７）、半導体層３と低誘電率膜１０を適当な形状にパターニングする（図１８）。半導体側面にゲート絶縁膜４を形成し、ゲート電極材料を堆積したのち、ゲート電極材料をＲＩＥ等によりパターニングすることにより、ゲート電極５を形成し、半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する（図１９）。その後層間絶縁膜を堆積して、通常の方法によりコンタクト１７及び配線１８を形成する（図２０、図２１）。
このような製造方法を採用することにより、第二の実施形態の素子構造を形成することが可能となる。
（第二の実施形態の第二の製造方法）
半導体層３の上部に低誘電率領域１０を設ける場合の製造方法について、図１７から図２１を参照して、より詳しく説明する。
シリコンよりなる支持基板１、その上にＳｉＯ2よりなる埋め込み絶縁層２、さらにその上に単結晶シリコンよりなる半導体層３が積層したＳＯＩ基板上に、前記低誘電率領域１０として、ＳｉＯ2よりも誘電率が低い材料よりなる低誘電率絶縁膜３０を堆積する。
低誘電率絶縁膜３０は例えばＣＶＤ法により堆積したＳｉＯＦ膜とする。これにより図１７の形態が得られる。
次に、通常のリソグラフィ工程及びＲＩＥ等の通常のエッチング工程により、低誘電率膜３０及び半導体層３をパターニングして図１８の形状を得る。なお、低誘電率膜３０及び半導体層３は、ともにフォトレジストをマスクにエッチングすることによりパターニングしても良く、あるいはフォトレジストをマスクに低誘電率膜３０だけをエッチングし、続いて低誘電率膜３０をマスクに半導体層３をエッチングすることによってパターニングしても良い。
次に半導体層３の側面にゲート絶縁膜４を設けたのち、ポリシリコンを堆積し、これを通常のリソグラフィ工程及びＲＩＥ工程によりエッチングすることによりパターニングしてゲート電極を形成し、続いて、ゲート電極をマスクに高濃度のイオン注入を行い、熱処理を行うことにより、ゲート電極に覆われない位置の半導体層３にソース／ドレイン領域６を設け、図１９の形状を得る。
続いて、全体に絶縁膜を堆積してこれをエッチバックすることにより、ゲート側壁１４を設ける。ゲート側壁１４をなす絶縁膜は、例えばＳｉＯ2またはＳｉ3Ｎ4多層膜、ＳｉＯ2及びＳｉ3Ｎ4からなる多層膜などからなる。また、ゲート側壁１４をなす絶縁膜はＣＶＤ法等の製膜技術によって形成する。続いてソース／ドレイン領域６の上部、及びゲート電極５の上部に金属を堆積し、熱処理することにより、ソース／ドレイン領域６の上部及びゲート電極５の上部にシリサイド層１５を形成する。続いて、層間絶縁膜１６を堆積し、これを平坦化したのち、ソース／ドレイン領域６上部、及びゲート電極５の上部にコンタクトホールを開口し、金属を埋め込むことによりコンタクト１７を形成し、金属よりなる配線１８をコンタクト１７に接続し、図２０及び図２１の形状を得る。なお、コンタクト領域への金属の埋め込みと配線となる金属の堆積は同時に行っても良い。なお、コンタクト１７は配線１８の下部に位置するが、図２１においてはその位置を示した。なお、低誘電率膜３０は低誘電率領域１０を成すものである。
このような製造方法を採用することにより、第二の実施形態の素子構造を形成することが可能となる。
（第二の実施形態の第三の製造方法）
半導体層３の下部に低誘電率領域１０を設ける場合は、第二の実施形態の第一の製造方法または第二の実施形態の第二の製造方法において以下の変更を加える。埋め込み絶縁層の全てまたは一部を低誘電率膜３０によって形成する。また、キャップ絶縁層８は低誘電率膜であってもよく、低誘電率膜でなくても良い。またキャップ絶縁層８を形成せず、半導体側面と上面にゲート絶縁膜を形成し、ゲート電極材料を堆積したのち、ゲート電極材料をＲＩＥ等によりパターニングすることにより図１１（ｂ）のようなトライゲート構造を形成しても良い。また、半導体層３と低誘電率膜１０を適当な形状にパターニングする際に、半導体層３下部の低誘電率膜の一部または全部を半導体層３に覆われない領域においてエッチングすることにより、図１０（ｂ）のような形状を形成しても良い。図１０（ｂ）は埋め込み絶縁膜のうち上部の領域が低誘電率膜により形成されるＳＯＩ基板を用いるとともに、半導体層３下部の低誘電率膜を半導体層３に覆われない領域においてエッチングして得られる形状である。
このような製造方法を採用することにより、第二の実施形態の素子構造を形成することが可能となる。
（第二の実施形態の第四の製造方法）
半導体層３の上部に空洞１２よりなる低誘電率領域１０を設ける製造方法、及び半導体層３の上部に一旦空洞１２を設けたのち、空洞１２をＳｉＯ2よりも誘電率が低い低誘電率材料によって埋め戻すことにより半導体層３の上部に低誘電率領域１０を設ける製造方法について図１４、及び図２２から図２８を参照して説明する。
なお、図２３（ａ）、図２４（ａ）、図２５（ａ）、図２６（ａ）、図２８（ａ）はそれぞれ平面図である図２３（ｃ）、図２４（ｃ）、図２５（ｃ）、図２７におけるＡ−Ａ’断面の断面図であり、図２３（ｂ）、図２４（ｂ）、図２５（ｂ）、図２６（ｂ）、図２８（ｂ）はそれぞれ平面図である図２３（ｃ）、図２４（ｃ）、図２５（ｃ）、図２７におけるＢ−Ｂ’断面の断面図である。
半導体層３上にダミー層１１を堆積し（図２２）、半導体層３とダミー層１１を適当な形状にパターニングし（図２３）、半導体側面にゲート絶縁膜を形成し、ゲート電極材料を堆積したのち、ゲート電極材料をＲＩＥ等によりパターニングすることにより、半導体層３、ゲート絶縁膜４、ダミー層１１を覆うようにゲート電極５を形成し、半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する（図２４、図１４（ａ））。続いてダミー層１１をエッチングにより除去することによりゲート電極５に覆われた半導体層３上の領域に空洞１２を形成する（図２５、図１４（ｂ））。その後層間絶縁膜を堆積して、通常の方法によりコンタクト及び配線を形成する（図２６、図２７）。
また、ゲート電極５に覆われた半導体層３上の空洞１２に低誘電率材料を埋め戻して、低誘電率領域１０を形成しても良い。
ダミー層１１には例えばＣＶＤにより堆積したＳｉ3Ｎ4膜を用いる、また空洞を形成するためにはダミー層１１のＳｉ3Ｎ4膜をリン酸を用いたウエットエッチング等のエッチング工程により除去する。
このような製造方法を採用することにより、第二の実施形態の素子構造を形成することが可能となる。
（第二の実施形態の第五の製造方法）
半導体層３の上部に空洞１２よりなる低誘電率領域１０を設ける製造方法、および半導体層３の上部に設けた空洞１２に低誘電率材料を埋め戻して半導体層３の上部に低誘電率領域１０を設ける製造方法について、図２２から図２７を参照して、より詳しく説明する。
シリコンよりなる支持基板１、その上にＳｉＯ2よりなる埋め込み絶縁層２、さらにその上に単結晶シリコンよりなる半導体層３が積層したＳＯＩ基板上に、ダミー層１１を堆積する。ダミー層１１は例えばＣＶＤ法により堆積したＳｉ3Ｎ4膜とする。これにより図２２の形態が得られる。なお、ダミー層１１と半導体層３の間にダミー層１１とは異なる絶縁膜よりなるパッド絶縁膜、たとえば熱酸化によって形成したＳｉＯ2膜よりなるパッド絶縁膜を形成しておいても良い。
次に、通常のリソグラフィ工程及びＲＩＥ等の通常のエッチング工程により、ダミー層１１及び半導体層３をパターニングして図２３の形状を得る。なお、ダミー層１１及び半導体層３は、ともにフォトレジストをマスクにエッチングすることによりパターニングしても良く、あるいはフォトレジストをマスクにダミー層１１だけをエッチングし、続いてダミー層１１をマスクに半導体層３をエッチングすることによって半導体層３をパターニングしても良い。また、ダミー層１１と半導体層３の間にパッド絶縁膜が設けられる場合には、パッド絶縁膜も同時にパターニングする。
次に半導体層３の側面にゲート絶縁膜４を設けたのち、ポリシリコンを堆積し、これを通常のリソグラフィ工程及びＲＩＥ工程によりエッチングすることによりパターニングしてゲート電極を形成する。続いて、ゲート電極をマスクに高濃度のイオン注入を行い、熱処理を行うことにより、ゲート電極に覆われない位置の半導体層３にソース／ドレイン領域６を設け、図２４の形状を得る。なお、ゲート絶縁膜は、例えば半導体層３を熱酸化することによって設ける。また、ソース／ドレイン領域は垂直方向のイオン注入、斜めイオン注入、プラズマドーピング等の不純物導入工程によって不純物を導入することにより形成する。
続いて、ダミー層１１を選択的にエッチングして除去することにより、ダミー層１１を空洞１２に置きかえる。この時、ゲート電極下部のダミー層１１は図２４（ｂ）に矢印で示したように、エッチング液またはエッチングガスが横方向に侵入することによって除去される。ダミー層１１がＳｉ3Ｎ4膜である場合には、エッチング液としてリン酸を用いれば良い。また、空洞１２に隣接する半導体層３及びゲート電極５の表面を保護すること、または空洞に隣接する界面に界面準位が発生することを防ぐ目的から、半導体層３の空洞１２に隣接する界面またはゲート電極５の空洞１２に隣接する界面に保護絶縁膜を設けても良い。半導体層３の空洞１２に隣接する界面またはゲート電極５の空洞１２に隣接する界面を熱酸化して、保護絶縁膜１３を設けた場合の構造を図２５に示す。なお、図２５（ｃ）において、保護絶縁膜１３は省略して描いている（全体が保護絶縁膜１３に覆われるので、保護絶縁膜１３を描くと構造が不明確になるため）。
続いて、全体に絶縁膜を堆積してこれをエッチバックすることにより、ゲート側壁１４を設ける。ゲート側壁１４をなす絶縁膜は、例えばＳｉＯ2またはＳｉ3Ｎ4多層膜、ＳｉＯ2及びＳｉ3Ｎ4からなる多層膜などからなる。また、ゲート側壁１４をなす絶縁膜はＣＶＤ法等の製膜技術によって形成する。続いてソース／ドレイン領域６の上部、及びゲート電極５の上部に金属を堆積し、熱処理することにより、ソース／ドレイン領域６の上部及びゲート電極５の上部にシリサイド層１５を形成する。続いて、層間絶縁膜１６を堆積し、これを平坦化したのち、ソース／ドレイン領域６上部、及びゲート電極５の上部にコンタクトホールを開口し、金属を埋め込むことによりコンタクト１７を形成し、金属よりなる配線１８をコンタクト１７に接続し、図２６及び図２７の形状を得る。但し、図２６（ａ）は図２７のＡ−Ａ’断面の形状、図２６（ｂ）は図２７のＢ−Ｂ’断面の形状を示す。なお、コンタクト領域への金属の埋め込みと配線となる金属の堆積は同時に行っても良い。なお、コンタクト１７は配線１８の下部に位置するが、図２７においてはその位置を示した。
また、本製造方法において、空洞を低誘電率材料で埋め戻しても良い。ここで空洞に埋める低誘電率材料は、ＳｉＯＦ等の連続膜であっても良く、また多孔質の材料であっても良い。ダミー層１１を除去して空洞を形成したのち、あるいは空洞及び空洞内の保護絶縁膜を形成したのち、ＣＶＤ法あるいはスピンコート法などで空洞中に低誘電率材料を埋め込み、低誘電率材料をエッチバックすれば、低誘電率材料はゲート電極に覆われた部分だけに残る。この構造を図２８に示す。
また、ソース／ドレイン領域に注入した不純物を活性化する熱処理など、高温の熱処理工程を終えた後で、空洞を低誘電率材料で埋め戻す工程を実施するか、あるいはこれら高温の熱処理工程を終えた後で、空洞の形成及び空洞を低誘電率材料で埋め戻す工程を実施すると、高温の熱処理が低誘電率材料に化学的または物理的変化を与えることを防ぐことができる。
このような製造方法を採用することにより、第二の実施形態の素子構造を形成することが可能となる。
（第二の実施形態の第六の製造方法）
半導体層３の下部に空洞１２よりなる低誘電率領域１０を設ける製造方法、及び半導体層３の下部に設けた空洞１２に低誘電率材料を埋め戻して、半導体層３の下部に低誘電率領域１０を設ける製造方法について、図２９から図３７を参照して説明する。
図３０（ａ）、図３１（ａ）、図３４は、それぞれ平面図である図３０（ｃ）、図３１（ｃ）、図３６のＡ−Ａ’断面における断面図、図３０（ｂ）、図３１（ｂ）、図３５は、それぞれ平面図である図３０（ｃ）、図３１（ｃ）、図３６のＢ−Ｂ’断面における断面図である。また図３２（ａ）、図３３（ａ）は図３０（ａ）の断面において工程が進んだ状態での断面図、図３２（ｂ）、図３３（ｂ）、図３７は図３０（ｂ）の断面において工程が進んだ状態での断面図である。
埋め込み絶縁層上にもダミー層１１を設けて半導体層３の下部にダミー層１１（２０）を設けた基板を用意する（図２９）。そして、半導体層３を適当な形状にパターニングする際、半導体層の下部のダミー層についても同時にエッチングを施す（図３０、図３１）。その後、ゲート電極材料を成膜し、そのゲート電極材料膜をＲＩＥ等によりパターニングすることによりゲート電極５を形成し、半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する（図３２）。続いてダミー層１１をエッチングにより除去することにより半導体層３の下部の領域に空洞１２を形成する（図３３）。その後層間絶縁膜を堆積して、通常の方法によりコンタクト及び配線を形成する（図３４、図３５、図３６）。
ここで、半導体層の下部にダミー層を設け、半導体層の下部のダミー層を除去すれば半導体の下部に空洞を持った構造が得られる。また、半導体層３の上下にダミー層を設け、半導体層の上下のダミー層を除去すれば半導体の上下に空洞を持つ構造が得られる。
なお、半導体層の下部に空洞を設ける際に、半導体層が基板から剥離することを防ぐためには、ソース／ドレイン領域など、半導体層の下部に空洞を設ける必要が無い領域において、ダミー層の側面をダミー層除去工程においてエッチングされない材料（例えばダミー層の除去にリン酸を用いる場合はＳｉＯ2）で覆うと良い。
また、半導体層３の下部に設けられたダミー層をＳｉＯ2より誘電率が低い低誘電率材料により埋め戻して、半導体層３の下部に低誘電率領域１０を形成しても良い。
このような製造方法を採用することにより、第二の実施形態の素子構造を形成することが可能となる。
（第二の実施形態の第七の製造方法）
半導体層３の上部及び下部に空洞１２よりなる低誘電率領域１０を形成する製造方法の例を、図２９から図３７を参照して、より具体的に説明する。
半導体層の下部に空洞または低誘電率領域を設ける場合は、図２２から図２８を参照して説明した製造方法において、図２９に示すように半導体層３の上下にダミー層１１を設ける、図３０に示すようにパターニングした半導体層３の側面に支持絶縁膜２１を設ける、図３１に示すように一旦支持絶縁膜２１に覆われた半導体層３の側面をチャネル形成領域において露出させるために半導体層３に対して２回目のエッチングを実施する、という変更を加えれば良い。
図３０（ａ）、図３１（ａ）、図３４は、それぞれ平面図である図３０（ｃ）、図３１（ｃ）、図３６のＡ−Ａ’断面における断面図、図３０（ｂ）、図３１（ｂ）、図３４（ｂ）は、それぞれ平面図である図３０（ｃ）、図３１（ｃ）、図３６のＢ−Ｂ’断面における断面図である。また図３２（ａ）、図３３（ａ）は図３０（ａ）の断面において工程が進んだ状態での断面図、図３２（ｂ）、図３３（ｂ）、図３７は図３０（ｂ）の断面において工程が進んだ状態での断面図である。
シリコンよりなる支持基板１、その上にＳｉＯ2よりなる埋め込み絶縁層２、その上に下部ダミー層２０、さらにその上に単結晶シリコンよりなる半導体層３が積層したＳＯＩ基板上に、上部ダミー層１９を堆積する。上部ダミー層１９及び下部ダミー層２０は例えばＳｉ3Ｎ4膜とする。これにより図２９の形態が得られる。なお、単にダミー層１１をいう場合は、上部ダミー層１９及び下部ダミー層２０の双方を指すものとする。
次に、通常のリソグラフィ工程及びＲＩＥ等の通常のエッチング工程により、上部ダミー層１９、半導体層３及び下部ダミー層２０をパターニングする。次に全体に支持絶縁膜２１を堆積し、これをエッチバックし、図３０の形状を得る。次にチャネルが形成される領域において半導体層３の側面を露出するように、チャネルが形成される領域周辺において、上部ダミー層１９、半導体層３、下部ダミー層２０の積層構造を、支持絶縁膜２１に隣接する部分においてエッチングして除去する。この工程により得られる形状を図３１に示す。
以下、図２４から図２７を参照して説明した工程と同じ工程を実施してトランジスタを完成させる。なお、図３２は図２４に、図３３は図２５に、図３４、図３５、図３６はそれぞれ図２６（ａ）、図２６（ｂ）、図２７に対応し、それぞれに対応する図面の形状を形成する工程が実施されることにより形成される形状を示す。
各工程における特徴を説明すると、半導体層３の側面にゲート絶縁膜を形成したのち、ゲート電極材料を堆積し、ゲート電極材料を加工してゲート電極を形成し、ソース／ドレイン領域６に不純物を導入する工程では、半導体層の上部に上部ダミー層１９、下部に下部ダミー層２０が形成されている（図３２）。また、ダミー層を除去して空洞１２形成する工程により、空洞１２は半導体層の上下に形成される。また、空洞内に保護絶縁膜１３を設ける場合は保護絶縁膜１３は半導体層の上下に形成される（図３３、図３４、図３５、図３７）。なお、図３４、図３５、図３６、図３７は、シリサイド層、層間絶縁膜、コンタクト及び配線の形成を終えた状態を示す。また、半導体層３の下部においては空洞部は半導体層全体にわたって形成されても良く（図３３、図３５）、またゲート電極下部の一部の領域だけにおいて、半導体層３の下部に空洞が形成されても良い（図３７）。製造方法としては、下部ダミー層をすべて除去しても良く、また、下部ダミー層はゲート電極の下部に位置する一部の領域だけで除去しても良い。
また、支持絶縁膜２１を設ける目的は、半導体層の下部の下部ダミー層２０が除去されて空洞が形成された状態で、半導体層を支持することである。従って、ゲート電極下部の一部の領域だけにおいて半導体層３の下部に空洞が形成される場合（図３７）や、ゲート電極５と埋め込み絶縁膜２の接触面における接続によって半導体層を支持するために充分な機械的強度が得られる場合は、支持絶縁膜２１を省略しても良い。
このような製造方法を採用することにより、第二の実施形態の素子構造を形成することが可能となる。
[効果]
本実施形態においては、半導体層上部に位置する一部の部分、あるいは半導体層下部に位置する一部の部分、あるいは半導体層上部及び下部に位置する部分が、ＳｉＯ2よりも誘電率の低い材料よりなる領域である低誘電率領域によって置きかえられる。低誘電率領域はゲート電極と半導体層との電界を緩和する作用があるので、半導体層上部に位置する一部の部分を低誘電率領域によって置きかえると、半導体層上部コーナー部３４（図８２、図８３）における電位上昇が抑制され、寄生トランジスタの発生が抑制されて、トランジスタの特性が向上する。また、寄生トランジスタは下部コーナー部３５（図８２、図８３）においても発生するが、半導体層下部に位置する一部の部分を低誘電率領域によって置きかえると、半導体層下部コーナー部における電位上昇が抑制され、寄生トランジスタの発生が抑制され、トランジスタの特性が向上する。
より具体的な例としてＦｉｎＦＥＴの半導体層の上部を空洞とした場合の電位分布を図３９に示す。
図８４(a)及び図８４（ｂ）に比べると、コーナー部での等電位線の湾曲が著しく低減されており、コーナー部での電位上昇が抑制されている。これはコーナー部の寄生トランジスタが抑制されていることを示す。
図９（ｂ）と同様に半導体層側面における電位分布をプロットしたものを図５４に示す。なお、図５４（ａ）は図８３のダブルゲート構造、図５４（ｂ）は図８２のトライゲート構造、図５４（ｃ）は図１０（ａ）の構造で、半導体層３の上部に空洞が設けられた場合である。図中の数字は半導体層上端での電位上昇量であり、図１０（ａ）の構造では６３．４ｍＶである。この値は通常ダブルゲート構造の場合（１８６ｍＶ）、通常トライゲート構造の場合（３５８ｍＶ）に比べて小さく、本実施形態による寄生トランジスタ抑制効果は顕著である。
なお、ＦｉｎＦＥＴにおける寄生トランジスタの発生は、半導体層の上部コーナーにおいて、下部コーナーに比べて顕著であるので、低誘電率領域を半導体層の上部に設けること（図１０（ａ）、図１０（ｂ）、図１１（ａ）、図１２、図１３）が特に望ましい。また、寄生トランジスタは下部コーナーにおいても発生するので、低誘電率領域を半導体層の上部及び下部の両方に設けることがさらに望ましい（図１０（ｂ）、図１１（ａ）、図１３（ｂ））。
また、キャップ絶縁層を低誘電率領域により形成するか、あるいはキャップ絶縁層の一部を低誘電率材料により形成すると、ドレインからキャップ絶縁層を通ってチャネルに至る電界を抑制する作用も得られる。また、埋め込み絶縁膜を低誘電率領域で置きかえるか、あるいは埋め込み絶縁膜の一部を低誘電率材料で置きかえると、ドレインから埋め込み絶縁膜を通ってチャネルに至る電界を抑制する作用も得られる。
ドレインからキャップ絶縁層あるいは埋め込み絶縁膜を通してチャネルに至る電界はＤＩＢＬ（ドレイン誘起障壁低下、ドレイン・インデュースド・バリア・ロアリング）と呼ばれるしきい電圧変動を始め短チャネルトランジスタにおける様々な特性劣化の原因となるので、本実施形態はＤＩＢＬによるしきい値変動を抑制するなど、短チャネルトランジスタの特性を改善するという作用も持つ。
また、キャップ絶縁層８をＳｉＯ2よりも誘電率が低い材料で形成することに加えて、ゲート側壁１４もＳｉＯ2よりも誘電率が低い材料で形成すると、ＤＩＢＬによるしきい値変動の抑制など、短チャネルトランジスタの特性を改善するという作用をより強めることができる。
またＦｉｎＦＥＴの下部に空洞を設ける場合、ＦｉｎＦＥＴにおける寄生トランジスタの抑制という効果以外に、空洞上に設けられるトランジスタの性能向上効果として次のような効果が得られる。通常のプレーナ型の電界効果型トランジスタにおいて、半導体層の下に空洞を設けることにより、寄生容量の低減、短チャネル効果の抑制を狙った構造が従来提案されているが、本発明の構造では、縦型のチャネルに隣接したゲート電極が空洞下部の埋め込み絶縁層に達するという特徴を有する。このため、チャネル領域で発生した熱がゲート電極を経由して支持基板側に逃げやすいという長所を持つ。また、チャネルが半導体側面にあるため、チャネル幅が大きい場合でも、空洞でない領域とゲート電極が接触する領域同士の間隔を小さくでき、空洞でない領域とゲート電極が接触する領域の密度を上げられるので、チャネル領域で発生した熱がゲート電極を経由して基板側へ放出することが容易となる。図３８（ａ）はプレーナ型の従来構造の場合、図３８（ｂ）及び図３８（ｃ）が本発明の構造の場合である。なお、図３８（ｃ）は図７５のように複数の半導体層が配列する場合である。なお、図３８（ｂ）は図３６のＡ−Ａ’断面に相当する位置での断面図、図３８（ｂ）は図７５のＡ−Ａ’断面に相当する位置での断面図、図３８（ａ）はプレーナ型トランジスタのゲート電極に覆われたチャネル領域の、チャネル幅方向の断面である。なお、図３８中の矢印（記号３３）は、熱の流れを表わし、記号３２はフィールド絶縁膜を表す。
（第三の実施形態、第四の実施形態及び第五の実施形態に共通する特徴）
[構造]
第三の実施形態、第四の実施形態及び第五の実施形態に共通する特徴を図４１、図５５、図５６、図５７、図５９、図６０、図６６、図６７、図６８、図６９を参照して説明する。図４１、図５５、図５６、図５７、図５９、図６０、図６６、図６７、図６８及び図６９は、従来構造を説明する図８１のＡ−Ａ’断面に相当する位置における断面図であり、従来構造を説明する図８２（ａ）及び図８３（ａ）が示す断面に相当する断面における断面図である。
第三の実施形態、第四の実施形態及び第五の実施形態のＦｉｎＦＥＴの半導体層３は基板面から突起した形態をもち、半導体層３の両側面にはゲート絶縁膜４を介してゲート電極が設けられる。
半導体層には、半導体層主要部領域４３と、半導体層主要部領域４３の上部または下部の少なくとも一方に設けられる半導体層端部領域４４が含まれる。
半導体層主要部領域４３とは、二つのソース／ドレイン領域を結ぶ方向と垂直な面内における半導体層の幅Ｗfinが半導体層端部領域４４より大きい領域である。
半導体層端部領域４４とは、二つのソース／ドレイン領域を結ぶ方向と垂直な面内における半導体層の幅Ｗfinが半導体層主要部領域４３の幅より小さい領域、または二つのソース／ドレイン領域を結ぶ方向と垂直な面内における半導体層の幅Ｗfinが半導体層主要部領域４３から離れるに従って半導体層主要部領域４３の幅より小さく遷移する領域の二つの領域のうち一方の領域または両方の領域から構成され、半導体層３とゲート電極５の間に端部絶縁体領域２７が設けられる領域である。
端部絶縁体２７とは、半導体層３とゲート電極５の間に設けられ、絶縁体の最大の幅Ｗeiがゲート絶縁膜４の厚さよりも大きい絶縁体である。
ゲート電極５は適当な寸法にパターニングされており、ゲート電極に覆われない位置の半導体層には第一導電型の不純物が高濃度に導入されたソース／ドレイン領域６が形成される。ゲート電極５に覆われた半導体層であるチャネル形成領域７には、ゲート電極５に適当な電圧を印加することにより第一導電型のキャリアよりなるチャネルが形成される。ゲート電極５、ソース／ドレイン領域６にはコンタクト領域を介して配線が接続される。
第三の実施形態、第四の実施形態及び第五の実施形態は半導体層３の上部界面がチャネルとしてほとんど寄与しない構造であるダブルゲート構造のトランジスタに適用されても良く（図４１）、半導体層３の上部界面にチャネルが形成される構造であるトライゲート構造（図４２（ａ））のトランジスタに適用されても良い。なお、図４２（ａ）のように半導体層端部領域４４、半導体層主要部領域４３の記号を図面中に省略している場合は、半導体層３のうち側面が端部絶縁体領域２７に接している部分が半導体層端部領域４４、半導体層３のうち側面が端部絶縁体領域２７に接しておらず、ゲート絶縁膜に接している部分が半導体層主要部領域４３である。
端部絶縁体領域２７はＳｉＯ2などの通常の絶縁体でもよく、また低誘電率材料でも良く、また空洞でも良い。端部絶縁体領域２７として空洞が設けられた場合を図４２（ｂ）に示す。端部絶縁体領域の全部または一部にＳｉＯ2よりも誘電率が低い材料、あるいは空洞を用いると、電界集中を緩和する効果が大きくなるのでより好ましい。
また、端部絶縁体領域２７とキャップ絶縁層は同一の材料であっても良く、異なる材料であっても良い。また、端部絶縁体領域２７とキャップ絶縁層が同一の材料である場合、両者が一体に形成されても良い。端部絶縁体領域２７とキャップ絶縁層が一体に形成された例を図４２（ｃ）に示す。
また、端部絶縁体領域２７が半導体層３上のキャップ絶縁体８と異なる材料であるか、あるいは同じ材料であっても一体に形成されない場合、端部絶縁体領域２７が半導体層３上のキャップ絶縁体８の一部領域に侵入する構造であっても良い。また、端部絶縁体領域２７が半導体層３上のゲート絶縁膜４と異なる材料であるか、あるいは同じ材料であっても一体に形成されない場合、端部絶縁体領域２７が半導体層３上のゲート絶縁体４の一部領域に侵入する構造であっても良い。端部絶縁体領域２７が半導体層３上のキャップ絶縁体８の一部に侵入する構造を図４３（ａ）に示す。
また、トライゲート構造のトランジスタにおいて、ゲート絶縁膜４は半導体層３と端部絶縁体領域２７を覆うように形成されても良い。これは例えば端部絶縁体領域を形成した後に、ゲート絶縁膜をＣＶＤ法などの膜堆積技術によって形成する場合に得られる構造である。その例を図４３（ｂ）に示す。
なお、図４２（ａ）、図４２（ｂ）及び図４２（ｃ）、図４３（ａ）及び図４３（ｂ）は従来構造を説明する図８１のＡ−Ａ’断面に相当する位置における断面図であり、従来構造を説明する図８２（ａ）及び図８３（ａ）が示す断面に相当する断面における断面図である。
なお、半導体層主要部領域４３には、加工精度による要因（エッチングの精度）により、特に半導体層主要部領域４３中の上端または下端などの一部の領域でその幅が変化する領域があっても良い。また、半導体領域２９において、加工精度などの要因により半導体層の幅Ｗfinがある程度の限度内（例えばプラスマイナス２０％以内、より好ましくは１０％以内）において変化しても良い。
なお、各図面に記載したとおり、端部絶縁体２７とゲート電極５との界面、ゲート絶縁膜４とゲート電極５の界面が同一面内（断面図においては同一直線状）にあることが、ゲート電極を加工する上で最も好ましい。
しかし、端部絶縁体２７とゲート電極５との界面が、ゲート絶縁膜４とゲート電極５の界面が同一面内になくとも本発明の効果は得られる。
[効果]
第三の実施形態、第四の実施形態及び第五の実施形態においては、半導体層端部領域において、半導体層とゲート電極の間に、ゲート絶縁膜よりも厚い絶縁体である端部絶縁体領域２７が設けられるので、端部絶縁体領域２７によって半導体層のコーナー部（端部絶縁体領域２７が半導体層の上部に設けられた場合は上部コーナー部、端部絶縁体領域２７が半導体層の下部に設けられた場合は下部コーナー部）における電位上昇を抑制し、寄生トランジスタを抑制するので、第一の課題を解決してトランジスタの特性が向上する。
また、コーナー部において半導体層の上面の面方位、半導体層の側面の面方位のいずれとも大きく異なる面方位が形成されないか、あるいは形成されてもその面は端部絶縁体に覆われるので、半導体層の上面の面方位、半導体層の側面の面方位のいずれとも大きく異なる面方位を持った新たな寄生トランジスタが形成されることがなく、第二の課題が発生しないので良好なトランジスタの特性が得られる。
なお、端部絶縁体領域２７によって半導体層３のコーナー部の寄生トランジスタを抑制する効果は、半導体層３上にキャップ絶縁層８を持つダブルゲート構造に適用した場合のほうが、厚い絶縁膜による電界緩和効果がより大きくなるので、トライゲート構造に適用した場合に比べて大きい。但し、トライゲート構造の場合は、半導体層の上部にもチャネルが形成されるので、ドレイン電流が大きいという点でダブルゲート構造よりも優れる。
（第三の実施形態）
［構造］
第三の実施形態による電界効果型トランジスタは、第三の実施形態、第四の実施形態及び第五の実施形態に共通する特徴に加えて、半導体層端部領域４４の一部分（好ましくは半導体層端部領域４４の高さの５０％以上）、または半導体層端部領域４４の全部において半導体層の幅Ｗtopがほぼ一定（好ましくは半導体幅の変動量がプラスマイナス２０％以下、より好ましくは半導体幅の変動量がプラスマイナス１０％以下）であるという特徴を有する。
半導体層主要部領域４３の上部に半導体層端部領域４４が設けられ、半導体層主要部領域４３が半導体層下部領域２９をなし、半導体層端部領域４４が半導体層上部領域２８をなす場合を例に、第三の実施形態による電界効果型トランジスタの構造を図４０及び図４１に示す。なお、図４０（ａ）は平面図である図４０（ｃ）のＡ−Ａ’断面における断面図、図４０（ｂ）は平面図である図４０（ｃ）のＢ−Ｂ’断面における断面図、図４１は図４０（ａ）を拡大して描いた断面図である。
第三の実施形態によるＦｉｎＦＥＴの半導体層は、二つのソース／ドレイン領域を結ぶ方向と垂直な面内における半導体層の幅が小さい領域である半導体層上部領域２８と、半導体層上部領域２８の下部に位置し、二つのソース／ドレイン領域を結ぶ方向と垂直な面内における半導体層の幅が大きい領域である半導体層下部領域２９よりなり、半導体層上部領域２８では半導体層の側面が半導体層下部領域２９における半導体層の側面よりも後退した形態を持つ。図４１において、記号Ｗtopは二つのソース／ドレイン領域を結ぶ方向と垂直な面内における半導体層上部領域２８の幅、記号Ｗfinは二つのソース／ドレイン領域を結ぶ方向と垂直な面内における半導体層下部領域２９の幅を示す。
半導体層上部領域２８とゲート電極５の間には、端部絶縁体領域２７が設けられる。半導体層上部領域２９とゲート電極５の間には、ゲート絶縁膜４が設けられる。そして端部絶縁体領域２７の幅Ｗeiはゲート絶縁膜の厚さよりも大きい。
ゲート電極５は適当な寸法にパターニングされており、ゲート電極に覆われない位置の半導体層には第一導電型の不純物が高濃度に導入されたソース／ドレイン領域６が形成される。ゲート電極５に覆われた半導体層であるチャネル形成領域７には、ゲート電極５に適当な電圧を印加することにより第一導電型のキャリアよりなるチャネルが形成される。ゲート電極５、ソース／ドレイン領域６にはコンタクト領域を介して配線が接続される。
また、半導体層上部領域２８と半導体層下部領域２９の接続部は、できるだけ急峻であることが第二の課題を解決する上で最も望ましい。すなわち、半導体層上部領域２８と半導体層下部領域２９のそれぞれの幅が、両者の接続部において不連続に変化することが最も望ましい。
なお、半導体層上部領域２８、半導体下部領域２９には、加工の精度などの要因により、それぞれのうち一部の領域でそれぞれの幅がそれぞれＷtop、Ｗfinと異なる領域があっても良い。例えば、半導体層上部領域２８の上端または下端、半導体下部領域２９の上端または下端において半導体層の幅が変化する領域があっても良い。
半導体層上部領域２８のうち、半導体層下部領域２９に接する領域に遷移領域４０をもっても良い。この例を図５５に示す。遷移領域４０における遷移領域の最小勾配４１は４５度以下であることが望ましく、２５度以下であることが特に望ましい。なお、図５５は図４１と同一断面における断面図を示す。なお、遷移領域の最小勾配４１とは遷移領域４０における半導体層界面が基板面となす角度が最小になる位置において、遷移領域４０における半導体層界面が基板面となす角度をいう。
また、半導体層上部領域２８のうち半導体層の幅が一定の領域、または半導体下部領域２９において、加工精度などの要因により半導体層の幅がある程度の限度内（例えば、Ｗtopのプラスマイナス２０％以内、Ｗfinのプラスマイナス２０％以内、より好ましくはＷtopのプラスマイナス１０％以内、Ｗfinのプラスマイナス１０％以内）において変化しても良い。
また、第三の実施形態がトライゲートトランジスタに適用された場合の形態を図４２（ａ）に示す。第三の実施形態において端部絶縁体領域２７として空洞が設けられた場合を図４２（ｂ）に示す。端部絶縁体領域２７とキャップ絶縁層が一体に形成された例を図４２（ｃ）に示す。端部絶縁体領域２７が半導体層３上のキャップ絶縁体８の一部に侵入する構造を図４３（ａ）に示す。ゲート絶縁膜をＣＶＤ法などの膜堆積技術によって形成する場合に得られる構造の例を図４３（ｂ）に示す。なお、図４２（ａ）、図４２（ｂ）及び、図４２（ｃ）、図４３（ａ）及び図４３（ｂ）は従来構造を説明する図８１のＡ−Ａ’断面に相当する位置における断面図であり、従来構造を説明する図８２（ａ）及び図８３（ａ）が示す断面に相当する断面における断面図である。
また、半導体層上部領域２８のうち半導体層の幅が一定である位置における端部絶縁体２７の厚さが一定である場合について主に説明したが、端部絶縁体２７の厚さは、その最大値がゲート絶縁膜よりも厚ければ、一定でなくともよい。但し、発明の効果を大きくするためには端部絶縁体２７の厚さが一定である領域において、端部絶縁体２７の厚さは５ｎｍ以上で、かつゲート絶縁膜厚さの３倍以上であることが好ましく、端部絶縁体２７の厚さが５ｎｍ以上で、かつゲート絶縁膜厚さの５倍以上であることがより好ましい。
なお、本明細書においてゲート絶縁膜４の厚さ、あるいは端部絶縁体２７の厚さとは、電界の起源であるゲート電極５と各絶縁膜との界面から垂直方向の厚さを指す。従って図８５における半導体層３の右上部コーナー部を拡大した図面である図８０（ａ）においては厚さｔ2ではなく厚さｔ1を指し、図６６の右上部コーナー部を拡大した図面である図８０（ｂ）においては厚さｔ4ではなく厚さｔ3を指す。
従ってゲート電極５と端部絶縁体領域２７との界面が図６６や図８０（ｂ）のように垂直であれば、端部絶縁体領域２７の幅Ｗeiという用語と端部絶縁体領域２７の厚さという用語は同義である。
[製造方法]
（第三の実施形態の第一の製造方法）
第三の実施形態における製造方法の一例を図４４を参照して説明する。なお、図４４は従来例を説明する図８１のＡ−Ａ’断面に相当する位置における形状を工程を追って示したものである。
半導体層３上にキャップ絶縁層８（ＳｉＯ2等の絶縁膜層）を堆積し、通常のリソグラフィ及びＲＩＥ工程によりキャップ絶縁層８と半導体層３の上部を所望の幅に加工する（図４４（ａ））。次にＳｉＯ2膜等の絶縁体膜の堆積とエッチバックを行い、キャップ絶縁層の側面及び半導体層３の側面に、端部絶縁体領域２７を形成する（図４４（ｂ））。続いて、キャップ絶縁層８と端部絶縁体領域２７をマスクに半導体層３をエッチングする（図４４（ｃ））。この工程によって露出した半導体層の側面にゲート絶縁膜４を設け、続いてゲート電極材料を堆積したのち、通常のリソグラフィ及びＲＩＥ工程によりゲート電極材料を加工してゲート電極５を形成する。
続いて半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する。その後層間絶縁膜を堆積して、通常の方法によりコンタクト１７及び配線１８を形成する。
なお、このとき、半導体層３上にキャップ絶縁層８（ＳｉＯ2等の絶縁膜層）を堆積し、通常のリソグラフィ及びＲＩＥ工程によりキャップ絶縁層８と半導体層３の上部を所望の幅に加工する図４４（ａ）の工程において、エッチングされて露出した半導体層の上面が水平でない場合には、図５５のような断面を持った形態が形成されるが、発明の効果が得られることにはかわりがない。
このような製造方法を採用することにより、第三の実施形態の素子構造を形成することが可能となる。
（第三の実施形態の第二の製造方法）
端部絶縁体領域２７を空洞とする場合の製造方法、及び端部絶縁体領域２７の空洞を絶縁体で埋め戻す場合の製造方法の一例を図４５を参照して説明する。なお、図４５は従来例を説明する図８１のＡ−Ａ’断面に相当する位置における形状を工程を追って示したものである。
半導体層３上にキャップ絶縁層８（ＳｉＯ2等の絶縁膜層）を堆積し、通常のリソグラフィ及びＲＩＥ工程によりキャップ絶縁層８と半導体層３の上部を所望の幅に加工する（図４５（ａ））。次にＳｉ3Ｎ4膜などのコーナーダミー層材料の堆積とエッチバックを行いＳｉ3Ｎ4側壁３７よりなるコーナーダミー層２２をキャップ絶縁層の側面及び半導体層３の側面に設ける。続いてＳｉＯ2膜等の第二の側壁材料の堆積とエッチバックを行い、コーナーダミー層２２の側面に、ＳｉＯ2側壁３８を形成する（図４５（ｂ））。続いて、キャップ絶縁層、Ｓｉ3Ｎ4側壁３７よりなるコーナーダミー層、及びＳｉＯ2側壁３８よりなる第二の側壁をマスクに半導体層３をエッチングする（図４５（ｃ））。この工程によって露出した半導体層の側面にゲート絶縁膜４を設け、続いてゲート電極材料を堆積したのち、通常のリソグラフィ及びＲＩＥ工程によりゲート電極材料を加工してゲート電極５を形成する。続いてＳｉ3Ｎ4側壁３７よりなるコーナーダミー層２２を除去すれば、半導体層がゲート電極から後退した領域に空洞１２よりなる端部絶縁体領域２７が形成される。次に半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する。その後層間絶縁膜を堆積して、通常の方法によりコンタクト１７及び配線１８を形成する。
なお、Ｓｉ3Ｎ4の堆積とエッチバックに続いてＳｉＯ2の堆積とエッチバックを行い第二の側壁を形成するのは犠牲酸化膜除去工程や半導体層に対する洗浄工程によって、半導体層の表面が除去されることにより、半導体層の側面がＳｉ3Ｎ4側壁よりも内側に入り、上部のＳｉ3Ｎ4側壁が水平に突起したオーバーハング形状が形成されることを防ぐためである、ＳｉＯ2膜よりなる第二の側壁を設けておけば犠牲酸化膜を除去する工程において、第二の側壁も同時に後退するのでオーバーハング形状にならない。なお、ゲート電極を形成する工程に等方性エッチングを追加するなどしてオーバーハング形状が許容される場合には、第二の側壁を形成する工程を省略しても良い。
また、空洞を低誘電率材料で埋め戻して、低誘電率材料よりなる端部絶縁体領域２７を形成しても良い。ここで空洞に埋める低誘電率材料は、ＳｉＯＦ等の連続膜であっても良く、また多孔質の材料であっても良い。
また、ソース／ドレイン領域に注入した不純物を活性化する熱処理など、高温の熱処理工程を終えた後で、空洞を低誘電率材料で埋め戻す工程を実施するか、あるいはこれら高温の熱処理工程を終えた後で、空洞の形成及び空洞を低誘電率材料で埋め戻す工程を実施すると、高温の熱処理が低誘電率材料に化学的または物理的変化を与えることを防ぐことができる。
このような製造方法を採用することにより、第三の実施形態の素子構造を形成することが可能となる。
（第三の実施形態の第三の製造方法）
図４６から図５２を参照して第三の実施形態の製造方法の一例をより具体的に説明する。図４７（ａ）、図４８（ａ）、図４９（ａ）、図５０（ａ）は平面図である図４７（ｃ）、図４８（ｃ）、図４９（ｃ）、図５０（ｃ）のＡ−Ａ’断面における断面図、図４７（ｂ）、図４８（ｂ）、図４９（ｂ）、図５０（ｂ）は平面図である、図４７（ｃ）、図４８（ｃ）、図４９（ｃ）、図５０（ｃ）のＢ−Ｂ’断面における断面図である。図５１（ａ）及び図５２は図２０（ａ）と同一の断面における断面図、図５１（ｂ）は図２０（ｂ）と同一の断面における断面図である。
シリコンよりなる支持基板１、その上にＳｉＯ2よりなる埋め込み絶縁層２、さらにその上に単結晶シリコンよりなる半導体層３が積層したＳＯＩ基板上に、キャップ絶縁層８を堆積する。この状態での断面を図４６に示す。
次に、通常のリソグラフィ工程及びＲＩＥ等の通常のエッチング工程により、キャップ絶縁層８と半導体層３のうちの上部をパターニングして図４７の形状を得る。なお、キャップ絶縁層８及び半導体層３は、ともにフォトレジストをマスクにエッチングすることによりパターニングしても良く、あるいはフォトレジストをマスクにキャップ絶縁層８だけをエッチングし、続いてキャップ絶縁層８をマスクに半導体層３をエッチングすることによってパターニングしても良い。ここで、キャップ絶縁層８は、その幅が前記半導体層上部領域２８（図４１参照）の幅Ｗtopとほぼ同じで、前記半導体層下部領域２９の幅Ｗfinよりも狭くなるようにパターニングされる。半導体層３をエッチングする深さは、ほぼ半導体層上部領域２８の高さＨtopに等しい。この状態を図４７に示す。
次に、コーナーダミー層となる材料を堆積してこれをエッチバックすることにより、キャップ絶縁層の側面と半導体層のうちエッチングされて露出された側面に、コーナーダミー層２２を設ける。コーナーダミー層２２の材料は例えばＳｉ3Ｎ4とする。この工程により得られる形態を図４８に示す。
続いてキャップ絶縁層８とコーナーダミー層２２をマスクに半導体層３をＲＩＥ等のエッチング工程によってパターニングして、素子領域を形成する。この工程により得られる形態を図４９に示す。次にこの工程によって露出した半導体層の側面にゲート絶縁膜４を設け、続いてゲート電極材料を堆積したのち、通常のリソグラフィ及びＲＩＥ工程によりゲート電極材料を加工してゲート電極５を形成する。この状態を図５０に示す。
続いて半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する。
続いてコーナーダミー層２２をエッチングにより除去して、端部絶縁体領域２３となる空洞２４を設ける。
続いて絶縁膜の堆積とエッチバックにより、ゲート電極側面にゲート側壁１４を設けたのちその後層間絶縁膜を堆積して、通常の方法によりコンタクト１７及び配線１８を形成する。この状態を図５１に示す。
また、図４７の形状を形成後、コーナーダミー層となる材料を堆積してこれをエッチバックするかわりに、端部絶縁体領域２３となる材料を堆積してこれをエッチバックすることにより、キャップ絶縁層の側面と半導体層のうちエッチングされて露出された側面に、端部絶縁体領域２３を設けても良い。端部絶縁体領域２３の材料は例えばＳｉＯ2とする。あるいは端部絶縁体領域２３の材料は例えばＳｉＯＦなどの低誘電率材料とする。この場合、続いてキャップ絶縁層８と端部絶縁体領域２３をマスクに半導体層３をＲＩＥ等のエッチング工程によってパターニングして、素子領域を形成する。以後、コーナーダミー層２２をエッチングにより除去することを除いて、コーナーダミー層２２を設けた場合と同様の工程を実施することにより、ゲート電極、ソース／ドレイン領域、配線及びコンタクトを形成する。この場合に得られる形状を図５２に示す。図５２は図５１（ａ）と同一の断面における断面図であり、図５１における空洞２４にかえて、端部ＳｉＯ2領域２５が形成される。
このような製造方法を採用することにより、第三の実施形態の素子構造を形成することが可能となる。
[効果]
本実施形態においては、半導体層上部領域のうち端部に位置する一部の部分が、端部絶縁体領域２７によって置きかえられる。端部絶縁体領域２７はゲート電極と半導体層との電界を緩和する作用があるので、半導体層上部コーナー部における電位上昇が抑制され、寄生トランジスタの発生が抑制され、トランジスタの特性を向上される。
より具体的な例として、半導体層がゲート電極から後退した領域に空洞を形成した図４２（ｂ）の構造における電位分布を図５３に示す。なお、チャネルとなる半導体層の上端は空洞の下端に隣接する部分である。図８４（ａ）及び図８４（ｂ）に比べると、空洞下部のコーナー部での等電位線の湾曲が著しく低減されており、コーナー部での電位上昇が抑制されている。これはコーナー部の寄生トランジスタが抑制されていることを示す。
図９（ｂ）と同様に半導体層側面における電位分布をプロットしたものを図５４（ｄ）に示す。図の左端は空洞の下部における半導体層の上端である。電位上昇は３０．８ｍＶまで低減しており、本実施形態がコーナー部での電位上昇を抑制し、コーナー部の寄生トランジスタが抑制する効果は顕著である。
なお、端部絶縁体領域の表面とゲート絶縁膜４の表面（ゲート電極側の界面を表面と記す）の位置は揃っていると、ゲート電極を加工しやすくなるので、好ましい。
但し、両者はプロセス上の理由により一方が他方よりゲート電極側に突起しても、半導体層上部コーナー部における電位上昇を抑制し、寄生トランジスタを抑制する効果が得られる。例えば図４９（ａ）の構造において、犠牲酸化工程と犠牲酸化膜に対するウエットエッチング工程により、半導体層３の側面がコーナーダミー層２２よりゲート電極側から後退し、その結果図５１（ａ）の構造において端部絶縁体領域２３の表面に比べて、ゲート絶縁膜４の表面が後退する場合などである。
また、半導体層上部領域２８の側面が半導体層下部領域２９の側面に対して後退せず、ゲート絶縁膜４よりも厚い端部絶縁体領域２７が、ゲート電極側に突起した構造を設けても、半導体層上部コーナー部における電位上昇を抑制し、寄生トランジスタを抑制する効果が得られる。その構造の例を図８９に示す。この構造は、たとえば図４４の工程において、図４４（ｃ）の構造を形成後、第一実施形態の図４（ａ）の工程と同様に、等方的なエッチングプロセスによってキャップ絶縁層８及び端部絶縁体領域２７に対して選択的に半導体層３を細らせた場合に得られる。図９０及び図９１に工程の順を追って、工程中の形態を示す。これらは図４４と同一の断面について描いたものであり、図９０（ａ）、図９０（ｂ）、図９０（ｃ）及び図９１（ｂ）は、それぞれ図４４（ａ）、図４４（ｂ）、図４４（ｃ）、図４４（ｄ）の工程に対応する。
（第四の実施形態）
[構造]
第四の実施形態による電界効果型トランジスタは、第三の実施形態、第四の実施形態及び第五の実施形態に共通する特徴に加えて、半導体層端部領域４４に半導体層３の幅が一定な領域を持たないという特徴を持つ。第四の実施形態による電界効果型トランジスタの半導体層端部領域４４においては、半導体層主要部領域４３との接続部から遠ざかるに従って、半導体層の幅が狭くなるという形態を持つ。また、半導体層端部領域４４とゲート電極５との間に設けられる端部絶縁体領域２７は、半導体層端部領域４４と半導体層主要部領域４３との接続部から遠ざかるに従って厚くなる。端部絶縁体領域２７の膜厚の最大値はゲート絶縁膜厚よりも厚い。
半導体層主要部領域４３の上部に半導体層端部領域４４が設けられ、半導体層主要部領域４３が半導体層下部領域２９をなし、半導体層端部領域４４が半導体層上部領域をなす場合を例に、第四の実施形態による電界効果型トランジスタの構造を図５６、図５７、図５９及び図６０に示す。なお、図５６、図５７、図５９及び図６０は従来構造を説明する図８１のＡ−Ａ’断面に相当する位置における断面図であり、従来構造を説明する図８２（ａ）及び図８３（ａ）が示す断面に相当する断面における断面図である。なお、記号Ｗtopは半導体層端部領域の最小幅、記号Ｗeiは端部絶縁体領域の最大幅、記号Ｗfinは半導体層主要部領域の幅である。
図５６及び図５７の形態は、キャップ絶縁層８の下部に位置する半導体上部領域２８の幅が一定の勾配をもって上部に向うに従って縮小する場合、図５９及び図６０の形態は、キャップ絶縁層８の下部に位置する半導体上部領域２８が曲率をもって上部に向うに従って縮小する場合である。また図５６及び図５９はキャップ絶縁層８をもつダブルゲート構造のトランジスタに第四の実施形態が適用された場合、図５７及び図６０はキャップ絶縁層８をもたず半導体層上部界面にゲート絶縁膜４を持つトライゲート構造のトランジスタに第四の実施形態が適用された場合である。図５６、図５７、図５９または図６０のいずれにおいても、半導体上部領域２８とゲート電極５の間に、端部絶縁体領域２７が設けられ、端部絶縁体領域２７の少なくとも一部の位置においては、端部絶縁体領域２７の幅Ｗeiが、ゲート絶縁膜４よりも厚い。
（第四の実施形態の第一の製造方法）
第四の実施形態における製造方法の一例として、図５６の形態を製造する方法を図５８を参照して説明する。なお、図５８は従来例を説明する図８１のＡ−Ａ’断面に相当する位置における形状を工程を追って示したものである。
半導体層３上にキャップ絶縁層８（ＳｉＯ2等の絶縁膜層）を堆積し、通常のリソグラフィ及びＲＩＥ工程によりキャップ絶縁層８を加工し、さらに半導体層３の上部をテーパーを持つようにＲＩＥによりエッチングする（図５８（ａ））。次にＳｉＯ2膜等の絶縁体膜の堆積とエッチバックを行い、キャップ絶縁層の側面及び半導体層３の側面に、端部絶縁体領域２７を形成する（図５８（ｂ））。続いて、キャップ絶縁層８と端部絶縁体領域２７をマスクに半導体層をエッチングする（図５８（ｃ））。この工程によって露出した半導体層の側面にゲート絶縁膜４を設け、続いてゲート電極材料を堆積したのち、通常のリソグラフィ及びＲＩＥ工程によりゲート電極材料を加工してゲート電極５を形成する。
なお、半導体層３の上部をテーパーを持つようにエッチングするには、例えばＲＩＥを行う際に炭素を含むガスを混合するテーパーエッチング技術を用いる。例えばＣｌ2にＣＨ4を混合することにより、エッチング中に徐々に炭素化合物を堆積させ、炭素化合物が堆積した位置ではエッチングが進まないことを利用してテーパー形状を形成する。
続いて半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域６を形成する。その後層間絶縁膜を堆積して、通常の方法によりコンタクト１７及び配線１８を形成する。
なお、図５８（ｃ）の形状を形成する工程を終えたあとに、ＲＩＥ等のエッチング工程によりキャップ絶縁層８を除去したのちゲート絶縁膜４を形成し、続く工程を実施すれば図５７のようなトライゲート構造が得られる。なお、図５７はＲＩＥによりキャップ絶縁層８を除去する際に、端部絶縁膜の上部も同時にエッチングした場合である。なお、ＲＩＥ等のエッチング工程によりキャップ絶縁層８を除去する場合は、キャップ絶縁層８よりも埋め込み絶縁層２の厚さが大きいと、キャップ絶縁層のエッチングと同時に埋め込み絶縁層のエッチングが進行しても、キャップ絶縁層が除去されても埋め込み絶縁膜の一部が残留し支持基板が露出しない形態が得られるので好ましい。また、埋め込み絶縁層の全体、表面、またはある深さの層に、キャップ絶縁層に対するエッチングに耐性のある材料、例えばＳｉ3Ｎ4を用いると、キャップ絶縁層が除去されても埋め込み絶縁膜の一部が残留し支持基板が露出しない形態が得られるので好ましい。
また、図５８の工程において、キャップ絶縁層８を堆積しない工程を用いても、図５７のようなトライゲート構造が得られる。この場合はレジストをマスクに半導体層３をテーパーをつけてエッチングし、図５８（ａ）においてキャップ絶縁層８が無い形状を作成したのち、ダブルゲート構造のトランジスタを製造する場合と同じ製造方法を実施すれば良い。
（第四の実施形態の第二の製造方法）
製造方法の一例を図６１から図６５を参照して説明する。なお、図６１（ａ）、図６２（ａ）、図６３（ａ）、図６４（ａ）はそれぞれ平面図である図６１（ｃ）、図６２（ｃ）、図６３（ｃ）、図６５におけるＡ−Ａ’断面の断面図であり、図６１（ｂ）、図６２（ｂ）、図６３（ｂ）、図６４（ｂ）はそれぞれ平面図である図６１（ｃ）、図６２（ｃ）、図６３（ｃ）、図６５におけるＢ−Ｂ’断面の断面図である。また、本実施形態を説明する各図面のＡ−Ａ’断面の位置は従来例を示す図８１のＡ−Ａ’断面の位置に、本実施形態を説明する各図面のＢ−Ｂ’断面の位置は従来例を示す図８１のＢ−Ｂ’断面の位置にそれぞれ相当する。
第四の実施形態の電界効果型トランジスタを製造するためには、埋め込み絶縁層２上の半導体層３上に例えばＳｉＯ2よりなるキャップ絶縁層８を形成したのち（この時点での形態は図２に同じ）、半導体層３とキャップ絶縁層８を適当な形状にパターニングする（この時点での形態は図３に同じ）。続けて、半導体層３とキャップ絶縁層の界面、及び半導体層３と埋め込み絶縁層２の界面において、半導体層３の側面がキャップ絶縁層８の端部の位置よりも内側に後退するように、半導体層３を熱酸化する。この時、半導体層上部及び下部のコーナー部において厚く形成された酸化膜が、端部絶縁体領域２７になる（図６１）。このような形態が形成されるのは、酸素ガスのなどの酸化剤はキャップ絶縁層８や埋め込み絶縁膜を経由して半導体層の上面および下面にも拡散し、その酸化剤は半導体層の両側面付近により多く拡散するため、半導体層上部及び下部のコーナー部が丸みを持った形状に酸化されることによる。また、この時、半導体層３の側面には犠牲酸化膜層４４が形成される。次に、半導体層３の側面には犠牲酸化膜層４４をウエットエッチングなどのエッチング工程により除去し、図６２の形態を得る。続いて半導体層の側面にゲート絶縁膜４を設け（図６３）、続いてゲート電極材料を堆積したのち、通常のリソグラフィ及びＲＩＥ工程によりゲート電極材料を加工してゲート電極５を形成する。続いて半導体層３のうちゲート電極５に覆われていない領域に高濃度の第一導電型不純物を導入してソース／ドレイン領域を形成する。その後層間絶縁膜を堆積して、通常の方法によりコンタクト及び配線を形成する（図６４及び図６５）。
なお、図６１の形状を形成する工程を終えたあとに、ゲート絶縁膜を形成するよりも前のある段階おいてＲＩＥ等のエッチング工程によりキャップ絶縁層８を除去して、続く工程を実施すれば図６０のようなトライゲート構造が得られる。なお、ＲＩＥ等のエッチング工程によりキャップ絶縁層８を除去する場合は、キャップ絶縁層８よりも埋め込み絶縁層２の厚さが大きいと、キャップ絶縁層のエッチングと同時に埋め込み絶縁層のエッチングが進行しても、キャップ絶縁層が除去されても埋め込み絶縁膜の一部が残留し支持基板が露出しない形態が得られるので好ましい。また、埋め込み絶縁層の全体、表面、またはある深さの層に、キャップ絶縁層に対するエッチングに耐性のある材料、例えばＳｉ3Ｎ4を用いると、キャップ絶縁層が除去されても埋め込み絶縁膜の一部が残留し支持基板が露出しない形態が得られるので好ましい。
なお、トライゲート構造を形成する際に、キャップ絶縁層がない状態で丸め酸化を行っても、従来例の図８５のような構造が得られるだけで、ゲート絶縁膜よりも厚いことを特徴とする端部絶縁体領域２７は形成されないので、発明の効果は得られない。また、従来例の図８５のような構造と通常のダブルゲートトランジスタ構造とを単に組み合わせると、図７０のような形態となり、ゲート絶縁膜よりも厚い端部絶縁体領域２７を有する構造は得られないため、本発明の効果は得られない。
なお、この製造方法において、埋め込み絶縁層が酸化剤を拡散しやすい場合、具体的には埋め込み絶縁層がＳｉＯ2である場合等には、半導体層下部にも端部絶縁体領域２７が形成される。埋め込み絶縁層が酸化剤を拡散しにくい場合、具体的には埋め込み絶縁層がＳｉ3Ｎ4である場合や、埋め込み絶縁層がＳｉＯ2であっても膜厚が極めて薄い場合（例えば１０ｎｍ以下）である場合、半導体層下部には端部絶縁体領域２７が形成されない。
このような製造方法を採用することにより、第四の実施形態の素子構造を形成することが可能となる。
（効果）
第四の実施形態は、第三の実施形態に比べて半導体層端部領域４４の高さを縮小できるという長所がある。例えば図５５の半導体層上部領域２８において、遷移領域４０よりも上部の半導体層を除去した形態に相当し、構造が単純になるため、半導体層の高さが縮小される。また、キャップ絶縁層８に接する領域で半導体層３を熱酸化するだけで端部絶縁体領域２７を形成できるなど、製造方法も容易である。
第四の実施形態は、図５６及び図５９に示した形態においては、半導体層上部領域と半導体層下部領域の幅が急峻に変化しないため、両者の遷移が急峻な構造を持つ第三の実施形態に比べて第二の課題を解決する効果にやや劣るが、図８５の従来例に比べると、本実施形態では半導体層の上部では半導体層とゲート電極の間にゲート絶縁膜４より厚い端部絶縁体２７が設けられて、半導体層上部領域の側面にはチャネルがほとんど形成されないので、第二の課題は十分に解決され、充分な素子性能を得ることができる。また、半導体層の上部では半導体層とゲート電極の間にゲート絶縁膜４より厚い端部絶縁体２７が設けられるため、第三の実施形態と同様に、第一の課題を解決する能力に優れる。
（第五の実施形態）
[構造]
第五の実施形態による電界効果型トランジスタは、第三の実施形態、第四の実施形態及び第五の実施形態に共通する特徴に加えて、半導体層端部領域４４が半導体層主要部４３の下部に設けられ、半導体層主要部４３の下部に設けられた半導体層端部領域４４（半導体層下部端部領域４２）とゲート電極５の間には、ゲート絶縁膜４よりも厚い絶縁膜である端部絶縁体領域２７が設けられる。
また、第五の実施形態による電界効果型トランジスタは、第三の実施形態、第四の実施形態及び第五の実施形態に共通する特徴に加えて、半導体層端部領域４４が半導体層主要部４３の上部と半導体層主要部４３の下部の両方に設けられ、半導体層主要部４３の上部に設けられた半導体層端部領域４４とゲート電極５の間、及び半導体層主要部４３の下部に設けられた半導体層端部領域４４とゲート電極５の間には、ゲート絶縁膜４よりも厚い絶縁膜である端部絶縁体領域２７が設けられる。
［製造方法］
第五の実施形態の構造は、例えば第四の実施形態の第二の製造方法により製造される。但し、埋め込み絶縁層２は酸素などの酸化剤を拡散しやすいＳｉＯ2で構成されていることが、半導体層の下部に端部絶縁体領域２７を形成する上で望ましい。
端部絶縁膜２７を形成したのちに、キャップ絶縁層８を除去すれば図６８の形態が、キャップ絶縁層８を除去しなければ図６６の形態が、それぞれ形成される。
[効果]
第五の実施形態は、半導体層の下部コーナー部（半導体層の下端のコーナー部分）における電位上昇を抑制し、半導体層の下部コーナー部における寄生トランジスタを抑制することにより、トランジスタの特性を向上させる効果を有する。
半導体層主要部の上部および下部の両方に端部半導体領域が設けられ、半導体層の上下両方に端部絶縁体領域２７を持つ構造では、半導体層の上部コーナー部および下部コーナー部の両方における電位上昇を抑制し、半導体層の上部コーナー部及び下部コーナー部の両方において寄生トランジスタを抑制することができるの、トランジスタの特性を向上される効果が顕著である。
（第六の実施形態）
本発明の第一から第四の実施形態は、絶縁体上に半導体層が形成されるＦｉｎＦＥＴだけではなく、埋め込み絶縁層を持たないＦｉｎＦＥＴに適用されても良い。この例を図７１（ａ）、図７１（ｂ）、図７２（ａ）、図７２（ｂ）、図７３に示す。それぞれ、図１（ａ）、図１０（ａ）、図１３（ａ）、図４１、図６０において、埋め込み絶縁層２を用いない形態である。
第六の実施形態は、第一の実施形態から第四の実施形態の製造方法において、埋め込み絶縁層を持つ基板であるＳＯＩ基板にかえて、通常の半導体基板、典型的にはシリコン基板を用いた場合に形成される。製造工程の途中における形状を図７４（ａ）に示す。図７４（ａ）は埋め込み絶縁層を持たない基板を用いた場合に、図１８（ａ）に対応する図面である。図７４（ｂ）、図７４（ｃ）はソース／ドレイン領域が形成され、トランジスタの構造が形成された状態での図面であり、それぞれ図１９（ａ）及び、図１９（ｂ）に対応する。
また、これらチャネル形成領域の半導体層の下部に埋め込み絶縁層を持たない形態においては、ゲート電極５と支持基板１との絶縁性を得るために、ゲート電極５の下に、ゲート電極下絶縁膜３１を設けることが望ましい。ゲート電極下絶縁膜３１は、例えば半導体基板をエッチングにより加工して、凸状の半導体層３を形成したのち、全面にＳｉＯ2などの絶縁体をＣＶＤ法などの製膜技術によって堆積し、堆積した絶縁体をＣＭＰ法などの平坦化技術によって平坦化したのち、半導体層３の裾部における絶縁体の膜厚が適当な膜厚になるまで、堆積した絶縁体をエッチバックすることによって形成できる。ゲート電極下絶縁膜３１が形成されたあとは、埋め込み絶縁層を設ける形態と同じ製造方法を適用して製造される。なお、ゲート電極下絶縁膜３１がＳｉＯ2よりも誘電率が低い材料で形成されると、ゲート電極と支持基板との間の寄生容量抑制という点において望ましい。また、ゲート電極下絶縁膜３１をＳｉＯ2よりも誘電率が低い材料で形成すると、半導体層３の下部コーナー３５における電界集中の抑制にも有効である。
なお、第三の実施形態、第四の実施形態または第五の実施形態に対して第六の実施形態が適用される場合、半導体層３のうち側面が端部絶縁体領域２７に接している部分が半導体層端部領域４４である。また、半導体層３のうち側面が端部絶縁体領域２７に接しておらず、半導体層３の側面がゲート絶縁膜を介してゲート電極に向かい合う部分が半導体層主要部領域４３である。
（発明の他の実施形態）
本発明の各実施形態は、単一の半導体領域上に形成されるＦｉｎＦＥＴに限られるものではなく、チャネル形成領域をなす半導体層が複数の分離したＦｉｎＦＥＴに対して適用しても良い。すなわち、図７５（ａ）に示すように、それぞれチャネルが形成される複数の半導体層からなるトランジスタに適用されても良く、また、図７５（ｂ）に示すように、それぞれチャネルが形成される複数の半導体層がゲートから離れた位置で互いに接続されたトランジスタに適用されても良い。図７５（ａ）及び図７５（ｂ）においてＡ−Ａ’と示した位置が、各実施形態におけるＡ−Ａ’断面の位置に相当する。
また、本発明の各実施形態では半導体層３の上部コーナー部または下部コーナー部の一方、または半導体層３の上部コーナー部および下部コーナー部の両方が丸められた形状を持っても良い。第三の実施形態では、例えば図４１において半導体層３の下部コーナー部、半導体層３において端部絶縁体領域の上端近傍に位置するコーナー部、半導体層３において端部絶縁体領域の下端近傍に位置するコーナー部の少なくとも一つが丸められた形状を持っても良い。
図１（ａ）の形態において上部コーナー部が丸められた形態を図７６に、図１０（ａ）の形態において上部コーナー部が丸められた形態を図７７（ａ）に、図１０（ｂ）の形態において上部コーナー部及び下部コーナー部が丸められた形態を図７７（ｂ）に、図１３（ａ）の形態において上部コーナー部が丸められた形態を図７８（ａ）に、図１３（ｂ）の形態において上部コーナー部及び下部コーナー部が丸められた形態を図７８（ｂ）に、図４１の形態で半導体層３において端部絶縁体領域の上端近傍に位置するのコーナー部、半導体層３において端部絶縁体領域の下端近傍に位置するのコーナー部の両方が丸められた形態を図７９にそれぞれ示す。これらの形態は半導体層を熱酸化することにより形成される。
また、第一の実施形態において半導体層の上部コーナーが丸められるとともに、キャップ絶縁層８も丸められた形態を用いても良い（図８７、図８８）。このような形態は、ゲート酸化膜の形成に先だって半導体層の犠牲酸化とウエットエッチングを実施することにより形成される。特に犠牲酸化工程における酸化膜厚が厚く、犠牲酸化膜の除去に要するウエットエッチングが長時間を要する場合に、犠牲酸化によって半導体層の角が丸くなるとともに、ウエットエッチング工程においてキャップ絶縁層の角がエッチングされて丸くなった場合に形成される。このような形態においては、半導体層上端と同じ高さ及び半導体層上端よりも低い位置のうち、ゲート絶縁膜の表面がゲート電極側から最も後退した位置におけるゲート絶縁膜表面（ゲート電極側の界面のこと）に対して、キャップ絶縁層の少なくとも一部がゲート電極側に張り出していれば（張り出し幅をＷextと図中に示す）、第一の実施形態と同様に上部コーナー部における電界緩和効果が得られる。またこの張り出し幅Ｗextの大きさについても、第一の実施形態と同様に設定すれば良い。その他作用、原理についても第一の実施形態と同様である。また製造方法についても、上述したように犠牲酸化及び続くウエットエッチング工程における特徴を除いて、第一の実施形態と同じである。なお、図８７のようにキャップ絶縁層は半導体層の幅が最も広い位置におけるゲート絶縁膜の表面よりもゲート電極側に突起していることが、上部コーナー部における電界緩和効果を得るために最も好ましい。但し、図８８のようにキャップ絶縁層が半導体層の幅が最も広い位置におけるゲート絶縁膜の表面よりもゲート電極側から後退していても、張り出し幅Ｗextがゼロでなければ、上部コーナー部における電界緩和効果はある程度得られる。
なお、図８８の構造のようにキャップ絶縁層８と半導体層３との接触面に平面部がほとんど無い場合、あるいはキャップ絶縁層８と半導体層３との接触面に平面部が全く無い場合においても、張り出し幅Ｗextは図８８のように、水平方向（半導体層３が基板から突起する方向に対して垂直な面内で、チャネル長方向に垂直な方向。）において定義される。
コーナー部を丸めたことにより、第二の課題は完全には解消されなくなるが、本発明の各実施形態とコーナー部を丸めるプロセスを組み合わせると、本発明の各実施形態と組み合わせずに単にコーナー部を丸める場合に比べて、第一の課題を解消できる電界緩和効果を得るために必要な丸め量を減らすことが可能となり、コーナー部の極率半径を小さくすることができる。したがって、本発明の各実施形態とコーナー部を丸めるプロセスを組み合わせると、曲面を持った領域が縮小されるので、第二の課題を完全に解消することはできなくとも、第二の課題を大幅に低減することができる。
（各実施形態における材料、寸法、形状、及びプロセス条件の具体例）
（第一の実施形態）から（第六の実施形態）、及び（その他の実施形態）における材料、寸法、形状及びプロセス条件の具体例を挙げる。
（支持基板）
支持基板１は、通常単結晶のシリコンウエハであるが、石英、ガラス、サファイア、あるいはシリコン以外の半導体など、シリコン基板以外の基板が使われても良い。
（埋め込み絶縁層２）
埋め込み絶縁層２は、通常ＳｉＯ2であるが、他の絶縁体であっても良く、また複数の材料からなる多層膜であっても良い。また埋め込み絶縁層は多孔質ＳｉＯ2やＳｉＯＦ等ＳｉＯ2よりも誘電率が低い低誘電率材料であっても良い。また、支持基板が石英、ガラス、サファイアなどの絶縁体である場合は、支持基板１が埋め込み絶縁膜２を兼ねても良い。また、埋め込み絶縁層２の厚さは通常５０ｎｍから２μｍ程度、より典型的には５０ｎｍから２００ｎｍであるが、必要に応じて５０ｎｍ以下あるいは２μｍ以上であってもよい。
なお、第六の実施形態においては、埋め込み絶縁層２を持たない構造が用いられる。
（半導体層３）
半導体層３は単結晶であることが、オン電流の向上及びオフ電流の抑制という観点から最も望ましいが、要求されるオン電流の仕様が低い場合、または要求されるオフ電流の仕様が大きい場合は、アモルファス、多結晶など単結晶以外の材料であっても良い。
また、半導体層３をシリコン以外の半導体層で置き換えても良い。また、二種類以上の半導体の組み合わせによって置き換えて良い。
半導体層は基板面から突起した形状を持つ。基板面は一般には支持基板１の上面であるが、埋め込み絶縁層２と支持基板が一体化した構造の場合は埋め込み絶縁層２の上面である。ゲート下絶縁膜３１が設けられる場合はゲート下絶縁膜３１の上面である。
半導体層３の高さＨfin（図８２（ａ）、図８３（ａ）、図７１（ｂ）、図７２（ｂ）参照）は典型的には２０ｎｍから１５０ｎｍ、より典型的には５０ｎｍから１００ｎｍであり、半導体層の幅Ｗfin（図８２（ａ）、図８３（ａ）、図７２（ｂ）参照）は典型的には５ｎｍから１００ｎｍであり、より典型的には１５ｎｍから５０ｎｍである。但し、Ｈfin、Ｗfinともこの範囲以外の値を用いても良い。但し、チャネル形成領域の半導体層はゲート電極にしきい値電圧を印加した状態で空乏化していることが、ＦｉｎＦＥＴの特性（Ｓファクタの縮小により代表される、ＯＮ−ＯＦＦ特性の急峻化等）を生かすという観点から望ましい。ゲート電極にしきい値電圧を印加した状態で、半導体層の両側面から伸びた空乏層が互いに接触する完全空乏化状態を実現するためには、通常Ｗfinを５０ｎｍ以下、より典型的には３０ｎｍ以下に設定することが好ましい。
（ゲート絶縁膜４）
ゲート絶縁膜４は、シリコンの熱酸化により形成したものであっても良く、他の方法により形成したＳｉＯ2膜であっても良い。例えばラジカル酸化によって形成したＳｉＯ2膜を用いても良い。また、ゲート絶縁膜をＳｉＯ2以外の絶縁材料より置き換えて良い。また、ＳｉＯ2とそれ以外の絶縁膜との多層膜、あるいはＳｉＯ2以外の絶縁膜同士の多層膜に置き換えて良い。また、ゲート絶縁膜をＨｆＯ2、ＨｆＳｉＯ4などの高誘電率材料に置き換えても良い。
ゲート絶縁膜の酸化膜換算膜厚は典型的には１．２ｎｍから３ｎｍである。但し酸化膜換算膜厚とは、ゲート絶縁膜を構成する絶縁膜の膜厚をゲート絶縁膜の誘電率で割った商にＳｉＯ2の誘電率を乗じたものである。ゲート絶縁膜が多層膜である場合には、各層について前記方法で酸化膜換算膜厚を求めてそれらを足し合わせたものである。
（ゲート電極５）
ゲート電極５は、ポリシリコンなどの多結晶半導体であっても良く、また金属や金属化合物等の多結晶半導体以外の導電体であっても良い。ゲート電極５がポリシリコンなどの多結晶半導体で構成される場合、典型的には、ゲート電極５のポリシリコンにはチャネルと同じ導電型である第一導電型の不純物が高濃度に導入される。また、ゲート電極は、置換ゲート（リプレースメント・ゲートとも呼ばれる）プロセスにより形成しても良い。すなわち、一旦ダミー材料によりゲート電極の形状を形成し、ソース／ドレイン領域に第一導電型の不純物を高濃度に導入し、ダミー材料を絶縁膜で覆ったのちに、ダミー材料を除去して得られた空洞中にゲート電極、あるいはゲート絶縁膜とゲート電極を埋設する工程により形成しても良い。
ゲート電極材料がポリシリコン、多結晶シリコン−ゲルマニウム混晶等の半導体により形成される場合、ゲートへの不純物導入は、ソース／ドレインへの不純物導入と同時に行っても良い。また、ゲート電極材料の堆積と同時に行っても良い。また、ゲート電極材料を堆積し、ゲート電極の形状に加工する前に行っても良い。
また、ゲート電極は通常半導体層を跨ぐ構造を持つ。本発明は半導体層の上方と半導体層の側面にゲート電極が配置され、半導体層の上方のゲートからの電界と半導体層の側面のゲートからの電界によって、電界集中が起こるトランジスタにおいて、電界集中を緩和するために特に有効である。
また、半導体層の上方にゲート電極が配置されないが、半導体層の上端よりも上方に延びたゲート電極の側面からの電界により電界集中が起こるＦｉｎＦＥＴ（図９３。図９３は図９２と同じ位置に相当する断面図。）に対して、本発明を適用しても良い。半導体層の上方にゲート電極が配置されないＦｉｎＦＥＴに第二実施形態を適用した場合を図９４に、第三実施形態を適用した場合を図９５に示す。図９４は図１０に、図９５は図４１に、それぞれ対応する断面図である。
（ソース／ドレイン領域６）
ソース／ドレイン領域６には第一導電型の不純物が高濃度に導入される。なお、本明細書においてソース／ドレイン領域とは、バルクトランジスタにおいて浅いソース／ドレイン領域（エクステンション領域とも呼ばれる）と呼ばれる領域及び深いソース／ドレイン領域と呼ばれる領域を全て含むものとする。ＦｉｎＦＥＴにおいて、エクステンション領域、深いソース／ドレイン領域の定義は一般に明確にされていないが、例えば図７５（ｂ）においてゲートに隣接する短冊状の領域に形成されるソース／ドレイン領域とゲートから離れた位置で短冊状の領域が互いに接続された領域の双方を含むものとする。また、ソース／ドレイン領域の寄生抵抗を縮小するために、ソース／ドレイン領域の一部にシリコンなどの半導体をエピタキシャル成長させることにより、ソース／ドレイン領域をなす半導体層の大きさを上方または面内方向に拡大する手法を組み合わせても良い。
本発明では半導体層３のうちゲート電極に覆われない部分にソース／ドレイン領域が設けられる。但し、ゲート電極に覆われない部分に設けられるソース／ドレイン領域に加えて、半導体層３のうちゲート電極に覆われる領域に侵入したソース／ドレイン領域が設けられても良い。半導体層３のうちゲート電極に覆われる領域にソース／ドレイン領域が侵入する場合、半導体層３のうちゲート電極に覆われない部分に設けられるソース／ドレイン領域とゲート電極に覆わる部分に設けられるソース／ドレイン領域は、通常連続的に接続する。
また、ゲート電極に覆われた半導体層から、ある幅のオフセット領域を隔ててソース／ドレイン領域が設けられても良い。この場合寄生抵抗が増すためにドレイン電流が減る代わり、ソース／ドレイン領域端の電界強度が減るので漏れ電流が減る。この構造はドレイン電流の大きさよりも漏れ電流の低減が優先されるＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリー）のセルトランジスタに適用することが望ましい。
（チャネル形成領域７）
チャネル形成領域７には低濃度のアクセプタまたはドナー不純物が導入される。ゲート電極が第一導電型のポリシリコンである場合は、しきい値電圧を適当な値に設定する必要から典型的には低濃度の第二導電型不純物がチャネル形成領域に導入される。しかし、ゲート電極に第一導電型のポリシリコンあるいは第一導電型のポリシリコンと仕事関数が同程度の材料を用いる場合においてもしきい値電圧が低く設定される場合、あるいはゲート電極に金属、金属シリサイドなどの第一導電型のポリシリコンとは異なる仕事関数を持つ材料を用いる場合には、チャネル形成領域７には不純物を導入しないか、あるいは低濃度の第一導電型の不純物を導入しても良い。
また、チャネル形成領域のうちゲート電極に覆われたソース／ドレイン領域に隣接した領域に、ゲート電極に覆われたソース／ドレイン領域に隣接しない部分に比べて第二導電型不純物がやや高く導入されたハロー領域を設けても良い。
また、チャネル形成領域をなす半導体層３の上部または下部において、第二導電型不純物の濃度を高くすることにより、それぞれ半導体層３の上部コーナー部または下部コーナー部における電位上昇、およびこれに伴う寄生トランジスタを抑制する手法を併用しても良い。
チャネル形成領域をなす半導体層３の上部において、第二導電型不純物の濃度を高くする手法を、第一実施形態に適用した場合を図９６に、第二実施形態に適用した場合を図９７に、第三実施形態に適用した場合を図９８及び図９９に示す。図９６は図１、図９７は図１０、図９８及び図９９は図４１に、それぞれ対応する図面である。図中の記号４７が第二導電型不純物の濃度が高い領域である。
寄生トランジスタを抑制するために、ＦｉｎＦＥＴの半導体層の上部に高濃度部を設ける技術は特開平６−３０２８１７号公報に記載されているが、本発明の各実施形態を併用することにより、寄生トランジスタの抑制に必要な、半導体層上部の不純物濃度を低めに設定できる。半導体層上部の不純物濃度が低めに設定されると、ソース／ドレイン領域端と半導体層上部の高濃度部との間の電界強度が小さくなるので、ソース／ドレイン領域端と半導体層上部の高濃度部との間のリーク電流が低減される。
（キャップ絶縁層８）
キャップ絶縁層８は半導体層３の上部に設けられる。また、ゲート電極５が半導体層３を跨ぐ構造（図１など）では、キャップ絶縁層８はゲート電極の下に設けられる。また、ゲート電極５が半導体層３を跨ぐか、跨がないかにかかわらず、ゲート電極の上端よりも低い位置に、キャップ絶縁層８の少なくとも一部が置かれるように、キャップ絶縁層８は配置される（図９４、図９５にゲート電極５が半導体層３を跨がない場合を示す。）。
キャップ絶縁層８は、ＳｉＯ2膜あるいはＳｉ3Ｎ4膜などの単層の絶縁膜であっても良く、ＳｉＯ2膜、Ｓｉ3Ｎ4膜などの絶縁膜よりなる多層膜であっても良い。また、キャップ絶縁層８の一部または全部がＳｉＯ2よりも低誘電率の材料で構成されても良い。また、キャップ絶縁層８の一部または全部が空洞で構成されても良い。キャップ絶縁層８が空洞及びその空洞の周囲に設けられるＳｉＯ2などの絶縁体よりなる保護絶縁膜により構成されても良い。
キャップ絶縁層８の厚さは、ゲート絶縁膜の２倍以上、より典型的にはゲート絶縁膜厚の５倍以上である。キャップ絶縁層８の厚さは、典型的には１０ｎｍから１００ｎｍ、より典型的には１０ｎｍから５０ｎｍであるが、ゲート絶縁膜厚に対して最低でも２倍以上の膜厚があればよいので、ゲート絶縁膜が薄い場合は１０ｎｍ以下であっても良い。なお、キャップ絶縁層８の厚さとは、半導体層の上面から垂直な方向に見た厚さであり、通常上下方向の厚さである。また、ゲート絶縁膜とキャップ絶縁層の材質が異なる場合は、ゲート絶縁膜との厚さの比は換算膜厚（物理的な膜厚を誘電率で割って得た商に、定数（通常はＳｉＯ2の比誘電率）を乗じたもの）における比較である。
（低誘電率領域１０）
半導体層の上部または半導体層下部に設けられる低誘電率領域１０の厚さは、典型的には１０ｎｍから１００ｎｍ、より典型的には２０ｎｍから５０ｎｍである。１０ｎｍ以上の厚さを持つことが、大きな効果を得るためには望ましい。
低誘電率領域の材料は、ＳｉＯＦ、多孔質のＳｉＯ2、多孔質のシロキサン、あるいはＳｉ−Ｏ−Ｓｉ骨格を持つ低誘電率材料など、Ｓｉを含みＳｉＯ2よりも低誘電率の材料であっても良い。これらの材料は有機材料よりなる低誘電率材料よりも熱処理工程に対する耐性が高いという長所がある。また、低誘電率領域の材料はブラックダイヤモンド、アモルファスカーボン、有機材料よりなる低誘電率材料など、Ｃを含みＳｉＯ2よりも低誘電率の材料であっても良い。これらの材料は一般に熱処理工程に対する耐性が低いので、熱酸化に代えてＣＶＤでゲート絶縁膜を堆積する工程、低温の固相成長によるソース／ドレイン領域の活性化など、トランジスタの製造が低温条件で実施される場合に適用されることが特に望ましい。また、低誘電率領域は空洞であってもよい。また、低誘電率領域を多孔質の材料で形成し、低誘電率領域に多数の空洞が含まれるようにしても良い。
（ダミー層１１）
コーナーダミー層２２は、製造工程において選択的に除去できる材料であれば良い。たとえば、コーナーダミー層２２にＳｉ3Ｎ4を用いる場合は、リン酸によりコーナーダミー層２２を選択的にエッチングする。また、ゲート絶縁膜及び埋め込み絶縁層がＳｉ3Ｎ4などフッ酸によりエッチングされない材料により構成される場合は、コーナーダミー層２２にＳｉＯ2を用いて、フッ酸によりコーナーダミー層２２を選択的にエッチングする。
（空洞１２）
空洞内は真空であるか、あるいは適当な気体が侵入している。空洞１２内は固体材料によって埋められない。
（ゲート側壁１４）
ゲート側壁１４は、ＳｉＯ2膜あるいはＳｉ3Ｎ4膜などの単層の絶縁膜であっても良く、ＳｉＯ2膜、Ｓｉ3Ｎ4膜などの絶縁膜よりなる多層膜であっても良い。ゲート側壁１４の厚さは通常２０ｎｍから１５０ｎｍであるが、素子の微細化が必要な場合等には２０ｎｍ以下としても良い。
半導体層３の上部または下部に空洞１２を形成し、空洞の形成後にゲート側壁１４を設ける場合、ゲート側壁１４となる絶縁膜を堆積する工程は、被覆性に劣る堆積技術を用いて、空洞が埋まらないようにすることが望ましい。例えば、比較的ガス分圧の高い条件でＣＶＤを実施する。ゲート側壁１４が多層膜である場合には、最初に堆積する絶縁膜だけを、被覆性に劣る堆積技術を用いて形成しても良い。
（シリサイド層１５）
シリサイド層１５は、典型的にはチタンシリサイド、コバルトシリサイド、ニッケルシリサイド、あるいは白金シリサイド等の材料からなるが、これら以外のシリサイドを用いても良い。シリサイド層１５は例えばチタン、コバルト、ニッケル、白金などの金属をスパッタリング法などの堆積技術でソース／ドレイン領域上に堆積し、熱処理を行うことによって金属とシリコン層との間でシリサイド化反応を起こすことにより形成する。
（コンタクト１７及び配線１８）
コンタクト１７及び配線１８は、通常のコンタクト形成工程及び通常の配線工程により形成される。コンタクト１７及び配線１８は通常アルミ、銅などの金属により形成され、ＴｉＮなど他の導電性材料が適宜組み合わされる。
（支持絶縁膜２１）
支持絶縁膜２１は、通常ＣＶＤなどの製膜技術によって堆積されたＳｉＯ2などの絶縁膜であるが、絶縁性が得られるならば、他の方法により形成された膜であっても良く、またＳｉＯ2以外の膜であっても良い。
（コーナーダミー層２２）
コーナーダミー層２２は、製造工程において選択的に除去できる材料であれば良い。たとえば、コーナーダミー層２２にＳｉ3Ｎ4を用いる場合は、リン酸によりコーナーダミー層２２を選択的にエッチングする。また、ゲート絶縁膜及び埋め込み絶縁層がＳｉ3Ｎ4などフッ酸によりエッチングされない材料により構成される場合は、コーナーダミー層２２にＳｉＯ2を用いて、フッ酸によりコーナーダミー層２２を選択的にエッチングする。
（端部絶縁体領域２３、２７）
端部絶縁体領域（２３、２７）は、絶縁性のある材料であれば良く、例えばＳｉＯ2、Ｓｉ3Ｎ4などの材料が挙げられる。また、電界集中を緩和するという観点からは、端部絶縁体領域２３、２７を、低誘電率領域１０と同様の低誘電率材料で形成することがより好ましい。たとえば、ＳｉＯＦ、多孔質の材料、フッ素化カーボン、空洞などが挙げられる。
端部絶縁体領域（２３、２７）の幅Ｗeiは半導体全体の幅Ｗfinの半分よりも小さく、ゲート酸化膜よりも厚ければ良い。典型的な上限は１５ｎｍ程度であり、より典型的には５ｎｍから１０ｎｍである。端部絶縁体領域の高さＨtopについても特に制限はないが、一般的には上部領域２８も含んだ半導体層の全体の高さの半分以下であり、より典型的には５ｎｍから２５ｎｍである。
端部絶縁体の幅Ｗeiは一定でなくとも良いが、少なくとも半導体層３の上端部に接する位置において、ゲート酸化膜の厚さよりも大きいことが第一の課題を解決するためには望ましく、また端部絶縁体の幅Ｗeiは一定でない場合、Ｗeiの最大値の典型的な上限は１５ｎｍ程度であり、より典型的には５ｎｍから１０ｎｍである。
（不純物の導入）
イオン注入は、ソース／ドレイン領域、ゲート電極などの、高濃度領域には、典型的には５×１０18ｃｍ-3から１×１０21ｃｍ-3のドナー不純物もしくはアクセプタ不純物が導入される。より典型的には、３×１０19ｃｍ-3から１×１０20ｃｍ-3のドナー不純物もしくはアクセプタ不純物が導入される。不純物の導入は例えばイオン注入、あるいは気相拡散により行う。イオン注入時の典型的なドーズ量は１×１０14ｃｍ-2から３×１０15ｃｍ-2、より典型的には３×１０14ｃｍ-2から１×１０15ｃｍ-2である。
チャネル形成領域などの低濃度領域におけるネット不純物濃度（第一導電型不純物濃度と、第二導電型不純物濃度の差の絶対値）は、典型的には１×１０17ｃｍ-3から１×１０19ｃｍ-3、より典型的には５×１０17ｃｍ-3から５×１０18ｃｍ-3である。但し、これらの典型的な不純物濃度を各領域の主要部分に持つトランジスタにおいても、イオン注入の条件によっては局所的にこれらの典型的な値を超える場合がある。
また、寄生トランジスタの影響が特に顕著であるのは、チャネル形成領域領域における第二導電型のネット不純物濃度が１×１０18ｃｍ-3以上の場合であるので、本発明を、チャネル形成領域領域における第二導電型のネット不純物濃度が１×１０18ｃｍ-3以上の電界効果型トランジスタに適用すると特に有効である。また、寄生トランジスタの抑制以外の理由（ゲート絶縁膜の信頼性向上、ゲート絶縁膜の歩留まり向上、さらには第二実施形態の説明において記載したように短チャネル効果の抑制など）で電界集中を緩和することを目的に、チャネル形成領域領域における第二導電型のネット不純物濃度が１×１０18ｃｍ-3以下の電界効果型トランジスタ、さらにはチャネル形成領域に不純物が導入されないか、チャネル形成領域領域が第一導電型の電界効果型トランジスタに、本発明の各実施形態を適用しても良い。
ソース／ドレイン領域に導入する第一導電型の不純物、及びソース／ドレイン領域に導入する第一導電型の不純物は、ｎチャネルトランジスタの場合はｎ型の導電型を持つドナー不純物を、ｐチャネルトランジスタの場合はｐ型の導電型を持つアクセプタ不純物を選べば良い。
ハロー領域に導入される第二導電型の不純物は、ｎチャネルトランジスタの場合はｐ型の導電型を持つアクセプタ不純物を、ｐチャネルトランジスタの場合はｎ型の導電型を持つドナー不純物を選べば良い。
ｎ型不純物の典型例はヒ素、リン、アンチモンである。ｐ型不純物は典型例はホウ素、インジウムである。
イオン注入した不純物の活性化は、イオン注入後、通常の電気炉によるアニール、ランプアニールなどの加熱処理によって行う。なお、チャネル領域へ注入したイオンを活性化するための熱処理は、イオン注入直後に行っても良く、ソース／ドレイン領域に導入した不純物を活性化するための熱処理で兼ねても良い。
ソース／ドレイン領域への不純物の導入はゲート電極の形成後にゲート電極に覆われていない領域に対して導入する方法を用いてもよく、またゲート電極の形成よりも前に、ソース／ドレイン領域が形成されるべき領域にあらかじめ不純物を導入しておく方法を用いても良い。
（ソース／ドレイン領域６、コンタクト１７、配線１８の配置）
各実施形態におけるソース／ドレイン領域６、層間絶縁膜１６、コンタクト１７、配線１８等、半導体装置を構成する各部分の配置は通常のＦｉｎＦＥＴと同様である。例えば第一の実施形態を説明する図８及び図９に図示される配置と同じ配置をとる。
なお各実施形態においては、主にｎチャネルトランジスタについて説明したが、ｐチャネルトランジスタにおいては、極性を逆にすれば（例えば、ｎチャネルトランジスタにおける電位上昇を、ｐチャネルトランジスタにおいては電位低下と読みかえる。また、ｎチャネルトランジスタにおけるしきい値電圧の低下を、ｐチャネルトランジスタにおいてはしきい値電圧の上昇と読みかえる。また、電圧や電位が高いという記載を電圧や電位が低いと読みかえる。また、ドレイン電圧など印加電圧の符号を逆にする。）同様の議論が成り立つ。

Claims (20)

  1. 基体平面から上方に突起した半導体層と、この半導体層を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記半導体層上に設けられ前記ゲート電極下に位置するキャップ絶縁層と、前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、
    前記キャップ絶縁層は、前記基体平面に平行方向であって一対のソース／ドレイン領域を結ぶチャネル長方向に垂直な方向へ、前記ゲート絶縁膜の表面から張り出した張り出し部を有し、
    前記張り出し部は、前記キャップ絶縁層のうち、前記ゲート電極と重なる第１領域と、前記第１領域の両側に位置する第２領域それぞれに形成されていることを特徴とする電界効果型トランジスタ。
  2. 前記張り出し部は、前記キャップ絶縁層の全域に形成されている請求項１に記載の電界効果型トランジスタ。
  3. 前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が５ｎｍ以上である請求項１又は２記載の電界効果型トランジスタ。
  4. 前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が５ｎｍ以上、２０ｎｍ以下である請求項１又は２記載の電界効果型トランジスタ。
  5. 前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が当該ゲート絶縁膜の厚さの２．５倍以上である請求項１〜４のいずれか一項に記載の電界効果型トランジスタ。
  6. 前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が当該ゲート絶縁膜の厚さの２．５倍以上、１０倍以下である請求項１〜４のいずれか一項に記載の電界効果型トランジスタ。
  7. 前記張り出し部は、前記半導体層の基体平面に平行且つチャネル長方向に垂直な方向の幅が最も広い位置におけるゲート絶縁膜表面に対して張り出している請求項１〜６のいずれか１項に記載の電界効果型トランジスタ。
  8. 請求項１〜７のいずれか１項に記載の電界効果型トランジスタの製造方法であって、
    半導体層上にキャップ絶縁層を形成し、前記半導体層および前記キャップ絶縁層をパターニングして基体平面から上方に突起した半導体層とその上にパターニングされたキャップ絶縁層を形成する工程と、
    前記キャップ絶縁層下の半導体層の側面が当該キャップ絶縁層の端部よりも内側に後退するように、前記半導体層の側面をエッチングして当該半導体層を細らせる工程と、
    前記半導体層の側面にゲート絶縁膜を形成する工程とを有する電界効果型トランジスタの製造方法。
  9. ゲート電極材料を堆積し、このゲート電極材料堆積膜をパターニングしてゲート電極を形成する工程と、
    前記半導体層に不純物を導入してソース／ドレイン領域を形成する工程をさらに有する請求項８記載の電界効果型トランジスタの製造方法。
  10. 前記キャップ絶縁層の少なくとも一部がＳｉＯ2よりも誘電率が低い低誘電率材料よりなる請求項１〜７のいずれか一項に記載の電界効果型トランジスタ。
  11. 前記キャップ絶縁層の少なくとも一部に空洞を有する請求項１〜７のいずれか一項に記載の電界効果型トランジスタ。
  12. 前記半導体層と前記空洞の間に、ＳｉＯ2またはＳｉＯ2よりも誘電率が高い保護絶縁膜を有する請求項１１に記載の電界効果型トランジスタ。
  13. 前記半導体層の下部に、ＳｉＯ2よりも誘電率が低い低誘電率領域を有する請求項１〜７のいずれか一項に記載の電界効果型トランジスタ。
  14. 前記半導体層の下部に、ＳｉＯ2よりも誘電率が低い低誘電率領域を有し、前記ゲート電極の下部には、ＳｉＯ2よりも誘電率が低い低誘電率領域を有しない請求項１〜７のいずれか一項に記載の電界効果型トランジスタ。
  15. 前記低誘電率領域が空洞よりなる請求項１３又は１４に記載の電界効果型トランジスタ。
  16. 前記半導体層の下には支持基板を有し、当該半導体層はこの支持基板と一体に接続している請求項１〜７、１０〜１５のいずれか一項に記載の電界効果型トランジスタ。
  17. 前記の突起した半導体の下には支持基板を有し、当該半導体層はこの支持基板上に埋め込み絶縁膜を介して設けられている請求項１〜７、１０〜１５のいずれか一項に記載の電界効果型トランジスタ。
  18. 前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が２ｎｍ以上である請求項１記載の電界効果型トランジスタ。
  19. 前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が２０ｎｍ以下である請求項１記載の電界効果型トランジスタ。
  20. 前記張り出し部は、前記ゲート絶縁膜の表面に対する張り出し幅が当該ゲート絶縁膜の厚さの１０倍以下である請求項１〜４のいずれか一項に記載の電界効果型トランジスタ。
JP2005517473A 2004-01-30 2005-01-27 電界効果型トランジスタおよびその製造方法 Expired - Fee Related JP5170958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005517473A JP5170958B2 (ja) 2004-01-30 2005-01-27 電界効果型トランジスタおよびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004023887 2004-01-30
JP2004023887 2004-01-30
JP2005517473A JP5170958B2 (ja) 2004-01-30 2005-01-27 電界効果型トランジスタおよびその製造方法
PCT/JP2005/001064 WO2005074035A1 (ja) 2004-01-30 2005-01-27 電界効果型トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005074035A1 JPWO2005074035A1 (ja) 2007-09-13
JP5170958B2 true JP5170958B2 (ja) 2013-03-27

Family

ID=34823892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517473A Expired - Fee Related JP5170958B2 (ja) 2004-01-30 2005-01-27 電界効果型トランジスタおよびその製造方法

Country Status (2)

Country Link
JP (1) JP5170958B2 (ja)
WO (1) WO2005074035A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093216A (ja) 2004-09-21 2006-04-06 Toshiba Corp 半導体装置
US8592918B2 (en) * 2009-10-28 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Forming inter-device STI regions and intra-device STI regions using different dielectric materials
EP3123520A4 (en) * 2014-03-28 2017-11-22 Intel Corporation Selectively regrown top contact for vertical semiconductor devices
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
JP2022172710A (ja) * 2021-05-06 2022-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093093A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置およびその製造方法
JPH11330234A (ja) * 1998-05-08 1999-11-30 Nec Corp 多層配線半導体装置及びその製造方法
JP2001148479A (ja) * 1999-10-12 2001-05-29 Samsung Electronics Co Ltd 部分的なｓｏｉ構造を有する半導体素子及びその製造方法
JP2002009289A (ja) * 2000-06-20 2002-01-11 Nec Corp 電界効果型トランジスタ及びその製造方法
JP2002050767A (ja) * 2000-08-04 2002-02-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002270850A (ja) * 2001-03-13 2002-09-20 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ
JP2007511071A (ja) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアラインされたダマシンゲート

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093093A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置およびその製造方法
JPH11330234A (ja) * 1998-05-08 1999-11-30 Nec Corp 多層配線半導体装置及びその製造方法
JP2001148479A (ja) * 1999-10-12 2001-05-29 Samsung Electronics Co Ltd 部分的なｓｏｉ構造を有する半導体素子及びその製造方法
JP2002009289A (ja) * 2000-06-20 2002-01-11 Nec Corp 電界効果型トランジスタ及びその製造方法
JP2002050767A (ja) * 2000-08-04 2002-02-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002270850A (ja) * 2001-03-13 2002-09-20 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ
JP2007511071A (ja) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアラインされたダマシンゲート

Also Published As

Publication number Publication date
WO2005074035A1 (ja) 2005-08-11
JPWO2005074035A1 (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
KR100748261B1 (ko) 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
JP4551811B2 (ja) 半導体装置の製造方法
KR100576361B1 (ko) 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
JP5011727B2 (ja) 電界効果型トランジスタおよびその製造方法
US7842594B2 (en) Semiconductor device and method for fabricating the same
US9660054B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
US20140183633A1 (en) Semiconductor Devices and Methods of Manufacture Thereof
US11049973B2 (en) Semiconductor device and fabrication method thereof
US20100065917A1 (en) Semiconductor device and method of manufacturing the same
JP2008124189A (ja) 半導体装置及びその製造方法
US7550330B2 (en) Deep junction SOI MOSFET with enhanced edge body contacts
JP5170958B2 (ja) 電界効果型トランジスタおよびその製造方法
US7851855B2 (en) Semiconductor device and a method for manufacturing the same
CN103123899B (zh) FinFET器件制造方法
CN108074974B (zh) 半导体装置的形成方法
JP4178296B2 (ja) 半導体装置及びその製造方法
KR100823874B1 (ko) 낮은 누설전류를 갖는 고밀도 ｆｉｎ 전계효과트랜지스터및 그 제조 방법
JP5172893B2 (ja) トランジスタの製造方法
CN112420831A (zh) 半导体结构及其形成方法
CN106328528B (zh) 半导体结构的形成方法
TWI836152B (zh) 電晶體結構
WO2022133652A1 (zh) 场效应晶体管及其制造方法
JP2000332255A (ja) 薄膜トランジスタ及びその製造方法
KR100657824B1 (ko) 핀 트랜지스터 및 그 제조 방법
KR20080088095A (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5170958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees