CN106328528B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN106328528B CN106328528B CN201510372856.6A CN201510372856A CN106328528B CN 106328528 B CN106328528 B CN 106328528B CN 201510372856 A CN201510372856 A CN 201510372856A CN 106328528 B CN106328528 B CN 106328528B
- Authority
- CN
- China
- Prior art keywords
- fin
- distance
- side wall
- sidewall
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000002955 isolation Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000002513 implantation Methods 0.000 claims abstract description 54
- 239000007943 implant Substances 0.000 claims description 65
- 238000002347 injection Methods 0.000 claims description 55
- 239000007924 injection Substances 0.000 claims description 55
- 150000002500 ions Chemical class 0.000 claims description 44
- -1 arsenic ions Chemical class 0.000 claims description 24
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 229910001449 indium ion Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 description 13
- 238000000059 patterning Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 101000599778 Homo sapiens Insulin-like growth factor 2 mRNA-binding protein 1 Proteins 0.000 description 1
- 101000988591 Homo sapiens Minor histocompatibility antigen H13 Proteins 0.000 description 1
- 101000960626 Homo sapiens Mitochondrial inner membrane protease subunit 2 Proteins 0.000 description 1
- 101000828788 Homo sapiens Signal peptide peptidase-like 3 Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 102100029083 Minor histocompatibility antigen H13 Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 102100023501 Signal peptide peptidase-like 3 Human genes 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体结构的形成方法，包括：提供具有相邻第一区域和第二区域的衬底，第一区域的衬底表面具有相邻的第一鳍部和第二鳍部，衬底表面具有隔离层，第一鳍部侧壁到第二鳍部侧壁的最小距离为第一距离；在隔离层表面形成掩膜层，掩膜层具有暴露出第一区域的开口，开口具有相对的第一侧壁和第二侧壁，第一鳍部侧壁到第一侧壁的最小距离大于第二鳍部侧壁到第一侧壁的最小距离，掩膜层的厚度除以第一鳍部侧壁到第一侧壁的最小距的值、大于第二鳍部顶部到隔离层表面的距离除以第一距离的值；自第一侧壁一侧对第一鳍部进行具有第一注入角度的第一轻掺杂注入，第一注入角度的正切值小于或等于掩膜层的厚度除以第二距离的值。所形成的半导体结构性能稳定。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的尺寸缩小、器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且所形成的鳍式场效应晶体管的性能也不稳定。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构性能稳定。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底相邻的第一区域和第二区域，所述第一区域的衬底表面具有相邻的第一鳍部和第二鳍部，所述衬底表面具有隔离层，所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，且所述隔离层覆盖部分第一鳍部和第二鳍部的侧壁，高于或齐平于所述隔离层的第一鳍部侧壁到第二鳍部侧壁的最小距离为第一距离；在所述隔离层表面形成掩膜层，所述掩膜层具有暴露出第一区域隔离层、第一鳍部和第二鳍部的开口，所述开口具有相对的第一侧壁和第二侧壁，高于或齐平于所述隔离层的第一鳍部侧壁到第一侧壁的最小距离为第二距离，高于或齐平于所述隔离层的第二鳍部侧壁到第一侧壁的最小距离为第三距离，所述第三距离小于第二距离，且所述掩膜层的厚度除以所述第二距离的值、大于所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值；自所述掩膜层的第一侧壁一侧向所述第一鳍部进行第一轻掺杂注入，所述第一轻掺杂注入具有第一注入角度，所述第一注入角度的正切值小于或等于所述掩膜层的厚度除以所述第二距离的值。
可选的，所述掩膜层为图形化的光刻胶层；所述掩膜层的厚度为2100埃～2900埃。
可选的，所述第一轻掺杂注入具有第一注入方向，所述第一注入方向与所述衬底表面的夹角为第一注入角度。
可选的，所述第一注入角度为75°～80°。
可选的，所述第一轻掺杂注入不在所述第二鳍部内掺杂离子。
可选的，所述第一鳍部具有相对的第三侧壁和第四侧壁，所述第三侧壁到掩膜层第一侧壁的距离小于第四侧壁到掩膜层第一侧壁的距离。
可选的，所述第一轻掺杂注入对所述第一鳍部的第三侧壁进行注入。
可选的，所述第三侧壁和第四侧壁之间的最小距离为13纳米～15纳米。
可选的，还包括：高于或齐平于所述隔离层的第二鳍部侧壁到掩膜层第二侧壁的最小距离为第四距离，高于或齐平于所述隔离层的第一鳍部侧壁到掩膜层第二侧壁的最小距离为第五距离，所述第五距离小于第四距离，且所述掩膜层的厚度除以所述第四距离的值、大于所述第一鳍部顶部到隔离层表面的距离除以所述第一距离的值。
可选的，还包括：自所述掩膜层的第二侧壁一侧向所述第二鳍部进行第二轻掺杂注入，所述第二轻掺杂注入具有第二注入角度，所述第二注入角度的正切值小于或等于所述掩膜层的厚度除以所述第四距离的值。
可选的，所述第二轻掺杂注入具有第二注入方向，所述第二注入方向与所述衬底表面的夹角为第二注入角度。
可选的，所述第二注入角度为75°～80°。
可选的，所述第二轻掺杂注入不在所述第一鳍部内掺杂离子。
可选的，所述第二鳍部具有相对的第五侧壁和第六侧壁，所述第五侧壁到掩膜层第二侧壁的距离小于第六侧壁到掩膜层第二侧壁的距离。
可选的，所述第二轻掺杂注入对所述第二鳍部的第五侧壁进行注入。
可选的，所述第五侧壁和第六侧壁之间的最小距离为13纳米～15纳米。
可选的，还包括：在进行第二轻掺杂注入之前，形成横跨所述第二鳍部的第二栅极结构，所述第二栅极结构位于部分第二鳍部的侧壁和顶部表面；在所述第二栅极结构两侧的第二鳍部内进行第二轻掺杂注入，形成第二轻掺杂区。
可选的，所述第二轻掺杂注入工艺的参数包括：注入离子包括N型离子，所述N型离子包括砷离子或磷离子，能量为1KeV～8KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；或者，注入离子包括P型离子，所述P型离子包括硼离子或铟离子，能量为1KeV～5KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；当所述P型离子包括硼离子时，工艺气体包括BF2。
可选的，所述第一轻掺杂注入工艺的参数包括：注入离子包括N型离子，所述N型离子包括砷离子或磷离子，能量为1KeV～8KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；或者，注入离子包括P型离子，所述P型离子包括硼离子或铟离子，能量为1KeV～5KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；当所述P型离子包括硼离子时，工艺气体包括BF2。
可选的，还包括：在进行第一轻掺杂注入之前，形成横跨所述第一鳍部的第一栅极结构，所述第一栅极结构位于部分第一鳍部的侧壁和顶部表面；在所述第一栅极结构两侧的第一鳍部内进行第一轻掺杂注入，形成第一轻掺杂区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，所述第一鳍部侧壁到第一侧壁的最小距离为第二距离，所述第二鳍部侧壁到第一侧壁的最小距离为第三距离，即所述第二鳍部位于第一鳍部和第一侧壁之间。若所述第一鳍部的侧壁上具有与隔离层表面相交的第一边界，且所述掩膜层第一侧壁的顶部到所述第一边界具有距离最小的第一连线，则所述第一连线与所述隔离层表面具有第一夹角；因此，所述掩膜层的厚度除以所述第二距离的值即所述第一夹角的正切值。相应的，所述第一鳍部侧壁到第二鳍部侧壁的最小距离为第一距离，若所述第二鳍部顶部到所述第一边界具有距离最小的第二连线，且所述第二连线与所述隔离层表面之间具有第二夹角，则所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值即所述第二夹角的正切值。由于所述掩膜层的厚度除以所述第二距离的值、大于所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值，即所述第一夹角大于第二夹角。当所述第一轻掺杂注入自所述掩膜层第一侧壁一侧向第一鳍部进行注入时，所述第一轻掺杂注入具有第一注入角度，且所述第一注入角度的正切值小于或等于所述掩膜层的厚度除以所述第二距离的值，使得所述第一轻掺杂注入能够对第一鳍部的一侧侧壁和顶部进行注入，同时能够避免所述第一轻掺杂注入对所述第二鳍部进行注入。因此，能够保证第一鳍部内所形成的轻掺杂区内掺杂浓度均匀，由第一鳍部形成的鳍式场效应晶体管的性能稳定。
进一步，所述第二鳍部侧壁到第二侧壁的最小距离为第四距离，所述第一鳍部侧壁到第二侧壁的最小距离为第五距离，即所述第一鳍部位于第二鳍部和第一侧壁之间。若所述第二鳍部的侧壁上具有与隔离层表面相交的第二边界，且所述掩膜层第二侧壁的顶部到所述第二边界具有距离最小的第三连线，则所述第三连线与所述隔离层表面具有第三夹角；因此，所述掩膜层的厚度除以所述第二距离的值即所述第三夹角的正切值。相应的，若所述第一鳍部顶部到所述第二边界具有距离最小的第四连线，且所述第四连线与所述隔离层表面之间具有第四夹角，则所述第一鳍部顶部到隔离层表面的距离除以所述第一距离的值即所述第四夹角的正切值。由于所述掩膜层的厚度除以所述第四距离的值、大于所述第一鳍部顶部到隔离层表面的距离除以所述第一距离的值，即所述第三夹角大于第四夹角。当所述第二轻掺杂注入自所述掩膜层第二侧壁一侧向第二鳍部进行注入时，所述第二轻掺杂注入具有第二注入角度，且所述第二注入角度的正切值小于或等于所述掩膜层的厚度除以所述第四距离的值，使得所述第二轻掺杂注入能够对第二鳍部的一侧侧壁和顶部进行注入，同时能够避免所述第二轻掺杂注入对所述第一鳍部进行注入。因此，能够保证第二鳍部内所形成的轻掺杂区内掺杂浓度均匀。而且，由于所述第二轻掺杂注入仅对第二鳍部进行注入，所述第一轻掺杂注入仅对第一鳍部进行注入，则所述第一鳍部和第二鳍部不会受到重复注入，因此所述第一鳍部和第二鳍部内形成的轻掺杂区的掺杂浓度均匀。
进一步，所述掩膜层为图形化的光刻胶层；所述掩膜层的厚度为2100埃～2900埃。所述掩膜层的厚度较厚，所述掩膜层到第一鳍部顶部和第二鳍部顶部的距离增大，因此能够保证在对第一鳍部进行轻掺杂注入的同时，不会对第二鳍部进行注入，或在对第二鳍部进行轻掺杂注入的同时，不会对第一鳍部进行注入。
附图说明
图1是一种对鳍部进行轻掺杂注入实施例的剖面结构示意图；
图2至图7是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的尺寸缩小、器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且所形成的鳍式场效应晶体管的性能也不稳定。
经过研究发现，对于鳍式场效应晶体管来说，鳍部用于作为有源区，在鳍部表面形成栅极结构之后，需要在所述栅极结构两侧的鳍部内通过离子注入工艺以形成轻掺杂区。由于由所述栅极结构覆盖的部分鳍部侧壁和顶部内均用于形成沟道区，因此所形成的轻掺杂区也需要覆盖所述鳍部的侧壁和顶部，由此需要采用具有不同角度的离子注入工艺分别对若干鳍部的侧壁和顶部进行轻掺杂注入。然而，由于离子注入工艺具有不同的角度，容易造成某些鳍部的部分区域受到重复注入，使得若干鳍部内形成的轻掺杂区的掺杂浓度不均匀，使得所形成的鳍式场效应晶体管性能不稳定，则由鳍式场效应晶体管构成的半导体器件也性能不佳。
请参考图1，图1是一种对鳍部进行轻掺杂注入实施例的剖面结构示意图，包括：
提供衬底100，所述衬底100具有第一区域110，所述第一区域110的衬底101表面具有相邻的第一鳍部101和第二鳍部102，所述衬底100表面具有隔离层103，所述隔离层103的表面低于所述第一鳍部101和第二鳍部102的顶部表面，且所述隔离层103覆盖部分第一鳍部101和第二鳍部102的侧壁；
形成横跨所述第一鳍部101和第二鳍部102的栅极结构(未示出)，所述栅极结构覆盖部分隔离层103、第一鳍部101的侧壁和顶部表面、以及第二鳍部102的侧壁和顶部表面；
在所述隔离层103表面形成掩膜层104，所述掩膜层104暴露出第一区域110的隔离层103、第一鳍部101、第二鳍部102和栅极结构；
以所述掩膜层104为掩膜，以第一注入方向对所述栅极结构两侧的第一鳍部101和第二鳍部102进行第一轻掺杂注入IMP1；
以所述掩膜层104为掩膜，以第二注入方向对所述栅极结构两侧的第一鳍部101和第二鳍部102进行第二轻掺杂注入IMP2，而且所述第二注入方向与第一注入方向相对于衬底100表面的法线对称。
其中，所述第一注入方向与第二注入方向均相对于衬底100表面倾斜，能够对第一鳍部101和第二鳍部102的侧壁进行注入。所述第一轻掺杂注入用于对第一鳍部101和第二鳍部102的一侧侧壁进行注入，所述第二轻掺杂注入用于对另一侧侧壁进行注入。然而，由于所述掩膜层104的表面到所述第一鳍部101和第二鳍部102顶部的距离有限，基于掩膜层104的投影效应(shadow effect)，所述第一轻掺杂注入在对第二鳍部102暴露出的一侧侧壁进行完全注入的同时，仅能够对第一鳍部101靠近顶部的部分侧壁进行注入；相应的，所述第二轻掺杂注入在对第一鳍部101暴露出的一侧侧壁进行完全注入的同时，仅能够对第二鳍部102靠近顶部的部分侧壁进行注入。因此，第一鳍部101和第二鳍部102内形成的轻掺杂区的掺杂浓度不均匀，容易导致所形成的鳍式场效应晶体管晶体管的性能不稳定，所形成的半导体器件可靠性变差。
为了解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底相邻的第一区域和第二区域，所述第一区域的衬底表面具有相邻的第一鳍部和第二鳍部，所述第一鳍部侧壁到第二鳍部侧壁的最小距离为第一距离，所述衬底表面具有隔离层，所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，且所述隔离层覆盖部分第一鳍部和第二鳍部的侧壁；在所述隔离层表面形成掩膜层，所述掩膜层具有暴露出第一区域隔离层、第一鳍部和第二鳍部的开口，所述开口具有相对的第一侧壁和第二侧壁，所述第一鳍部侧壁到第一侧壁的最小距离为第二距离，所述第二鳍部侧壁到第一侧壁的最小距离为第三距离，所述第三距离小于第二距离，且所述掩膜层的厚度除以所述第二距离的值、大于所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值；自所述掩膜层的第一侧壁一侧向所述第一鳍部进行第一轻掺杂注入，所述第一轻掺杂注入具有第一注入角度，所述第一注入角度的正切值小于或等于所述掩膜层的厚度除以所述第二距离的值。
其中，所述第一鳍部侧壁到第一侧壁的最小距离为第二距离，所述第二鳍部侧壁到第一侧壁的最小距离为第三距离，即所述第二鳍部位于第一鳍部和第一侧壁之间。若所述第一鳍部的侧壁上具有与隔离层表面相交的第一边界，且所述掩膜层第一侧壁的顶部到所述第一边界具有距离最小的第一连线，则所述第一连线与所述隔离层表面具有第一夹角；而所述第一鳍部侧壁到第一侧壁的最小距离为第二距离，因此，所述掩膜层的厚度除以所述第二距离的值即所述第一夹角的正切值。相应的，所述第一鳍部侧壁到第二鳍部侧壁的最小距离为第一距离，若所述第二鳍部顶部到所述第一边界具有距离最小的第二连线，且所述第二连线与所述隔离层表面之间具有第二夹角，则所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值即所述第二夹角的正切值。由于所述掩膜层的厚度除以所述第二距离的值、大于所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值，即所述第一夹角大于第二夹角。当所述第一轻掺杂注入自所述掩膜层第一侧壁一侧向第一鳍部进行注入时，所述第一轻掺杂注入具有第一注入角度，且所述第一注入角度的正切值小于或等于所述掩膜层的厚度除以所述第二距离的值，使得所述第一轻掺杂注入能够对第一鳍部的一侧侧壁和顶部进行注入，同时能够避免所述第一轻掺杂注入对所述第二鳍部进行注入。因此，能够保证第一鳍部内所形成的轻掺杂区内掺杂浓度均匀，由第一鳍部形成的鳍式场效应晶体管的性能稳定。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200相邻的第一区域I和第二区域II，所述第一区域I的衬底200表面具有相邻的第一鳍部201和第二鳍部202。
在本实施例中，所述第一区域I用于形成上拉晶体管，所述第二区域II用于形成下拉晶体管，所述第一区域I和第二区域II形成的晶体管用于构成SRAM存储器电路；所述第一区域I和第二区域II形成的晶体管为鳍式场效应晶体管。所述第一区域I的衬底200表面具有第一鳍部201或第二鳍部202，所述第一鳍部201和第二鳍部202用于形成上拉晶体管，而所述上拉晶体管为PMOS晶体管，因此后续在第一鳍部201和第二鳍部202内形成的轻掺杂区内有P型离子。在其它实施例中，所述第一区域用于形成PMOS晶体管，所述第二区域用于形成NMOS晶体管，所述第一区域和第二区域形成的晶体管构成CMOS器件。
在本实施例中，所述第一鳍部201、第二鳍部202和衬底200通过刻蚀半导体基底形成。所述第一鳍部201、第二鳍部202和衬底200的形成步骤包括：提供半导体基底；在所述半导体基底表面形成图形化层，所述图形化层覆盖于需要形成第一鳍部201和第二鳍部202的半导体基底表面；以所述图形化层为掩膜，刻蚀所述半导体基底，在所述半导体基底内形成沟槽，相邻沟槽之间的半导体基底形成第一鳍部201和第二鳍部202，所述第一鳍部201、第二鳍部202和沟槽底部的半导体基底形成衬底200；在形成所述第一鳍部201和第二鳍部202之后，去除所述图形化层。本实施例中，所述图形化层在后续形成隔离层之后去除。
所述半导体基底为硅衬底、锗衬底和硅锗衬底。在本实施例中，所述半导体基底为单晶硅衬底，即所述第一鳍部201、第二鳍部202和衬底200的材料为单晶硅。
在一实施例中，所述图形化层为图形化的光刻胶层，所述图形化层采用涂布工艺和光刻工艺形成。
在另一实施例中，为了缩小所述第一鳍部201和第二鳍部202的尺寸、以及相邻第一鳍部201或第二鳍部202之间的距离，所述图形化层能够采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
在本实施例中，所述图形化层的形成工艺为自对准双重图形化工艺，包括：在半导体基底表面沉积牺牲膜；在所述牺牲膜表面形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述牺牲膜直至暴露出半导体基底表面为止，形成牺牲层，并去除光刻胶层；在半导体基底和牺牲层表面沉积图形化膜；回刻蚀所述图形化膜直至暴露出牺牲层和半导体基底表面为止，在牺牲层两侧的半导体基底表面形成图形化层；在所述回刻蚀工艺之后，去除所述牺牲层。
在另一实施例中，所述第一鳍部201和第二鳍部202通过刻蚀形成于衬底200表面的半导体层形成；所述半导体层采用选择性外延沉积工艺形成于所述衬底200表面。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等；所述半导体基底的选择不受限制，能够选取适于工艺需求或易于集成的半导体基底。所述半导体层的材料为硅、锗、碳化硅或硅锗，因此，所形成的鳍部201材料不受限制，能够满足多种的工艺需求，且所述半导体层的厚度能够通过外延工艺进行控制，从而精确控制所形成的第一鳍部201和第二鳍部202的高度。
在本实施例中，所述第二区域II的衬底200表面形成有第三鳍部(未标示)，所述第三鳍部用于形成下拉晶体管，所述下拉晶体管为NMOS晶体管。
所述第一鳍部201和第二鳍部202的侧壁相对于衬底200表面垂直或倾斜，且当所述第一鳍部201和第二鳍部202的侧壁相对于衬底200表面倾斜时，所述第一鳍部201的底部尺寸大于顶部尺寸，所述第二鳍部202的底部尺寸大于顶部尺寸。在本实施例中，所述第一鳍部201和第二鳍部202的侧壁相对于衬底200表面倾斜。
在本实施例中，所述第一鳍部201具有相对的第三侧壁213和第四侧壁214；且所述第三侧壁213和第四侧壁214之间的最小距离为13纳米～15纳米。所述第二鳍部202具有相对的第五侧壁225和第六侧壁226；且所述第五侧壁225和第六侧壁226之间的最小距离为13纳米～15纳米。而且，所述第一鳍部201的侧壁到所述第二鳍部202的侧壁之间最小距离为50纳米～60纳米。
在本实施例中，所述第一鳍部201与第二鳍部202相邻，而且第一鳍部201的第三侧壁215与第二鳍部202的第五侧壁225相邻。
请参考图3，在所述衬底200表面形成隔离层203，所述隔离层203的表面低于所述第一鳍部201和第二鳍部202的顶部表面，且所述隔离层203覆盖部分第一鳍部201和第二鳍部202的侧壁，高于或齐平于所述隔离层203的第一鳍部201侧壁到第二鳍部202侧壁的最小距离为第一距离L1。
所述隔离层203的形成步骤包括：在所述衬底200、第一鳍部201和第二鳍部202表面形成隔离膜；平坦化所述隔离膜直至暴露出所述图形化层表面为止；在所述平坦化工艺之后，回刻蚀所述隔离膜，形成隔离层203，所述隔离层203的表面低于所述第一鳍部201和第二鳍部202的顶部表面。本实施例中，在回刻蚀形成隔离层203之后，去除所述图形化层。
在本实施例中，所述隔离膜的材料为氧化硅；所述隔离膜的形成工艺为流体化学气相沉积(FCVD)工艺；所述流体化学气相沉积工艺包括：反应物包括氧气等离子体、硅源气体(例如SiH4)、载气(例如氮气、氢气或惰性气体)；首先，在反应温度低于100摄氏度，压力为0.1托～10托，晶圆温度为0摄氏度～150摄氏度的状态下，在衬底200表面沉积形成流体氧化硅材料，所述流体的氧化硅材料能够优先进入相邻第一鳍部201和第二鳍部202之间，并使第一鳍部201和第二鳍部202之间的沟槽被填充满；之后，进行热退火，去除氧化硅材料中的氢氧键，以排出水分，形成固态的氧化硅；所述热退火的气体包括氮气、氩气或氦气，退火温度为600摄氏度～1050摄氏度。
在其它实施例中，所述隔离层203的材料还能够为氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或多种组合。所述隔离膜的形成工艺还能够为其它化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第一鳍部201的第三侧壁213与第二鳍部202的第五位侧壁225相邻，所述第一距离L1即所述第三侧壁213与隔离层203表面的相交界线、到第五侧壁225与隔离层203表面的相交界线之间的距离；所述第一距离L1的范围为50纳米～60纳米。
请参考图3和图4，图3是图4沿AA’方向的剖面结构示意图，形成横跨所述第二鳍部202的第二栅极结构204，所述第二栅极结构204位于部分第二鳍部202的侧壁和顶部表面；形成横跨所述第一鳍部201的第一栅极结构205，所述第一栅极结构205位于部分第一鳍部201的侧壁和顶部表面。
在本实施例中，所述第一栅极结构205和第二栅极结构204为伪栅极结构；所述第一栅极结构205和第二栅极结构204包括伪栅极层以及位于伪栅极层侧壁表面的侧墙；所述伪栅极层的材料为多晶硅。后续去除所述伪栅极层并以金属栅替代，以形成高k金属栅(High K Metal Gate，HKMG)晶体管。
在一实施例中，所述第一栅极结构205和第二栅极结构204还包括位于隔离层203表面、第一鳍部201侧壁和顶部表面、以及第二鳍部202侧壁和底部表面的栅氧化层；所述伪栅极层位于所述栅氧化层表面。在后续去除伪栅极层之后，能够去除或不去除所述栅氧化层；在后续去除伪栅极层并形成栅极沟槽开之后，在所述栅极沟槽内壁表面形成栅介质层、以及位于栅介质层表面并填充满栅极沟槽的金属栅；所述栅介质层的材料为高k介质材料(介电常数大于3.9)；所述金属栅的材料为铜、钨、铝或银。
在另一实施例中，所述栅氧化层表面还具有栅介质层，所述栅介质层的材料为高k介质材料，所述栅极层位于所述栅介质层表面。当后续去除所述栅极层之后，形成暴露出所述栅介质层表面的栅极沟槽；在所述栅极沟槽内形成填充满所述栅极沟槽的金属栅。
在其它实施例中，所述第一栅极结构205和第二栅极结构204直接用于形成晶体管；所述第一栅极结构205和第二栅极结构204包括栅介质层、位于栅介质层表面的栅极层以及位于栅极层而后栅介质层侧壁表面的侧墙。所述栅介质层的材料为氧化硅；所述栅极层的材料为多晶硅；所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
请参考图5，图5与图3的剖面方向一致，在所述隔离层203表面形成掩膜层206，所述掩膜层206具有暴露出第一区域I隔离层203、第一鳍部201和第二鳍部202的开口260，所述开口260具有相对的第一侧壁261和第二侧壁262，高于或齐平于隔离层203表面的第一鳍部201侧壁到第一侧壁261的最小距离为第二距离L2，高于或齐平于隔离层203表面的第二鳍部202侧壁到第一侧壁261的最小距离为第三距离L3，所述第三距离L3小于第二距离L2，且所述掩膜层206的厚度除以所述第二距离L2的值、大于所述第二鳍部202顶部到隔离层203表面的距离除以所述第一距离L1(如图3所示)的值。
所述掩膜层206用于作为后续对第一鳍部201和第二鳍部202进行轻掺杂注入的掩膜。在本实施例中，所述掩膜层206为图形化的光刻胶层；所述掩膜层206的形成步骤包括：在所述隔离层203、第一鳍部201和第二鳍部202表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影工艺以图形化，去除第一区域I的光刻胶膜，形成光刻胶层。
所述掩膜层206的厚度为2100埃～2900埃。所述掩膜层206的厚度较厚，则后续以倾斜的注入方向自第一侧壁261一侧对第一鳍部201进行第一轻掺杂注入时，基于投影效应，所述第二鳍部202不会受到掺杂。因此，后续的第一轻掺杂注入仅对第一鳍部201进行掺杂，后续的第二轻掺杂注入仅对第二鳍部202进行掺杂，从而保证了后续在第一鳍部201和第二鳍部202内形成的轻掺杂区的掺杂浓度均匀。
在本实施例中，所述第一鳍部201的第三侧壁213以及第二鳍部202的第六侧壁226朝向所述掩膜层206的第一侧壁261，而且，所述第三侧壁213到掩膜层206第一侧壁261的距离小于第四侧壁214到掩膜层206第一侧壁261的距离，因此，所述第二鳍部202位于第一侧壁261与第一鳍部201之间。
后续的第一轻掺杂注入自所述第一侧壁261朝向所述第一鳍部201的第三侧壁213进行注入，且所述第一轻掺杂注入不会对第二鳍部202进行掺杂。为了实现上述目的，需要控制第一鳍部201、第二鳍部202、第一侧壁261的位置与掩膜层206厚度之间的关系。
具体的，所述第三侧壁213与隔离层203表面相接触的界线到所述第一侧壁261顶部的连线与隔离层203表面具有第一角度；而所述掩膜层206的厚度除以所述第二距离L2的值即所述第一角度的正切值。其次，所述第三侧壁213与隔离层203表面相接触的界线到所述第五侧壁225顶部的连线与隔离层203表面具有第二角度；而所述第二鳍部202顶部到隔离层203表面的距离除以所述第一距离L1的值即所述第二角度的正切值。在本实施例中，所述掩膜层206的厚度除以所述第二距离L2的值、大于所述第二鳍部202顶部到隔离层203表面的距离除以所述第一距离L1的值，即所述第一角度大于第二角度。因此，基于投影效应，后续对第一鳍部201进行掺杂的第一轻掺杂注入不会对第二鳍部202进行掺杂。
在本实施例中，所述第一鳍部201的第四侧壁214以及第二鳍部202的第五侧壁225朝向所述掩膜层206的第二侧壁262，而且，所述第五侧壁225到掩膜层206第二侧壁262的距离小于第六侧壁226到掩膜层206第二侧壁262的距离，因此，所述第一鳍部201位于第二侧壁262与第二鳍部202之间。
后续的第二轻掺杂注入自所述第二侧壁262朝向所述第二鳍部202的第五侧壁225进行注入，且所述第二轻掺杂注入不会对第一鳍部201进行掺杂。为了实现上述目的，需要控制第一鳍部201、第二鳍部202、第一侧壁261的位置与掩膜层206厚度之间的关系。
高于或齐平于所述隔离层203的第二鳍部202侧壁到掩膜层206第二侧壁262的最小距离为第四距离L4，高于或齐平于所述隔离层203的第一鳍部201侧壁到掩膜层206第二侧壁262的最小距离为第五距离L5，第五距离L5小于第四距离L4，且所述掩膜层206的厚度除以所述第四距离L4的值、大于所述第一鳍部201顶部到隔离层203表面的距离除以所述第一距离L1的值。
具体的，所述第五侧壁225与隔离层203表面相接触的界线到所述第二侧壁262顶部的连线与隔离层203表面具有第三角度；而所述掩膜层206的厚度除以所述第四距离L4的值即所述第三角度的正切值。其次，第五侧壁225与隔离层203表面相接触的界线到所述第三侧壁213顶部的连线与隔离层203表面具有第四角度；而所述第一鳍部201顶部到隔离层203表面的距离除以所述第一距离L1的值即所述第四角度的正切值。在本实施例中，所述掩膜层206的厚度除以所述第四距离L4的值、大于所述第一鳍部201顶部到隔离层203表面的距离除以所述第一距离L1的值，即所述第三角度大于第四角度。因此，基于投影效应，后续对第二鳍部202进行掺杂的第二轻掺杂注入不会对第一鳍部201进行掺杂。
请参考图6，自所述掩膜层206的第一侧壁261一侧向所述第一鳍部201进行第一轻掺杂注入，所述第一轻掺杂注入具有第一注入角度A1，所述第一注入角度A1的正切值小于或等于所述掩膜层206的厚度除以所述第二距离L2(如图5所示)的值。
所述第一轻掺杂注入用于在所述第一栅极结构205(如图4所示)两侧的第一鳍部201内形成第一轻掺杂区。由所述第一栅极结构205覆盖的第一鳍部201侧壁和顶部用于形成沟道区，因此所述第一轻掺杂区覆盖第一鳍部201的侧壁和顶部表面。因此，所述第一轻掺杂注入需要具有相对于衬底200表面倾斜的角度，以实现对第一鳍部201侧壁的注入。
在本实施例中，所述第一区域I用于形成上拉晶体管，所述上拉晶体管为PMOS晶体管，因此所述第一轻掺杂注入在所述第一鳍部201内注入P型离子。
在本实施例中，所述第一鳍部201的第三侧壁213与第四侧壁214之间的距离为13纳米～15纳米，所述第一栅极结构205覆盖于所述第三侧壁213和第四侧壁214表面，则所述第一鳍部201沿沟道区宽度方向的尺寸较小。所述第一轻掺杂注入对所述第一鳍部201的第三侧壁213进行注入，所注入的离子容易扩散至第四侧壁214，从而形成覆盖第三侧壁213和第四侧壁214的第一轻掺杂区。
在本实施例中，所述第一轻掺杂注入具有第一注入方向，所述第一注入方向与所述衬底200表面的夹角为第一注入角度A1；所述第一注入角度A1为75°～80°。
由于所述掩膜层206的厚度较厚，为了保证所述第一轻掺杂注入能够对高于隔离层203表面的第三侧壁213进行注入，所述第一注入角度A1也较大。另一方面，为了避免所述第一轻掺杂注入对第二鳍部202进行掺杂，所述第一注入角度A1需要小于或等于前述第一角度。
在本实施例中，所述第一注入角度A1的正切值小于或等于所述掩膜层206的厚度除以所述第二距离L2的值；其中，所述掩膜层206的厚度除以所述第二距离L2的值即所述第一角度的正切值；从而，所述第一注入角度A1小于或等于所述第一角度。由此保证了所述第一轻掺杂注入不在所述第二鳍部202内掺杂离子。
所述第一轻掺杂注入工艺的参数包括：注入离子包括N型离子，所述N型离子包括砷离子或磷离子，能量为1KeV～8KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；或者，注入离子包括P型离子，所述P型离子包括硼离子或铟离子，能量为1KeV～5KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；当所述P型离子包括硼离子时，工艺气体包括BF2。
请参考图7，自所述掩膜层206的第二侧壁262一侧向所述第二鳍部202进行第二轻掺杂注入，所述第二轻掺杂注入具有第二注入角度A2，所述第二注入角度A2的正切值小于或等于所述掩膜层206的厚度除以所述第四距离L4(如图5所示)的值。
所述第二轻掺杂注入用于在所述第二栅极结构204(如图4所示)两侧的第二鳍部202内形成第二轻掺杂区。由所述第二栅极结构204覆盖的第二鳍部202侧壁和顶部用于形成沟道区，因此所述第二轻掺杂区覆盖第二鳍部202的侧壁和顶部表面。因此，所述第二轻掺杂注入需要具有相对于衬底200表面倾斜的角度，以实现对第二鳍部202侧壁的注入。
在本实施例中，所述第一区域I用于形成上拉晶体管，所述上拉晶体管为PMOS晶体管，因此所述第二轻掺杂注入在所述第二鳍部202内注入P型离子。在其它实施例中，所述第二鳍部202用于形成NMOS晶体管，所述第二轻掺杂注入在所述第二鳍部202内注入N型离子。
在本实施例中，所述第二鳍部202的第五侧壁225与第六侧壁226之间的距离为13纳米～15纳米，所述第二栅极结构204覆盖于所述第五侧壁225和第六侧壁226表面，则所述第二鳍部202沿沟道区宽度方向的尺寸较小。所述第二轻掺杂注入对所述第二鳍部202的第五侧壁225进行注入，所注入的离子容易扩散至第六侧壁226，从而形成覆盖第五侧壁225和第六侧壁226的第二轻掺杂区。
在本实施例中，所述第二轻掺杂注入具有第二注入方向，所述第二注入方向与所述衬底200表面的夹角为第二注入角度A2；所述第一注入角度A2为75°～80°。
由于所述掩膜层206的厚度较厚，为了保证所述第二轻掺杂注入能够对高于隔离层203表面的第五侧壁225进行注入，所述第二注入角度A2也较大。另一方面，为了避免所述第二轻掺杂注入对第一鳍部201进行掺杂，所述第二注入角度A1需要小于或等于前述第三角度。
在本实施例中，所述第二注入角度A2的正切值小于或等于所述掩膜层206的厚度除以所述第四距离L4的值；其中，所述掩膜层206的厚度除以所述第四距离L4的值即所述第三角度的正切值；从而，所述第二注入角度A2小于或等于所述第三角度。由此保证了所述第二轻掺杂注入不在所述第一鳍部201内掺杂离子。
所述第二轻掺杂注入工艺的参数包括：注入离子包括N型离子，所述N型离子包括砷离子或磷离子，能量为1KeV～8KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；或者，注入离子包括P型离子，所述P型离子包括硼离子或铟离子，能量为1KeV～5KeV，剂量为1.0E14atoms/cm2～2.0E15atoms/cm2；当所述P型离子包括硼离子时，工艺气体包括BF2。
综上，本实施例中，所述第一鳍部侧壁到第一侧壁的最小距离为第二距离，所述第二鳍部侧壁到第一侧壁的最小距离为第三距离，即所述第二鳍部位于第一鳍部和第一侧壁之间。若所述第一鳍部的侧壁上具有与隔离层表面相交的第一边界，且所述掩膜层第一侧壁的顶部到所述第一边界具有距离最小的第一连线，则所述第一连线与所述隔离层表面具有第一夹角；因此，所述掩膜层的厚度除以所述第二距离的值即所述第一夹角的正切值。相应的，所述第一鳍部侧壁到第二鳍部侧壁的最小距离为第一距离，若所述第二鳍部顶部到所述第一边界具有距离最小的第二连线，且所述第二连线与所述隔离层表面之间具有第二夹角，则所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值即所述第二夹角的正切值。由于所述掩膜层的厚度除以所述第二距离的值、大于所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值，即所述第一夹角大于第二夹角。当所述第一轻掺杂注入自所述掩膜层第一侧壁一侧向第一鳍部进行注入时，所述第一轻掺杂注入具有第一注入角度，且所述第一注入角度的正切值小于或等于所述掩膜层的厚度除以所述第二距离的值，使得所述第一轻掺杂注入能够对第一鳍部的一侧侧壁和顶部进行注入，同时能够避免所述第一轻掺杂注入对所述第二鳍部进行注入。因此，能够保证第一鳍部内所形成的轻掺杂区内掺杂浓度均匀，由第一鳍部形成的鳍式场效应晶体管的性能稳定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底相邻的第一区域和第二区域，所述第一区域用于形成上拉晶体管，所述第二区域用于形成下拉晶体管，所述上拉晶体管为PMOS晶体管，所述第一区域的衬底表面具有相邻的第一鳍部和第二鳍部，所述衬底表面具有隔离层，所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，且所述隔离层覆盖部分第一鳍部和第二鳍部的侧壁，高于或齐平于所述隔离层的第一鳍部侧壁到第二鳍部侧壁的最小距离为第一距离；
在所述隔离层表面形成掩膜层，所述掩膜层的厚度为2100埃～2900埃，所述掩膜层具有暴露出第一区域隔离层、第一鳍部和第二鳍部的开口，所述开口具有相对的第一侧壁和第二侧壁，高于或齐平于所述隔离层的第一鳍部侧壁到第一侧壁的最小距离为第二距离，高于或齐平于所述隔离层的第二鳍部侧壁到第一侧壁的最小距离为第三距离，所述第三距离小于第二距离，且所述掩膜层的厚度除以所述第二距离的值、大于所述第二鳍部顶部到隔离层表面的距离除以所述第一距离的值，高于或齐平于所述隔离层的第二鳍部侧壁到掩膜层第二侧壁的最小距离为第四距离，高于或齐平于所述隔离层的第一鳍部侧壁到掩膜层第二侧壁的最小距离为第五距离，所述第五距离小于第四距离，且所述掩膜层的厚度除以所述第四距离的值、大于所述第一鳍部顶部到隔离层表面的距离除以所述第一距离的值；
自所述掩膜层的第一侧壁一侧向所述第一鳍部进行第一轻掺杂注入，所述第一轻掺杂注入具有第一注入方向，所述第一轻掺杂注入具有第一注入角度，所述第一注入方向与所述衬底表面的夹角为所述第一注入角度，所述第一注入角度为75°～80°，所述第一注入角度的正切值小于或等于所述掩膜层的厚度除以所述第二距离的值；
自所述掩膜层的第二侧壁一侧向所述第二鳍部进行第二轻掺杂注入，所述第二轻掺杂注入具有第二注入角度，所述第二注入角度的正切值小于或等于所述掩膜层的厚度除以所述第四距离的值。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层为图形化的光刻胶层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一轻掺杂注入不在所述第二鳍部内掺杂离子。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部具有相对的第三侧壁和第四侧壁，所述第三侧壁到掩膜层第一侧壁的距离小于第四侧壁到掩膜层第一侧壁的距离。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一轻掺杂注入对所述第一鳍部的第三侧壁进行注入。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第三侧壁和第四侧壁之间的最小距离为13纳米～15纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二轻掺杂注入具有第二注入方向，所述第二注入方向与所述衬底表面的夹角为第二注入角度。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二注入角度为75°～80°。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二轻掺杂注入不在所述第一鳍部内掺杂离子。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二鳍部具有相对的第五侧壁和第六侧壁，所述第五侧壁到掩膜层第二侧壁的距离小于第六侧壁到掩膜层第二侧壁的距离。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二轻掺杂注入对所述第二鳍部的第五侧壁进行注入。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第五侧壁和第六侧壁之间的最小距离为13纳米～15纳米。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在进行第二轻掺杂注入之前，形成横跨所述第二鳍部的第二栅极结构，所述第二栅极结构位于部分第二鳍部的侧壁和顶部表面；在所述第二栅极结构两侧的第二鳍部内进行第二轻掺杂注入，形成第二轻掺杂区。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二轻掺杂注入工艺的参数包括：注入离子包括N型离子，所述N型离子包括砷离子或磷离子，能量为1KeV～8KeV，剂量为1.0E14 atoms/cm2～2.0E15atoms/cm2；或者，注入离子包括P型离子，所述P型离子包括硼离子或铟离子，能量为1KeV～5KeV，剂量为1.0E14 atoms/cm2～2.0E15 atoms/cm2；当所述P型离子包括硼离子时，工艺气体包括BF2。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一轻掺杂注入工艺的参数包括：注入离子包括N型离子，所述N型离子包括砷离子或磷离子，能量为1KeV～8KeV，剂量为1.0E14 atoms/cm2～2.0E15atoms/cm2；或者，注入离子包括P型离子，所述P型离子包括硼离子或铟离子，能量为1KeV～5KeV，剂量为1.0E14 atoms/cm2～2.0E15 atoms/cm2；当所述P型离子包括硼离子时，工艺气体包括BF2。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在进行第一轻掺杂注入之前，形成横跨所述第一鳍部的第一栅极结构，所述第一栅极结构位于部分第一鳍部的侧壁和顶部表面；在所述第一栅极结构两侧的第一鳍部内进行第一轻掺杂注入，形成第一轻掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510372856.6A CN106328528B (zh) | 2015-06-30 | 2015-06-30 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510372856.6A CN106328528B (zh) | 2015-06-30 | 2015-06-30 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106328528A CN106328528A (zh) | 2017-01-11 |
| CN106328528B true CN106328528B (zh) | 2020-03-10 |
Family
ID=57722904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510372856.6A Active CN106328528B (zh) | 2015-06-30 | 2015-06-30 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106328528B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148377A (zh) * | 2017-06-27 | 2019-01-04 | 中芯国际集成电路制造(上海)有限公司 | 静态随机存储器的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130008A (zh) * | 2010-01-19 | 2011-07-20 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN102318046A (zh) * | 2009-02-10 | 2012-01-11 | 国际商业机器公司 | 通过倾斜离子注入来形成鳍和鳍式fet |
| CN104347508A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8946031B2 (en) * | 2012-01-18 | 2015-02-03 | United Microelectronics Corp. | Method for fabricating MOS device |
-
2015
- 2015-06-30 CN CN201510372856.6A patent/CN106328528B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102318046A (zh) * | 2009-02-10 | 2012-01-11 | 国际商业机器公司 | 通过倾斜离子注入来形成鳍和鳍式fet |
| CN102130008A (zh) * | 2010-01-19 | 2011-07-20 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN104347508A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106328528A (zh) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11515418B2 (en) | Vertical tunneling FinFET | |
| US9613960B2 (en) | Fin field effect transistors and fabrication method thereof | |
| US9653593B2 (en) | Method of fabricating FinFET device and structure thereof | |
| US9607995B2 (en) | Semiconductor structure and fabrication method thereof, and static random access memory cell | |
| US11114551B2 (en) | Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions | |
| US10490457B2 (en) | Fin field-effect transistor and fabrication method thereof | |
| US11004752B2 (en) | Fin field-effect transistor | |
| US9343371B1 (en) | Fabricating fin structures with doped middle portions | |
| CN106373924B (zh) | 半导体结构的形成方法 | |
| CN106558614B (zh) | 半导体结构及其形成方法 | |
| US11075270B2 (en) | Semiconductor structure and method for forming the same | |
| CN107785313B (zh) | 半导体结构及其形成方法 | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| CN107437506B (zh) | 半导体结构的形成方法 | |
| CN115295494A (zh) | 一种半导体结构的制作方法 | |
| CN109285778B (zh) | 半导体器件及其形成方法 | |
| CN106328528B (zh) | 半导体结构的形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| US11482603B2 (en) | Semiconductor device and fabrication method thereof | |
| CN106328691B (zh) | 半导体结构的形成方法 | |
| CN104465377A (zh) | Pmos晶体管及其形成方法 | |
| CN112151452B (zh) | 半导体结构及其形成方法 | |
| KR20070002605A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| CN107731687B (zh) | 半导体结构的形成方法 | |
| CN115565877A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |