CN107731687B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN107731687B
CN107731687B CN201610662870.4A CN201610662870A CN107731687B CN 107731687 B CN107731687 B CN 107731687B CN 201610662870 A CN201610662870 A CN 201610662870A CN 107731687 B CN107731687 B CN 107731687B
Authority
CN
China
Prior art keywords
forming
layer
core region
repair
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610662870.4A
Other languages
English (en)
Other versions
CN107731687A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610662870.4A priority Critical patent/CN107731687B/zh
Publication of CN107731687A publication Critical patent/CN107731687A/zh
Application granted granted Critical
Publication of CN107731687B publication Critical patent/CN107731687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法，包括：形成衬底；形成伪栅结构；填充介质层；形成注入开口；注入修复离子；去除注入开口底部的氧化层；在露出的核心区鳍部表面形成界面层；进行修复处理，使修复离子修复核心区鳍部与界面层的界面。本发明通过在形成去除核心区伪栅结构的伪栅极形成注入开口之后，向注入开口底部氧化层下方的核心区鳍部注入修复离子；之后再形界面层，并通过修复处理，使修复离子修复核心区鳍部与界面层的界面。修复离子能够饱和鳍部表面的悬挂键，从而提高核心区鳍部与界面层之间的界面性能，进而改善所形成半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。
背景技术
半导体器件按照功能区分主要分为核心(Core)器件和输入输出(Input andOutput,IO)器件。其中，核心器件包括核心MOS器件，输入输出器件包括输入输出MOS器件。为了减小半导体器件的尺寸，提高半导体器件的集成度，核心器件的尺寸小于输入输出器件的尺寸。此外，输入输出器件的工作电压比核心器件的工作电压大得多，以获得更强的驱动能力。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层厚度越厚，因此，输入输出MOS器件的栅介质层厚度通常大于核心MOS器件栅介质层的厚度。
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。
对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而造成晶体管的可靠性和稳定性下降。
为解决以上问题，一种以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG，High K Metal Gate)晶体管。但是引入高K金属栅晶体管的核心器件，往往存在性能不良的问题。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，以提高所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有鳍部，所述衬底包括用于形成核心器件的核心区，位于所述核心区衬底上的鳍部为核心区鳍部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖部分所述鳍部的侧壁和顶部表面，所述伪栅结构包括依次位于所述鳍部上的氧化层和伪栅极，位于所述核心区鳍部上的伪栅结构为核心区伪栅结构；在所述伪栅结构之间填充介质层，所述介质层露出所述伪栅极的顶部表面；去除所述核心区伪栅结构的伪栅极，在核心区衬底上的所述介质层内形成露出所述氧化层的注入开口；向所述注入开口底部氧化层下方的核心区鳍部注入修复离子；去除所述注入开口底部的所述氧化层，露出核心区鳍部表面；在露出的所述核心区鳍部表面形成界面层；进行修复处理，使所述修复离子修复所述核心区鳍部与所述界面层的界面。
可选的，所述修复离子包括：氟离子。
可选的，向所述注入开口底部氧化层下方的核心区鳍部注入修复离子的步骤包括：所述修复离子的注入深度在
Figure BDA0001076545000000021
到
Figure BDA0001076545000000022
范围内。
可选的，向所述注入开口底部氧化层下方的核心区鳍部注入修复离子的步骤包括：所述修复注入的注入能量在1KeV到20KeV范围内，注入剂量1.0E14atom/cm2到1.0E17atom/cm2范围内。
可选的，进行修复处理的步骤包括：通过退火处理进行所述修复处理。
可选的，通过退火处理进行所述修复处理的步骤中，所述退火处理的温度在700℃到1000℃范围内。
可选的，通过退火处理进行所述修复处理的步骤中，所述退火处理的时间在0s到20s范围内。
可选的，通过退火处理进行所述修复处理的步骤包括：采用尖峰退火或激光退火的方式进行所述修复处理。
可选的，形成所述界面层的步骤包括：通过化学氧化的方式形成所述界面层。
可选的，所述界面层的材料包括：氧化物。
可选的，形成界面层的步骤中，所述界面层的厚度小于所述氧化层的厚度。
可选的，所述界面层的厚度在
Figure BDA0001076545000000031
到
Figure BDA0001076545000000032
范围内。
可选的，形成界面层之后，进行修复处理之前，所述形成方法还包括：在所述注入开口的底部和侧壁上依次形成栅介质层和帽层。
可选的，所述栅介质层包括高K介质层。
可选的，所述帽层包括氮化钛层。
可选的，形成衬底的步骤中，所述衬底还包括：用于形成输入输出器件的外围区，位于所述外围区衬底上的鳍部为外围区鳍部；形成所述伪栅结构的步骤中，位于外围区鳍部上的伪栅结构为外围区伪栅结构；去除所述注入开口底部的所述氧化层之后，形成界面层之前，所述形成方法还包括：去除所述外围区伪栅结构的伪栅极，在外围区衬底上的所述介质层内形成栅极开口，所述栅极开口的底部露出所述外围区鳍部上的氧化层。
可选的，在形成界面层之后，进行修复处理之前，所述形成方法还包括：在所述栅极开口底部和侧壁依次形成栅介质层和帽层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过在形成去除核心区伪栅结构的伪栅极形成注入开口之后，向所述注入开口底部氧化层下方的核心区鳍部注入修复离子；之后再形界面层，并通过修复处理，使修复离子修复所述核心区鳍部与所述界面层的界面。所述修复离子能够饱和所述鳍部表面的悬挂键，从而提高核心区鳍部与界面层之间的界面性能，进而改善所形成半导体结构的性能。
附图说明
图1至图9是本发明半导体结构形成方法一实施例各个步骤对应的剖面示意图。
具体实施方式
由背景技术可知，引入高K金属栅晶体管的核心器件，往往存在性能不良的问题。现结合现有技术中半导体结构的结构分析其性能问题的原因。
由于核心器件和输入输出器件的工作电压不同，核心器件和输入输出器件栅介质层的厚度不同。具体地，核心器件介质层的厚度通常小于输入输出器件的介质层厚度。
现有技术中，通常在形成鳍部之后，通过热氧化的方式在所述鳍部表面形成氧化层，并在氧化层上形成伪栅极，所述伪栅极和所述氧化层构成伪栅结构。在形成源区和漏区之后，再去除伪栅极形成开口，并在开口内形成金属栅极。
为了改善金属栅极结构与鳍部表面的界面性质，在核心区形成金属栅极的过程中，通过去除所述氧化层，并在开口底部重新形成界面层，从而使核心器件具有较小的介质层厚度。此外，为了控制所形成金属栅极的等效氧化层厚度(equivalent oxidethickness,EOT)，控制所形成界面层的厚度，所述界面层往往通过化学氧化的方式形成。
但是化学氧化方式会损伤所述鳍部表面，在核心区的鳍部表面形成悬挂键。所述悬挂键的形成会使所形成界面层和所述鳍部之间界面性能变差，从而影响所形成半导体结构的可靠性。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有鳍部，所述衬底包括用于形成核心器件的核心区，位于所述核心区衬底上的鳍部为核心区鳍部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖部分所述鳍部的侧壁和顶部表面，所述伪栅结构包括依次位于所述鳍部上的氧化层和伪栅极，位于所述核心区鳍部上的伪栅结构为核心区伪栅结构；在所述伪栅结构之间填充介质层，所述介质层露出所述伪栅极的顶部表面；去除所述核心区伪栅结构的伪栅极，在核心区衬底上的所述介质层内形成露出所述氧化层的注入开口；向所述注入开口底部氧化层下方的核心区鳍部注入修复离子；去除所述注入开口底部的所述氧化层，露出核心区鳍部表面；在露出的所述核心区鳍部表面形成界面层；进行修复处理，使所述修复离子修复所述核心区鳍部与所述界面层的界面。
本发明通过在形成去除核心区伪栅结构的伪栅极形成注入开口之后，向所述注入开口底部氧化层下方的核心区鳍部注入修复离子；之后再形界面层，并通过修复处理，使修复离子修复所述核心区鳍部与所述界面层的界面。所述修复离子能够饱和所述鳍部表面的悬挂键，从而提高核心区鳍部与界面层之间的界面性能，进而改善所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图9，示出了本发明半导体结构形成方法一实施例各个步骤中间结构的剖面示意图。
参考图1，形成衬底100，所述衬底100上具有鳍部110，所述衬底100包括用于形成核心器件的核心区100c，位于所述核心区100c衬底100上的鳍部110为核心区鳍部100c。
所述衬底100还包括用于形成输入输出器件的外围区100i，位于外围区100i衬底上的鳍部为外围区鳍部110i。
形成所述衬底100和所述鳍部110的步骤包括：
参考图1，首先提供基底，并在所述基底表面形成图形化的第一掩膜120；以所述第一掩膜120为掩膜，通过各向异性干法刻蚀工艺刻蚀所述基底，形成所述衬底100以及位于所述衬底上的鳍部110。
所述基底用于提供半导体工艺操作平台，以及刻蚀形成鳍部110。
本实施例中，所述基底的材料为单晶硅，所以所述衬底100和所述鳍部110的材料均为单晶硅。
在本发明其他实施例中，所述基底的材料还可以为多晶硅或者非晶硅；所述基底也可以选自硅、锗、砷化镓或硅锗化合物；所述基底还可以是其他半导体材料。
在本发明的其他实施例中，所述基底还可以选自具有外延层或外延层上硅结构。具体的，所述基底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所形成鳍部的高度。
图形化的第一掩膜120用于定义所述鳍部110的位置和尺寸。
形成图形化的第一掩膜120的步骤包括：在所述基底表面形成第一掩膜材料层；在所述第一掩膜材料层表面形成第一图形化层；以所述第一图形化层为掩膜刻蚀所述第一掩膜材料层直至露出所述基底表面，形成图形化的第一掩膜120。具体的，所述图形化的第一掩膜材料为氮化硅。
所述第一图形化层可以为图形化的光刻胶层，采用涂布工艺和光刻工艺形成。此外为了缩小所述鳍部的特征尺寸，以及相邻鳍部之间的距离，本发明其他实施例中，所述第一图形化层还可以采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double DoublePatterned，SaDDP)工艺。
需要说明的是，本实施例中，在形成图形化的第一掩膜120的步骤之前，所述形成方法还可以包括在所述半导体衬底表面形成缓冲层(图中未示出)，以改善减小所述第一掩膜120和所述基底之间晶格失配的问题。具体的，本实施例中所述缓冲层的材料为氧化物。
此外，在形成鳍部的过程中，所形成的衬底100和鳍部110表面可能存在损伤或微小的凹凸不平，为了对所述衬底100和所述鳍部110表面的损伤或凹凸不平进行修复，以改善所形成半导体结构的性能，本实施例中，在形成鳍部110的步骤之后，所述形成方法还包括：在所述衬底100以及鳍部110的表面形成内衬氧化层(Liner oxide)(图中未示出)。
所述内衬氧化层还可以圆滑所述衬底100以及鳍部110表面的尖角，并充当后续所形成的膜层与所述衬底100以及鳍部110之间的缓冲层，以减小晶格失配。具体的，可以通过化学气相沉积或热氧化的方式形成所述内衬氧化层。
但是通过形成内衬氧化层的方法修复损伤的做法仅为一示例。在本发明的其他实施例中，也可以不形成所述内衬氧化层，通过对所述衬底和所述鳍部进行退火处理以修复损伤。
本实施例中，相邻鳍部110之间还形成有隔离结构130，以实现电隔离。
所述隔离结构130的材料可以为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
具体的，所述隔离结构130的形成步骤包括：首先，形成隔离材料层，所述隔离材料层填充于相邻鳍部110之间，且所述隔离材料层的顶部表面高于所述鳍部的顶部表面。
所述隔离材料层的形成工艺为化学气相沉积工艺或物理气相沉积工艺。随着半导体器件密度的提高，相邻鳍部110之间的尺寸相应缩小，使得相邻鳍部之间沟槽的深宽比增大，为了使所述隔离材料层能够充分填充于相邻鳍部之间的沟槽，形成所述隔离材料层的步骤包括：采用流体化学气相沉积工艺(Flowable Chemical Vapor Deposition,FCVD)形成所述隔离材料层。
本实施例中，通过流体化学气相沉积形成所述隔离材料层的做法仅为一示例，本发明其他实施例中，所述隔离材料层还可以采用等离子体增强化学气相沉积工艺或高深宽比化学气相沉积工艺(HARP)等其他工艺形成。
在形成隔离材料层之后，去除所述隔离材料层顶部的部分厚度，露出所述鳍部110的部分侧壁以形成隔离结构130。
去除所述隔离材料层顶部的部分厚度的步骤包括：平坦化所述隔离材料层，为后续半导体工艺提供平整的操作表面；通过回刻工艺去除所述隔离材料层的部分厚度，露出所述鳍部的部分侧壁以形成隔离结构130。其中，所述平坦化工艺为化学机械抛光工艺；所述回刻蚀工艺为各向异性的干法刻蚀工艺。
结合参考图2和图3，其中，所述图3是图2中A方向的视图。形成横跨所述鳍部的伪栅结构140，所述伪栅结构140覆盖部分所述鳍部的侧壁和顶部表面，所述伪栅结构140包括依次位于所述鳍部上的氧化层141和伪栅极142，位于所述核心区鳍部110c上的伪栅结构为核心区伪栅结构。
需要说明的是，本实施例中，形成衬底100之后，形成伪栅结构140之前，所述形成方法还包括：去除所述第一掩膜120(如图2所示)，以露出所述鳍部110的顶部表面。
此外，去除所述第一掩膜120之后，所述形成方法还包括：在所述鳍部表面形成牺牲层(Sacrifice Oxide,SAC)，防止后续的离子注入工艺对所述鳍部造成损伤；对所述鳍部进行离子注入，以调节所形成晶体管的阈值电压；之后，再去除所述牺牲层，从而去除所述离子注入过程中所造成的损伤，提高所形成半导体结构的性能。
所述伪栅结构140用于定义后续所形成栅极结构的尺寸和位置。
如图2所示，所述伪栅结构140包括氧化层141和伪栅极142。具体的，形成所述伪栅结构140的步骤包括：形成覆盖所述鳍部表面的氧化层141；在所述氧化层141表面形成所述伪栅极142。
所述氧化层141的材料为氧化硅。具体的，所述氧化层141可以通过热氧化的方式在所述鳍部侧壁和顶部表面形成。例如，所述热氧化方式可以为原位蒸汽生成工艺，具体工艺参数包括：反应温度为900℃至1100℃，压力为4T至10T，氢气流量为0.2slm至2slm，氧气流量为10slm至40slm，反应时间为5s至30s。具体的，所述氧化层的厚度为
Figure BDA0001076545000000081
至
Figure BDA0001076545000000082
采用热氧化方式形成所述氧化层141的做法，能够有效修复所述鳍部表面的工艺损伤，提高所形成半导体结构的性能。此外，热氧化方式所形成的氧化层141与鳍部之间的界面性能较好，也有利于半导体结构性能的提升。
所述伪栅极142的材料为多晶硅。具体的，形成所述伪栅极142的步骤包括：在所述衬底100、所述氧化层141的表面形成伪栅材料层；对所述伪栅材料层进行平坦化处理，并在平坦化后的伪栅材料层表面形成图形化的第二掩膜(图中未标示)，所述第二掩膜用于定义所述伪栅极142的尺寸和位置；以图形化的所述第二掩膜为掩膜，刻蚀所述伪栅材料层，直至露出所述氧化层141以及所述隔离结构130的表面，形成所述伪栅极142。
此外，所述伪栅结构140还包括位于所述第二掩膜和所述伪栅极142侧壁的偏移侧墙(图中未标示)以及位于偏移侧墙侧壁表面的侧墙(图中未示出)。所述偏移侧墙用于保护所述伪栅极142的侧壁表么，并用于定义后续所形成源区或漏区的轻掺杂区(LDD)相对于伪栅极142的位置；所述侧墙用于定义源区或漏区与所述伪栅极142的相对位置。具体的，所述偏移侧墙的材料可以为氮化硅；所述侧墙的材料可以为氧化硅、氮化硅以及氮氧化硅中的一种或多种组合。
如图3所示，本实施例中，位于核心区鳍部110c上的伪栅结构140为核心区伪栅结构，位于外围区鳍部110c上的伪栅结构140为外围区伪栅结构。
由于工作电压不同，核心器件和输入输出器件的栅介质层厚度不同。具体的，输入输出器件的栅介质层厚度大于所述核心器件的栅介质层厚度。所以后续工艺并不去除所述外围区伪栅结构的氧化层，所述外围区伪栅结构的氧化层作为输入输出器件栅介质层的一部分，从而获得较大的栅介质层厚度。而对于核心器件而言，后续工艺会去除所述核心区伪栅结构的氧化层，再重新形成厚度较小的界面层，从而减小栅介质层的厚度。
参考图4，在所述伪栅结构140之间填充介质层160，所述介质层160露出所述伪栅极142的顶部表面。
需要说明的是，本实施例中，形成伪栅结构140之后，形成介质层160之前，所述形成方法还包括：在所述伪栅结构140两侧的鳍部内形成源区或漏区150。
具体的，所述源区或漏区150为抬升式(raised)的源区或漏区。所述源区或漏区150的形成步骤包括：在所述伪栅结构140两侧的鳍部110内形成凹槽；采用外延工艺在向所述凹槽内填充半导体材料形成应力层；在所述应力层内掺杂离子以形成源区或漏区150。
本实施例中，所形成半导体结构中的晶体管为PMOS晶体管，因此所述源区或漏区150的应力层材料为P型离子掺杂的锗硅材料。而且所述源区或漏区150具有“∑”形应力层，且所述“∑”形应力层侧壁上具有指向伪栅结构140底部的尖角，以向位于伪栅结构140底部的沟道内引入更大的应力。
但是形成PMOS晶体管的做法仅为一示例，本发明其他实施例中，所形成半导体结构中的晶体管也可以为NMOS晶体管。当所形成晶体管为NMOS晶体管时，所述源区或漏区的应力层材料可以为N型离子掺杂的碳硅材料。
此外，形成源区或漏区150之后，形成介质层160之前，所述形成方法还可以包括形成接触孔刻蚀停止层(Contact Etch Stop Layer,CESL)(图中未示出)，所述接触孔刻蚀停止层覆盖所述鳍部110、所述伪栅结构140侧壁以及所述源区或漏区150表面。具体的，所述接触孔刻蚀停止层的材料包括氮化硅，可以通过化学气相沉积、物理气相沉积或者原子层沉积等膜层沉积方式形成。
所述介质层160用于实现不同器件层之间的电隔离，还用于定义所述栅极结构的形状和位置。
本实施例中，所述介质层160的材料为氧化硅。在本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种组合。
所述介质层160的形成步骤包括：在相邻伪栅结构140之间填充介质材料层，所述介质材料层的顶部表面高于所述伪栅结构140的顶部表面；平坦化所述介质材料层，直至露出所述伪栅极142的顶部表面。
具体的，填充所述介质材料层的步骤可以通过流体化学气相沉积(FCVD)的方式实现；平坦化所述介质材料层的步骤可以通过化学机械研磨的工艺实现。
参考图5，去除所述核心区伪栅结构的伪栅极142，在核心区100c衬底100上的所述介质层160内形成露出所述氧化层141的注入开口170。
由于本实施例中，所述衬底100还包括用于形成输入输出器件的外围区100i，因此去除所述核心区伪栅结构的伪栅极142的步骤包括：形成位于所述外围区100i的第三掩膜；以所述第三掩膜为掩膜，去除所述核心区伪栅结构的伪栅极142，在所述核心区100c衬底100上的所述介质层160内形成所述注入开口170。
所述第三掩膜用于在去除所述核心区伪栅结构的伪栅极142的过程中保护外围区100i，防止半导体工艺对外围区100i衬底上半导体结构的造成影响。
具体的，所述第三掩膜的材料包括光刻胶，可以通过曝光和刻蚀方式在所述核心区基底表面形成。此外，为了获得更好的光刻效果，本实施例中，所述第三掩膜还可以包括底部抗反射层(Bottom Anti-Reflect Coating,BARC)。
去除所述核心区伪栅结构的伪栅极142的步骤包括：以所述第三掩膜为掩膜，采用四甲基氢氧化铵(TMAH)湿法刻蚀的方式去除所述核心区伪栅结构的伪栅极142。
继续参考图5，进行修复注入，向所述注入开口170底部氧化层141下方的核心区鳍部110c内注入修复离子。
后续工艺会去除所述注入开口170底部露出的所述核心区伪栅结构的氧化层141，再重新形成厚度较小的界面层。去除所述核心区伪栅结构的氧化层141的工艺会对所述核心区鳍部110c的表面造成损伤，从而会影响所述核心区鳍部110c和后续形成的界面层之间的界面性能，从而影响所形成半导体结构的性能。所述修复离子用于修复所述核心区鳍部110c的表面损伤，从而提高所形成半导体结构的性能。
具体的，所述修复离子包括氟离子。由于去除所述核心区伪栅结构氧化层141过程中，所述核心区鳍部110c表面会形成较多悬挂键。氟离子用于饱和所述核心区鳍部110c表面的悬挂键，从而提高所述核心区鳍部110c表面与后续形成的界面层之间的界面性能。
如果所述修复注入步骤中，所述修复离子的注入深度过大，则所述修复离子与所述核心区鳍部110c表面之间的距离过大，难以实现对所述核心区鳍部110c表面悬挂键的修复作用；如果所述修复离子的注入深度过小，则容易造成修复离子流失过多，降低修复效果。本实施例中，向所述注入开口底部氧化层下方的核心区鳍部110c注入修复离子的步骤包括：所述修复离子的注入深度在
Figure BDA0001076545000000111
到
Figure BDA0001076545000000112
范围内。
具体的，向所述注入开口170底部氧化层下方的核心区鳍部110c注入修复离子的步骤包括：所述修复注入的注入能量在1KeV到20KeV范围内，注入剂量1.0E14atom/cm2到1.0E17atom/cm2范围内。
需要说明的是，虽然所述注入开口170底部的氧化层141能够在修复注入过程中保护所述核心区鳍部110c表面，避免所述修复注入的注入工艺在对所述核心区鳍部110c表面造成损伤。
此外，本实施例中，在进行修复注入的过程中，所述外围区伪栅结构的伪栅极142并没有被去除。因此在进行修复注入的过载中，所述外围区伪栅结构的伪栅极141能够有效的保护所述外围区伪栅结构的氧化层141，避免所述修复注入对所述氧化层141的绝缘性能造成影响，从而提高所形成半导体结构的性能。
结合参考图6，去除所述注入开口170底部的所述氧化层141，露出所述核心区鳍部110c的表面。
所述注入开口170底部氧化层141的去除，重新形成厚度更小的界面层的做法能够减小所述核心器件栅介质层的厚度。而且所述氧化层141的去除，也能够去除注入工艺所造成的损伤，提高所形成半导体结构中，核心器件栅介质层的质量，提高所形成半导体结构的性能。
本实施例中，去除所述注入开口170底部露出的所述氧化层141的步骤包括：以所述第三掩膜为掩膜，刻蚀去除所述注入开口170底部露出的所述氧化层141。具体的，可以通过氢氟酸湿法刻蚀的方式去除所述氧化层141。
结合参考图7，在露出的所述核心区鳍部110c表面形成界面层(Interfaciallayer,IL)190。
需要说明的是，本实施例中，所述衬底100还包括外围区100i。因此，去除所述注入开口170底部的所述氧化层141之后，形成界面层190之前，所述形成方法还包括：去除所述外围区伪栅结构140的伪栅极142(如图6所示)，在外围区100i衬底100上的所述介质层160内形成栅极开口182，所述栅极开口182的底部露出所述外围区100i鳍部110i上的氧化层141。具体的，所述栅极开口182可以通过湿法刻蚀的方式形成。
所述界面层190用于缓解后续形成的栅介质层和所述核心区鳍部110c表面的界面性能，改善所述栅介质层和所述核心区鳍部110c表面的晶格失配问题。具体的，所述界面层190的材料包括氧化物。
由于所述界面层190为氧化物层，因此所述界面层190的介电常数较小，远小于后续所形成栅介质层中高K介质层的介电常数。所以所述界面层190如果太厚，会使影响后续所形成栅极与沟道之间膜层的有效介电常数(Equivalent Oxide Thickness,EOT)较小，从而影响所形成半导体结构的性能。所以所述界面层190的厚度小于所述氧化层141的厚度。
具体的，本实施例中，所述界面层190的厚度在
Figure BDA0001076545000000131
到
Figure BDA0001076545000000132
范围内。所以，为了减小所形成界面层190的厚度，在形成所述界面层190的步骤包括：通过化学氧化的方式形成所述界面层190。
但是化学氧化的方式形成所述界面层190的做法，会造成所述核心区鳍部110c的表面损伤，在所述核心区鳍部110c表面形成悬挂键，所述悬挂键的存在会使所述界面层190与所述核心区鳍部110c之间界面性能退化，影响所形成半导体结构的性能。
参考图8，进行修复处理，使所述修复离子修复所述核心区鳍部110c与所述界面层190的界面。
具体的，进行修复处理的步骤包括：通过退火处理的方式进行所述修复处理。所述退火处理用于使所述修复离子扩散至所述核心区鳍部110c的表面，以饱和所述核心区鳍部110c的表面悬挂键，从而实现对所述核心区鳍部110c与所述界面层190的界面。本实施例中，所述退火处理包括：采用尖峰退火或激光退火的方式进行所述修复处理。
通过退火处理进行所述修复处理的过程中，如果所述退火处理的温度太低，难以使所述修复离子扩散至所述核心区鳍部110c的表面，难以实现修复的功能；如果所述修复处理的温度太高，则容易造成能源浪费、增加工艺难度的问题。本实施例中，通过退火处理进行所述修复处理的过程中，所述退火处理的温度在700℃到1000℃范围内。
此外，在进行修复处理的步骤中，如果所述退火处理的时间太短，则所述修复离子无法扩散至所述核心区鳍部110c的表面，难以实现修复核心区鳍部110c表面悬挂键的作用；如果所述退火处理的时间太长，则会造成能源浪费、增加工艺难度的问题。本实施例中，所述退火处理的时间在0s到20s范围内。
需要说明的是，本实施例中，所述注入开口170还用于形成高K金属栅极结构。因此形成界面层190之后，进行修复处理之前，所述形成方法还包括：在所述注入开口170的底部和侧壁依次形成栅介质层191和帽层192。
其中，所述栅介质层101包括由高K介质材料(介电常数大于3.9)形成的高K介质层。所述高K介质材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。所述界面层190的形成能够有效改善所述高K介质层和所述核心区鳍部110c之间的晶格失配问题，提高所形成半导体结构的性能。
所述帽层192包括由氮化钛材料形成的保护层。所述保护层用于防止后续所形成金属栅极的金属离子扩散，以改善所形成半导体结构的性能。
本实施例中，所述衬底100还包括外围区100i，所述外围区100i衬底100上介质层160内还形成有栅极开口182，所述栅极开口182也用于形成高K金属栅极结构。
因此形成界面层190之后，进行修复处理之前，所述形成方法还包括：在所述栅极开口192底部和侧壁依次形成栅介质层191和帽层192。需要说明的是，所述注入开口170底部和侧壁的栅介质层191和所述栅极开口182底部和侧壁的栅介质层191可以同时形成；所述注入开口170底部和侧壁的帽层192和所述注入开口170底部和侧壁的帽层192也可以同时形成。
此外，参考图9，在形成所述栅介质层191和所述帽层192之后，本实施例中，所述形成方法还包括：向所述注入开口170和所述栅极开口182填充导电材料，形成金属栅极193。形成金属栅极193的具体工艺与现有技术相同，本发明在此不再赘述。
综上，本发明通过在形成去除核心区伪栅结构的伪栅极形成注入开口之后，向所述注入开口底部氧化层下方的核心区鳍部注入修复离子；之后再形界面层，并通过修复处理，使修复离子修复所述核心区鳍部与所述界面层的界面。所述修复离子能够饱和所述鳍部表面的悬挂键，从而提高核心区鳍部与界面层之间的界面性能，进而改善所形成半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底上具有鳍部，所述衬底包括用于形成核心器件的核心区，位于所述核心区衬底上的鳍部为核心区鳍部；
形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖部分所述鳍部的侧壁和顶部表面，所述伪栅结构包括依次位于所述鳍部上的氧化层和伪栅极，位于所述核心区鳍部上的伪栅结构为核心区伪栅结构；
在所述伪栅结构之间填充介质层，所述介质层露出所述伪栅极的顶部表面；
去除所述核心区伪栅结构的伪栅极，在核心区衬底上的所述介质层内形成露出所述氧化层的注入开口；
向所述注入开口底部氧化层下方的核心区鳍部注入修复离子；
去除所述注入开口底部的所述氧化层，露出核心区鳍部表面；
在露出的所述核心区鳍部表面形成界面层；
形成界面层后，通过退火处理进行修复处理，使所述修复离子修复所述核心区鳍部与所述界面层的界面。
2.如权利要求1所述的形成方法，其特征在于，向所述注入开口底部氧化层下方的核心区鳍部注入修复离子的步骤包括：所述修复离子的注入深度在
Figure FDA0002885515350000011
到
Figure FDA0002885515350000012
范围内。
3.如权利要求1所述的形成方法，其特征在于，向所述注入开口底部氧化层下方的核心区鳍部注入修复离子的步骤包括：所述修复注入的注入能量在1KeV到20KeV范围内，注入剂量1.0E14atom/cm2到1.0E17atom/cm2范围内。
4.如权利要求1所述的形成方法，其特征在于，通过退火处理进行所述修复处理的步骤中，所述退火处理的温度在700℃到1000℃范围内。
5.如权利要求1所述的形成方法，其特征在于，通过退火处理进行所述修复处理的步骤中，所述退火处理的时间在0s到20s范围内。
6.如权利要求1所述的形成方法，其特征在于，通过退火处理进行所述修复处理的步骤包括：采用尖峰退火或激光退火的方式进行所述修复处理。
7.如权利要求1所述的形成方法，其特征在于，形成所述界面层的步骤包括：通过化学氧化的方式形成所述界面层。
8.如权利要求1或7所述的形成方法，其特征在于，所述界面层的材料包括：氧化物。
9.如权利要求1所述的形成方法，其特征在于，形成界面层的步骤中，所述界面层的厚度小于所述氧化层的厚度。
10.如权利要求9所述的形成方法，其特征在于，所述界面层的厚度在
Figure FDA0002885515350000021
到
Figure FDA0002885515350000022
范围内。
11.如权利要求1所述的形成方法，其特征在于，形成界面层之后，进行修复处理之前，所述形成方法还包括：在所述注入开口的底部和侧壁上依次形成栅介质层和帽层。
12.如权利要求11所述的形成方法，其特征在于，所述栅介质层包括高K介质层。
13.如权利要求11所述的形成方法，其特征在于，所述帽层包括氮化钛层。
14.如权利要求1所述的形成方法，其特征在于，形成衬底的步骤中，所述衬底还包括：用于形成输入输出器件的外围区，位于所述外围区衬底上的鳍部为外围区鳍部；
形成所述伪栅结构的步骤中，位于外围区鳍部上的伪栅结构为外围区伪栅结构；
去除所述注入开口底部的所述氧化层之后，形成界面层之前，所述形成方法还包括：
去除所述外围区伪栅结构的伪栅极，在外围区衬底上的所述介质层内形成栅极开口，所述栅极开口的底部露出所述外围区鳍部上的氧化层。
15.如权利要求14所述的形成方法，其特征在于，在形成界面层之后，进行修复处理之前，所述形成方法还包括：在所述栅极开口底部和侧壁依次形成栅介质层和帽层。
CN201610662870.4A 2016-08-12 2016-08-12 半导体结构的形成方法 Active CN107731687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610662870.4A CN107731687B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610662870.4A CN107731687B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN107731687A CN107731687A (zh) 2018-02-23
CN107731687B true CN107731687B (zh) 2021-05-04

Family

ID=61200952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610662870.4A Active CN107731687B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN107731687B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102399A1 (en) * 2008-10-29 2010-04-29 Sangjin Hyun Methods of Forming Field Effect Transistors and Devices Formed Thereby
CN104347503A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105529267A (zh) * 2014-10-22 2016-04-27 中芯国际集成电路制造(上海)有限公司 一种mosfet器件及其制造方法、电子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
KR101581690B1 (ko) * 2013-12-30 2015-12-31 서강대학교산학협력단 측면 확산 ｍｏｓ 소자 및 그의 제조 방법
CN104795331B (zh) * 2014-01-21 2018-08-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103985637B (zh) * 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN105448709B (zh) * 2014-07-08 2018-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管及其形成方法
CN105448730B (zh) * 2014-08-30 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102399A1 (en) * 2008-10-29 2010-04-29 Sangjin Hyun Methods of Forming Field Effect Transistors and Devices Formed Thereby
CN104347503A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105529267A (zh) * 2014-10-22 2016-04-27 中芯国际集成电路制造(上海)有限公司 一种mosfet器件及其制造方法、电子装置

Also Published As

Publication number Publication date
CN107731687A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN108281478B (zh) 半导体结构及其形成方法
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
CN104835838A (zh) 具有不同宽度的栅极结构及其制造方法
CN107919324B (zh) 半导体器件的形成方法
CN107346783B (zh) 半导体结构及其制造方法
CN110265301B (zh) 半导体结构及其形成方法
CN106952908B (zh) 半导体结构及其制造方法
CN110364483B (zh) 半导体结构及其形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN107591370B (zh) 半导体器件及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN110391285B (zh) 半导体结构及其形成方法
CN109103102B (zh) 半导体结构及其形成方法
CN110164767B (zh) 半导体器件及其形成方法
CN109309056B (zh) 半导体结构及其形成方法
CN110854194A (zh) 半导体结构及其形成方法
CN106409765B (zh) 半导体结构及其形成方法
CN107731687B (zh) 半导体结构的形成方法
CN112309845B (zh) 半导体结构及其形成方法
CN109427675B (zh) 半导体结构及其形成方法
CN108807266B (zh) 半导体结构及其形成方法
CN109087939B (zh) 半导体结构的形成方法、ldmos晶体管及其形成方法
CN107785264B (zh) 半导体器件的形成方法
CN107045982B (zh) 半导体结构的形成方法
CN107045985B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant