CN109148377A - 静态随机存储器的制造方法 - Google Patents
静态随机存储器的制造方法 Download PDFInfo
- Publication number
- CN109148377A CN109148377A CN201710498591.3A CN201710498591A CN109148377A CN 109148377 A CN109148377 A CN 109148377A CN 201710498591 A CN201710498591 A CN 201710498591A CN 109148377 A CN109148377 A CN 109148377A
- Authority
- CN
- China
- Prior art keywords
- fin
- group
- injection
- ldd
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种静态随机存储器的制造方法,涉及半导体技术领域。该方法包括:提供衬底结构,其包括:衬底;在衬底上的第一组鳍片,包括用于第一上拉晶体管的第一鳍片和用于第二上拉晶体管的第二鳍片;在每个鳍片周围的隔离区;和在每个鳍片上的栅极结构;在衬底结构上形成第一掩模层,第一掩模层使得第一和第二鳍片未被相应的栅极结构覆盖的部分露出;以第一掩模层为掩模执行第一和第二LDD注入;第一掩模层使得第一LDD注入对第一鳍片的露出部分面对第二鳍片的一侧注入,对第二鳍片的露出部分背对第一鳍片的一侧不注入;第一掩模层使得第二LDD注入对第二鳍片的露出部分面对第一鳍片的一侧注入,对第一鳍片的露出部分背对第二鳍片的一侧不注入。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种静态随机存储器的制造方法。
背景技术
静态随机存储器(Static Random Access Memory,SRAM)具有高速、低功耗等特点,被广泛应用于个人通信及消费类电子产品。
图1示出了一个基本的SRAM单元的结构示意图。如图1所示,一个基本的SRAM单元包括2个上拉晶体管(PU1和PU2)、2个下拉晶体管(PD1和PD2)以及2个通过栅晶体管(PG1和PG2)。
为了更好的读性能,PD1的饱和电流与PG1的饱和电流的比值Ipd1/Ipg1以及PD2的饱和电流与PG2的饱和电流的比值Ipd2/Ipg2被设计为比较大;而为了更好的写性能,PG1的饱和电流与PU1的饱和电流的比值Ipg1/Ipu1以及PG2的饱和电流与PU2的饱和电流的比值Ipg2/Ipu2被设计为比较大。因此,如何兼顾SRAM的读性能和写性能是一个尚待解决的问题。
为了调整SRAM中各晶体管的饱和电流,可以对用于各晶体管的鳍片进行漏轻掺杂(LDD)注入。图2示出了现有技术中对SRAM中的上拉晶体管PU1和PU2进行LDD注入的示意图。衬底201上具有用于PU1的鳍片212和用于PU2的鳍片222,鳍片212和鳍片222周围具有隔离区203。在图2中,箭头1表示第一次LDD注入,箭头2表示第二次LDD注入。第一次LDD注入对鳍片212和鳍片222的一侧进行注入,第二次LDD注入对鳍片212和鳍片222的另一侧进行注入。
然而,发明人发现,由于掩模层204的遮蔽效应(shadowing effect),每次LDD注入会使得注入到鳍片212的剂量与注入到鳍片222的剂量不同。在进行第一次LDD注入时,由于掩模层204的遮蔽效应,会使得注入到鳍片212的剂量小于注入到鳍片222的剂量。在进行第二次LDD注入时,由于掩模层204的遮蔽效应,会使得注入到鳍片212的剂量大于注入到鳍片222的剂量。因此,在对鳍片212和鳍片222进行双侧LDD注入时,遮蔽效应使得注入到鳍片212和鳍片222中注入剂量产生波动,并且这种波动是不可控的。
发明内容
本申请的一个目的在于提供一种SRAM的制造方法,利用对鳍片的单侧LDD注入实现对晶体管饱和电流的调整。
根据本申请的一方面,提供了一种SRAM的制造方法,包括:提供衬底结构,所述衬底结构包括:衬底;在所述衬底上的第一组鳍片,包括彼此间隔开的用于第一上拉晶体管的第一鳍片和用于第二上拉晶体管的第二鳍片;在每个鳍片周围的隔离区,所述隔离区的上表面低于每个鳍片的上表面;以及在每个鳍片上的栅极结构;在所述衬底结构上形成第一掩模层,所述第一掩模层使得所述第一鳍片和所述第二鳍片未被相应的栅极结构覆盖的部分露出;以及以所述第一掩模层为掩模执行第一轻掺杂漏LDD注入和第二LDD注入;其中,所述第一掩模层使得所述第一LDD注入对所述第一鳍片的露出部分面对所述第二鳍片的一侧注入,而对所述第二鳍片的露出部分背对所述第一鳍片的一侧不注入;并且所述第一掩模层使得所述第二LDD注入对所述第二鳍片的露出部分面对所述第一鳍片的一侧注入,而对所述第一鳍片的露出部分背对所述第二鳍片的一侧不注入。
在一个实施例中,所述第一LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与所述第二LDD注入不同。
在一个实施例中,所述第一LDD注入和/或所述第二LDD注入的注入方向与所述衬底的法线之间的角度为0-20度。
在一个实施例中,所述第一LDD注入的注入方向与垂直于所述第一鳍片的侧面的面之间的角度为0-10度;所述第二LDD注入的注入方向与垂直于所述第二鳍片的侧面的面之间的角度为0-10度。
在一个实施例中,所述第一组鳍片还包括用于第一通过栅晶体管和第一下拉晶体管的第三鳍片以及用于第二通过栅晶体管和第二下拉晶体管的第四鳍片;其中,所述第一鳍片和所述第二鳍片位于所述第三鳍片与所述第四鳍片之间。
在一个实施例中,所述衬底结构还包括在所述衬底上的第二组鳍片,所述第二组鳍片与所述第一组鳍片中的各鳍片相同,并且,所述第二组鳍片中的第三鳍片与所述第一组鳍片中的第四鳍片相邻。
在一个实施例中,各鳍片之间的间距相同。
在一个实施例中,所述方法还包括:去除所述第一掩模层;在所述衬底结构上形成第二掩模层,所述第二掩模层使得所述第一组鳍片中的第四鳍片和所述第二组鳍片中的第三鳍片未被相应的栅极结构覆盖的部分露出;以及以所述第二掩模层为掩模执行第三LDD注入和第四LDD注入;其中,所述第二掩模层使得所述第三LDD注入对所述第一组鳍片中的第四鳍片的露出部分面对所述第二组鳍片中的第三鳍片的一侧注入,而对所述第二组鳍片中的第三鳍片的露出部分背对所述第一组鳍片中的第四鳍片的一侧不注入;并且所述第二掩模层使得所述第四LDD注入对所述第二组鳍片中的第三鳍片的露出部分面对所述第一组鳍片中的第四鳍片的一侧注入,而对所述第一组鳍片中的第四鳍片的露出部分背对所述第二组鳍片中的第三鳍片的一侧不注入。
在一个实施例中,所述第三LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与所述第四LDD注入不同。
在一个实施例中,所述第三LDD注入和/或所述第四LDD注入的注入方向与所述衬底的法线之间的角度为0-20度。
在一个实施例中,所述第三LDD注入的注入方向与垂直于所述第一组鳍片中的第四鳍片的侧面的面之间的角度为0-10度;所述第四LDD注入的注入方向与垂直于所述第二组鳍片中的第三鳍片的侧面的面之间的角度为0-10度。
根据本申请的另一方面,提供了一种SRAM的制造方法,包括:提供衬底结构,所述衬底结构包括:衬底;在所述衬底上间隔开的第一组鳍片和第二组鳍片,分别包括彼此间隔开的用于第一上拉晶体管的第一鳍片、用于第二上拉晶体管的第二鳍片、用于第一通过栅晶体管和第一下拉晶体管的第三鳍片以及用于第二通过栅晶体管和第二下拉晶体管的第四鳍片,所述第一鳍片和所述第二鳍片位于所述第三鳍片与所述第四鳍片之间,并且,所述第一组鳍片中的第四鳍片与所述第二组鳍片中的第三鳍片相邻;在每个鳍片周围的隔离区,所述隔离区的上表面低于每个鳍片的上表面,以及在每个鳍片上的栅极结构;在所述衬底结构上形成掩模层,所述掩模层使得所述第一组鳍片中的第四鳍片和所述第二组鳍片中的第三鳍片未被相应的栅极结构覆盖的部分露出;以及以所述掩模层为掩模执行第一LDD注入和第二LDD注入;其中,所述掩模层使得所述第一LDD注入对所述第一组鳍片中的第四鳍片的露出部分面对所述第二组鳍片中的第三鳍片的一侧注入,而对所述第二组鳍片中的第三鳍片的露出部分背对所述第一组鳍片中的第四鳍片的一侧不注入;并且所述掩模层使得所述第二LDD注入对所述第二组鳍片中的第三鳍片的露出部分面对所述第一组鳍片中的第四鳍片的一侧注入,而对所述第一组鳍片中的第四鳍片的露出部分背对所述第二组鳍片中的第三鳍片的一侧不注入。
在一个实施例中,所述第一LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与所述第二LDD注入不同。
在一个实施例中,所述第一LDD注入和/或所述第二LDD注入的注入方向与所述衬底的法线之间的角度为0-20度。
在一个实施例中,所述第一LDD注入的注入方向与垂直于所述第一组鳍片中的第四鳍片的侧面的面之间的角度为0-10度;所述第二LDD注入的注入方向与垂直于所述第二组鳍片中的第三鳍片的侧面的面之间的角度为0-10度。
在一个实施例中,各鳍片之间的间距相同。
本申请实施例提供的SRAM的制造方法中,第一LDD注入仅对第一鳍片的一侧进行注入,第二LDD注入仅对第二鳍片的一侧进行注入,如此使得第一鳍片和第二鳍片均只有一个侧面进行了LDD注入。与现有技术相比,本申请实施例可以很好地分别控制两个鳍片中的注入剂量,避免了由于掩模层的遮蔽效应导致的注入剂量的不可控的问题。另外,本申请实施例可以在不增加成本的情况下得到非对称SRAM单元。
通过以下参照附图对本申请的示例性实施例的详细描述,本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分,其描述了本申请的示例性实施例,并且连同说明书一起用于解释本申请的原理,在附图中:
图1示出了一个基本的SRAM单元的结构示意图;
图2示出了现有技术中对SRAM中的上拉晶体管PU1和PU2进行LDD注入的示意图;
图3是根据本申请一个实施例的SRAM的制造方法的简化流程图;
图4A示出了根据本申请一个实施例的衬底结构的截面示意图;
图4B示出了根据本申请一个实施例的SRAM中的衬底结构的布局图;
图5示出了根据本申请一个实施例的SRAM的制造方法中形成第一掩模层的示意图;
图6示出了根据本申请一个实施例的SRAM的制造方法中以第一掩模层为掩模进行第一LDD注入和第二LDD注入的示意图;
图7示出了根据本申请另一个实施例的衬底结构的布局图;
图8示出了根据本申请一个实施例的SRAM的制造方法中形成第二掩模层的示意图;
图9示出了根据本申请一个实施例的SRAM的制造方法中以第二掩模层为掩模进行第三LDD注入和第四LDD注入的示意图;
图10是根据本申请另一个实施例的SRAM的制造方法的简化流程图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外,应当理解,为了便于描述,附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制,例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的,在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论,但在适用这些技术、方法和装置情况下,这些技术、方法和装置应当被视为本说明书的一部分。
应注意,相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义或说明,则在随后的附图的说明中将不需要对其进行进一步讨论。
图3是根据本申请一个实施例的SRAM的制造方法的简化流程图。图4A-图8示出了根据本申请一个实施例的SRAM的制造方法的各个阶段的示意图。
下面结合图3、图4A-图8对根据本申请一个实施例的SRAM的制造方法进行详细说明。
如图3所示,首先,在步骤302,提供衬底结构。
图4A示出了根据本申请一个实施例的衬底结构的截面示意图。图4B示出了根据本申请一个实施例的SRAM中的衬底结构的布局图。
参见图4A和图4B,衬底结构可以包括衬底401。衬底401例如可以是硅衬底、锗衬底等元素半导体衬底,或者可以是砷化镓等化合物半导体衬底等。
衬底结构还可以包括在衬底401上用于一个SRAM单元的第一组鳍片。第一组鳍片可以包括彼此间隔开的用于第一上拉晶体管PU1的第一鳍片412和用于第二上拉晶体管PU2的第二鳍片422。在一个实施例中,第一组鳍片还可以包括用于第一通过栅晶体管PG1和第一下拉晶体管PD1的第三鳍片432以及用于第二通过栅晶体管PG2和第二下拉晶体管PD2的第四鳍片442。这里,第一鳍片412和第二鳍片422可以位于第三鳍片432与第四鳍片442之间。第一组鳍片中的各鳍片的材料可以是与衬底401的材料相同的半导体材料,也可以是与衬底401的材料不同的半导体材料。
在一个实施例中,PU1和PU2可以是PMOS晶体管,而PD1、PD2、PG1和PG2可以是NMOS晶体管。
衬底结构还可以包括在每个鳍片周围的隔离区403,隔离区403的上表面低于每个鳍片的上表面。隔离区403的材料例如可以是硅的氧化物等。
衬底结构还可以包括在每个鳍片上的栅极结构。在一个实施例中,栅极结构可以是伪栅结构。每个栅极结构可以至少包括栅极,例如多晶硅伪栅。栅极结构还可以包括在栅极与鳍片之间的电介质层,例如氧化物等。另外,栅极结构还可以包括在栅极两侧的间隔物,例如氮化物等。
参见图4B,栅极结构可以包括在第一鳍片412上用于PU1的栅极结构414和在第二鳍片422上用于PU2的栅极结构424。在一个实施例中,栅极结构还可以包括在第三鳍片432上用于PG1的栅极结构4341和用于PD1的栅极结构4342,以及在在第四鳍片442上用于PG2的栅极结构4441和用于PD2的栅极结构4442。
需要说明的是,虽然栅极结构424和栅极结构4442被示出为一体,并且栅极结构414和栅极结构4342被示出为一体,但是这并非是限制性的。例如,栅极结构424和栅极结构4442也可以分开设置,只需要利用额外的连接件(例如金属布线层)将二者连接在一起即可。
图4B中还示意性地示出了连接第一鳍片412和第三鳍片432的连接件405以及连接第二鳍片422和第四鳍片442的连接件406。连接件405和连接件406例如可以是金属连接件。另外,图4B中还示意性地示出了位线BL的位置、字线WL的位置、施加漏极电源电压Vdd的位置以及施加源极电源电压VSS的位置,这些位置可以与图1所示的图对应。
回到图3,在步骤304,在衬底结构上形成第一掩模层501,如图5所示。第一掩模层501使得第一鳍片412和第二鳍片422未被相应的栅极结构(栅极结构414和栅极结构424)覆盖的部分露出。
在一个实现方式中,可以在衬底结构上形成掩模材料(图中未示出),然后对掩模材料进行图案化,以使得第一鳍片412和第二鳍片422未被相应的栅极结构覆盖的部分露出,从而形成第一掩模层501。
在一个实施例中,第一掩模层501可以是光致抗蚀剂。第一掩模层501靠近第一鳍片412背对第二鳍片422的一侧,并且靠近第二鳍片422背对第一鳍片412的一侧。
接下来,在步骤306,以第一掩模层501为掩模执行第一LDD注入和第二LDD注入。第一LDD注入和第二LDD注入所注入的离子可以包括硼离子或二氟化硼离子。
一方面,第一掩模层501使得第一LDD注入对第一鳍片412的露出部分面对第二鳍片422的一侧(也即第一鳍片412的露出部分的右侧)注入,而对第二鳍片422的露出部分背对第一鳍片412的一侧(也即第二鳍片422的露出部分的右侧)不注入。第一LDD注入所注入的离子会扩散到第一鳍片412被栅极结构414覆盖的部分中。
另一方面,第一掩模层501还使得第二LDD注入对第二鳍片422的露出部分面对第一鳍片412的一侧(也即第二鳍片422的露出部分的左侧)注入,而对第一鳍片412的露出部分背对第二鳍片422的一侧(也即第一鳍片412的露出部分的左侧)不注入。第二LDD注入所注入的离子会扩散到第二鳍片422被栅极结构424覆盖的部分中。
在一个实施例中,第一LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数可以与第二LDD注入不同。例如,第一LDD注入的注入剂量与第二LDD注入的注入剂量不同,从而可以使得PU1和PU2的饱和电流不同,从而可以得到非对称SRAM单元。
优选地,第一LDD注入的注入方向与衬底401的法线之间的角度可以为0-20度,例如5度、10度、15度等。更优选地,第一LDD注入的注入方向与衬底401的法线之间的角度为0-20度,并且,第一LDD注入的注入方向与垂直于第一鳍片412的侧面的面(也即垂直于PU1的沟道方向的面)之间的角度为0-10度,例如5度、8度等。
优选地,第二LDD注入的注入方向与衬底401的法线之间的角度也可以为0-20度,例如5度、10度、15度等。更优选地,第二LDD注入的注入方向与衬底401的法线之间的角度也为0-20度,并且,第二LDD注入的注入方向与垂直于第二鳍片422的侧面的面(也即垂直于PU2的沟道方向的面)之间的角度为0-10度,例如5度、8度等。
上述实施例中,第一LDD注入仅对第一鳍片412的一侧进行注入,第二LDD注入仅对第二鳍片422的一侧进行注入,如此使得第一鳍片412和第二鳍片422均只有一个侧面进行了LDD注入。与现有技术相比,上述实施例可以很好地分别控制两个鳍片中的注入剂量,避免了由于掩模层的遮蔽效应导致的注入剂量的不可控的问题。另外,上述实施例可以在不增加成本的情况下得到非对称SRAM单元。
图7示出了根据本申请另一个实施例的衬底结构的布局图。参见图7,衬底结构可以包括在衬底上用于一个SRAM单元的第一组鳍片(左侧的四个鳍片)和用于另一个SRAM单元的第二组鳍片(右侧的四个鳍片)。第一组鳍片与第二组鳍片中的各鳍片相同。也即,第二组鳍片也同样包括第一鳍片412、第二鳍片422、第三鳍片432和第四鳍片442。第二组鳍片中的第三鳍片432与第一组鳍片中的第四鳍片442相邻。在一个实施例中,各鳍片之间的间距可以相同。
在按照图3所示实施例进行第一LDD注入和第二LDD注入之后可以去除第一掩模层501。
之后,如图8所示,可以在图7所示的衬底结构上形成第二掩模层801,例如光致抗蚀剂等。需要指出的是,在本文中的其他实施例中,第二掩模层801也可以称为掩模层。
第二掩模层801使得第一组鳍片中的第四鳍片442和第二组鳍片中的第三鳍片432未被相应的栅极结构覆盖的部分露出。这里,第一组鳍片中的第四鳍片442对应的栅极结构为用于PG2的栅极结构4441和用于PD2的栅极结构4442,而第二组鳍片中的第三鳍片432对应的栅极结构为用于PG1的栅极结构4341和用于PD1的栅极结构4342。第二掩模层802靠近第一组鳍片中的第四鳍片442的露出部分背对第二组鳍片中的第三鳍片432的一侧,并且靠近第二组鳍片中的第三鳍片432的露出部分背对第一组鳍片中的第四鳍片442的一侧。
应理解,为了更清楚地示出两组鳍片相邻的部位,图8仅示出了第一组鳍片中的第二鳍片422和第四鳍片442,以及第二组鳍片中的第一鳍片412和第三鳍片432。
之后,如图9所示,以第二掩模层801为掩模执行第三LDD注入和第四LDD注入。第三LDD注入和第四LDD注入所注入的离子可以包括砷离子或磷离子。
一方面,第二掩模层801使得第三LDD注入对第一组鳍片中的第四鳍片422的露出部分面对第二组鳍片中的第三鳍片432的一侧(也即第四鳍片422的露出部分的右侧)注入,而对第二组鳍片中的第三鳍片432的露出部分背对第一组鳍片中的第四鳍片442的一侧(也即第三鳍片432的露出部分的右侧)不注入。第三LDD注入所注入的离子会扩散到第四鳍片442被栅极结构4441和栅极结构4442覆盖的部分中。
另一方面,第二掩模层801还使得第四LDD注入对第二组鳍片中的第三鳍片432的露出部分面对第一组鳍片中的第四鳍片442的一侧(也即第三鳍片432的露出部分的左侧)注入,而对第一组鳍片中的第四鳍片的露出部分背对第二组鳍片中的第三鳍片的一侧(也即第四鳍片422的露出部分的左侧)不注入。第四LDD注入所注入的离子会扩散到第三鳍片442被栅极结构4341和栅极结构4342覆盖的部分中。
上述实施例中,第三LDD注入仅对第一组鳍片中的第四鳍片442的一侧进行注入,第四LDD注入仅对第二组鳍片中的第三鳍片422的一侧进行注入,如此使得第四鳍片442和第三鳍片422均只有一个侧面进行了LDD注入。上述实施例可以分别控制两个LDD的注入条件。例如,第三LDD注入的注入剂量与第四LDD注入的注入剂量不同,从而可以使得一个SRAM单元中的PG2和另一个SRAM单元中的PG1的饱和电流不同,也可以使得同一个SRAM单元中的PG1和PG2的饱和电流不同。例如,可以使得同一个SRAM单元中的PG2的饱和电流比较大,以得到更好的写性能;使得PG1的饱和电流比较小,以得到更好的读性能。这种方式可以兼顾SRAM单元的读性能和写性能。另外,也可以在不增加成本的前提下得到非对称的SRAM单元。
在一个实施例中,第三LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与第四LDD注入不同。
优选地,第三LDD注入的注入方向与衬底401的法线之间的角度可以为0-20度,例如5度、10度、15度等。更优选地,第三LDD注入的注入方向与衬底401的法线之间的角度为0-20度,并且,第三LDD注入的注入方向与垂直于第四鳍片442的侧面的面(也即垂直于PD2和PG2的沟道方向的面)之间的角度为0-10度,例如5度、8度等。
优选地,第四LDD注入的注入方向与衬底401的法线之间的角度也可以为0-20度,例如5度、10度、15度等。更优选地,第四LDD注入的注入方向与衬底401的法线之间的角度也为0-20度,并且,第四LDD注入的注入方向与垂直于第三鳍片432的侧面的面(也即垂直于PG1和PD1的沟道方向的面)之间的角度为0-10度,例如5度、8度等。
图10是根据本申请另一个实施例的SRAM的制造方法的简化流程图。
如图10所示,首先,在步骤1002,提供衬底结构。
这里的衬底结构可以参见图7所示的衬底结构。衬底结构可以包括衬底401和在衬底401上间隔开的第一组鳍片和第二组鳍片。第一组鳍片和第二组鳍片均可以包括上文描述的四个鳍片,各鳍片之间的间距可以相同。在每个鳍片的周围可以具有隔离区403。在每个鳍片上具有对应的栅极结构。
然后,在步骤1004,在衬底结构上形成掩模层801,如图8所示。掩模层801使得第一组鳍片中的第四鳍片442和第二组鳍片中的第三鳍片432未被相应的栅极结构覆盖的部分露出。这里,第一组鳍片中的第四鳍片442对应的栅极结构为用于PG2的栅极结构4441和用于PD2的栅极结构4442,而第二组鳍片中的第三鳍片432对应的栅极结构为用于PG1的栅极结构4341和用于PD1的栅极结构4342。掩模层802靠近第一组鳍片中的第四鳍片442的露出部分背对第二组鳍片中的第三鳍片432的一侧,并且靠近第二组鳍片中的第三鳍片432的露出部分背对第一组鳍片中的第四鳍片442的一侧。
接下来,在步骤1006,以掩模层801为掩模执行第一LDD注入和第二LDD注入。这里,第一LDD注入和第二LDD注入所注入的离子可以包括砷离子或磷离子。
一方面,掩模层801使得第一LDD注入对第一组鳍片中的第四鳍片422的露出部分面对第二组鳍片中的第三鳍片432的一侧(也即第四鳍片422的露出部分的右侧)注入,而对第二组鳍片中的第三鳍片432的露出部分背对第一组鳍片中的第四鳍片442的一侧(也即第三鳍片432的露出部分的右侧)不注入。
另一方面,掩模层801还使得第二LDD注入对第二组鳍片中的第三鳍片432的露出部分面对第一组鳍片中的第四鳍片442的一侧(也即第三鳍片432的露出部分的左侧)注入,而对第一组鳍片中的第四鳍片的露出部分背对第二组鳍片中的第三鳍片的一侧(也即第四鳍片422的露出部分的左侧)不注入。
上述实施例中,第一LDD注入仅对第一组鳍片中的第四鳍片442的一侧进行注入,第二LDD注入仅对第二组鳍片中的第三鳍片422的一侧进行注入,如此使得第四鳍片442和第三鳍片422均只有一个侧面进行了LDD注入。上述实施例可以分别控制两个LDD的注入条件。例如,第一LDD注入的注入剂量与第二LDD注入的注入剂量不同,从而可以使得一个SRAM单元中的PG2和另一个SRAM单元中的PG1的饱和电流不同,也可以使得同一个SRAM单元中的PG1和PG2的饱和电流不同。例如,可以使得同一个SRAM单元中的PG2的饱和电流比较大,以得到更好的写性能;使得PG1的饱和电流比较小,以得到更好的读性能。这种方式可以兼顾SRAM单元的读性能和写性能。另外,也可以在不增加成本的前提下得到非对称的SRAM单元。
在一个实施例中,掩模层801可以使得第一组鳍片中的第四鳍片442未被相应的栅极结构覆盖的部分中用于PG2的区域露出,从而可以对PG2进行饱和电流的调整。之后,可以去掉掩模层801,再形成另一掩模层,以使得第一组鳍片中的第四鳍片442未被相应的栅极结构覆盖的部分中用于PD2的区域露出,从而可以对PD2进行饱和电流的调整。也即,可以分别对第四鳍片442用于PG2的区域和用于PD2的区域进行LDD注入,从而分别对PG2和PD2进行饱和电流的调整。类似地,也可以分别对第三鳍片432用于PG1的区域和用于PD1的区域进行LDD注入,从而分别对PG1和PD1进行饱和电流的调整。
在一个实施例中,第一LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与第二LDD注入不同。
优选地,第一LDD注入的注入方向与衬底401的法线之间的角度可以为0-20度,例如5度、10度、15度等。更优选地,第一LDD注入的注入方向与衬底401的法线之间的角度为0-20度,并且,第一LDD注入的注入方向与垂直于第一鳍片412的侧面的面(也即垂直于PG2和PD2的沟道方向的面)之间的角度为0-10度,例如5度、8度等。
优选地,第二LDD注入的注入方向与衬底401的法线之间的角度也可以为0-20度,例如5度、10度、15度等。更优选地,第二LDD注入的注入方向与衬底401的法线之间的角度也为0-20度,并且,第二LDD注入的注入方向与垂直于第二鳍片422的侧面的面(也即垂直于PG1和PD1的沟道方向的面)之间的角度为0-10度,例如5度、8度等。
至此,已经详细描述了根据本申请实施例的SRAM的制造方法。为了避免遮蔽本申请的构思,没有描述本领域所公知的一些细节,本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。另外,本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解,可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。
Claims (16)
1.一种静态随机存储器的制造方法,其特征在于,包括:
提供衬底结构,所述衬底结构包括:
衬底,
在所述衬底上的第一组鳍片,包括彼此间隔开的用于第一上拉晶体管的第一鳍片和用于第二上拉晶体管的第二鳍片,
在每个鳍片周围的隔离区,所述隔离区的上表面低于每个鳍片的上表面,以及
在每个鳍片上的栅极结构;
在所述衬底结构上形成第一掩模层,所述第一掩模层使得所述第一鳍片和所述第二鳍片未被相应的栅极结构覆盖的部分露出;以及
以所述第一掩模层为掩模执行第一轻掺杂漏LDD注入和第二LDD注入;
其中,所述第一掩模层使得所述第一LDD注入对所述第一鳍片的露出部分面对所述第二鳍片的一侧注入,而对所述第二鳍片的露出部分背对所述第一鳍片的一侧不注入;并且
所述第一掩模层使得所述第二LDD注入对所述第二鳍片的露出部分面对所述第一鳍片的一侧注入,而对所述第一鳍片的露出部分背对所述第二鳍片的一侧不注入。
2.根据权利要求1所述的方法,其特征在于,所述第一LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与所述第二LDD注入不同。
3.根据权利要求1所述的方法,其特征在于,
所述第一LDD注入和/或所述第二LDD注入的注入方向与所述衬底的法线之间的角度为0-20度。
4.根据权利要求3所述的方法,其特征在于,
所述第一LDD注入的注入方向与垂直于所述第一鳍片的侧面的面之间的角度为0-10度;
所述第二LDD注入的注入方向与垂直于所述第二鳍片的侧面的面之间的角度为0-10度。
5.根据权利要求1所述的方法,其特征在于,所述第一组鳍片还包括用于第一通过栅晶体管和第一下拉晶体管的第三鳍片以及用于第二通过栅晶体管和第二下拉晶体管的第四鳍片;
其中,所述第一鳍片和所述第二鳍片位于所述第三鳍片与所述第四鳍片之间。
6.根据权利要求5所述的方法,其特征在于,所述衬底结构还包括在所述衬底上的第二组鳍片,所述第二组鳍片与所述第一组鳍片中的各鳍片相同,并且,所述第二组鳍片中的第三鳍片与所述第一组鳍片中的第四鳍片相邻。
7.根据权利要求6所述的方法,其特征在于,各鳍片之间的间距相同。
8.根据权利要求6所述的方法,其特征在于,还包括:
去除所述第一掩模层;
在所述衬底结构上形成第二掩模层,所述第二掩模层使得所述第一组鳍片中的第四鳍片和所述第二组鳍片中的第三鳍片未被相应的栅极结构覆盖的部分露出;以及
以所述第二掩模层为掩模执行第三LDD注入和第四LDD注入;
其中,所述第二掩模层使得所述第三LDD注入对所述第一组鳍片中的第四鳍片的露出部分面对所述第二组鳍片中的第三鳍片的一侧注入,而对所述第二组鳍片中的第三鳍片的露出部分背对所述第一组鳍片中的第四鳍片的一侧不注入;并且
所述第二掩模层使得所述第四LDD注入对所述第二组鳍片中的第三鳍片的露出部分面对所述第一组鳍片中的第四鳍片的一侧注入,而对所述第一组鳍片中的第四鳍片的露出部分背对所述第二组鳍片中的第三鳍片的一侧不注入。
9.根据权利要求8所述的方法,其特征在于,所述第三LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与所述第四LDD注入不同。
10.根据权利要求8所述的方法,其特征在于,
所述第三LDD注入和/或所述第四LDD注入的注入方向与所述衬底的法线之间的角度为0-20度。
11.根据权利要求10所述的方法,其特征在于,
所述第三LDD注入的注入方向与垂直于所述第一组鳍片中的第四鳍片的侧面的面之间的角度为0-10度;
所述第四LDD注入的注入方向与垂直于所述第二组鳍片中的第三鳍片的侧面的面之间的角度为0-10度。
12.一种静态随机存储器的制造方法,其特征在于,包括:
提供衬底结构,所述衬底结构包括:
衬底,
在所述衬底上间隔开的第一组鳍片和第二组鳍片,分别包括彼此间隔开的用于第一上拉晶体管的第一鳍片、用于第二上拉晶体管的第二鳍片、用于第一通过栅晶体管和第一下拉晶体管的第三鳍片以及用于第二通过栅晶体管和第二下拉晶体管的第四鳍片,所述第一鳍片和所述第二鳍片位于所述第三鳍片与所述第四鳍片之间,并且,所述第一组鳍片中的第四鳍片与所述第二组鳍片中的第三鳍片相邻;
在每个鳍片周围的隔离区,所述隔离区的上表面低于每个鳍片的上表面,以及
在每个鳍片上的栅极结构;
在所述衬底结构上形成掩模层,所述掩模层使得所述第一组鳍片中的第四鳍片和所述第二组鳍片中的第三鳍片未被相应的栅极结构覆盖的部分露出;以及
以所述掩模层为掩模执行第一LDD注入和第二LDD注入;
其中,所述掩模层使得所述第一LDD注入对所述第一组鳍片中的第四鳍片的露出部分面对所述第二组鳍片中的第三鳍片的一侧注入,而对所述第二组鳍片中的第三鳍片的露出部分背对所述第一组鳍片中的第四鳍片的一侧不注入;并且
所述掩模层使得所述第二LDD注入对所述第二组鳍片中的第三鳍片的露出部分面对所述第一组鳍片中的第四鳍片的一侧注入,而对所述第一组鳍片中的第四鳍片的露出部分背对所述第二组鳍片中的第三鳍片的一侧不注入。
13.根据权利要求12所述的方法,其特征在于,所述第一LDD注入的注入能量、注入剂量和注入杂质中的至少一个参数与所述第二LDD注入不同。
14.根据权利要求12所述的方法,其特征在于,
所述第一LDD注入和/或所述第二LDD注入的注入方向与所述衬底的法线之间的角度为0-20度。
15.根据权利要求14所述的方法,其特征在于,
所述第一LDD注入的注入方向与垂直于所述第一组鳍片中的第四鳍片的侧面的面之间的角度为0-10度;
所述第二LDD注入的注入方向与垂直于所述第二组鳍片中的第三鳍片的侧面的面之间的角度为0-10度。
16.根据权利要求12所述的方法,其特征在于,各鳍片之间的间距相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710498591.3A CN109148377A (zh) | 2017-06-27 | 2017-06-27 | 静态随机存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710498591.3A CN109148377A (zh) | 2017-06-27 | 2017-06-27 | 静态随机存储器的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109148377A true CN109148377A (zh) | 2019-01-04 |
Family
ID=64804860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710498591.3A Pending CN109148377A (zh) | 2017-06-27 | 2017-06-27 | 静态随机存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109148377A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090197382A1 (en) * | 2008-01-31 | 2009-08-06 | Anderson Brent A | Multi-gated, high-mobility, density improved devices |
CN102130008A (zh) * | 2010-01-19 | 2011-07-20 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
CN103151071A (zh) * | 2011-12-06 | 2013-06-12 | 台湾积体电路制造股份有限公司 | 用于finfet单元的方法和装置 |
CN106328528A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2017
- 2017-06-27 CN CN201710498591.3A patent/CN109148377A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090197382A1 (en) * | 2008-01-31 | 2009-08-06 | Anderson Brent A | Multi-gated, high-mobility, density improved devices |
CN102130008A (zh) * | 2010-01-19 | 2011-07-20 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
CN103151071A (zh) * | 2011-12-06 | 2013-06-12 | 台湾积体电路制造股份有限公司 | 用于finfet单元的方法和装置 |
CN106328528A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018100001B4 (de) | Finnen-Basierte Streifen-Zellenstruktur | |
KR100274408B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR101757007B1 (ko) | 전자 장치 및 시스템과, 그 제조 및 사용 방법 | |
KR102068106B1 (ko) | 전자 장치 및 시스템과, 그 제조 및 사용 방법 | |
Noel et al. | Multi-$ V_ {T} $ UTBB FDSOI device architectures for low-power CMOS circuit | |
US9368388B2 (en) | Apparatus for FinFETs | |
TWI698979B (zh) | 靜態隨機存取記憶胞及半導體裝置 | |
CN104662666B (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
CN107492552B (zh) | 具有堆叠布局的半导体器件 | |
Shin et al. | Performance and yield benefits of quasi-planar bulk CMOS technology for 6-T SRAM at the 22-nm node | |
CN106328188A (zh) | 八晶体管静态随机存取存储器的布局图案与形成方法 | |
US11785755B2 (en) | Static random-access memory and fabrication method thereof | |
KR101746887B1 (ko) | 전자 장치 및 시스템과, 그 제조 및 사용 방법 | |
Plummer et al. | Integrated Circuit Fabrication: Science and Technology | |
CN109148377A (zh) | 静态随机存储器的制造方法 | |
CN105845680B (zh) | 一种半导体器件及其制造方法和电子装置 | |
Jung et al. | A 500-MHz DDR high-performance 72-Mb 3-D SRAM fabricated with laser-induced epitaxial c-Si growth technology for a stand-alone and embedded memory application | |
CN109427880A (zh) | 半导体装置及其制造方法 | |
KR100493047B1 (ko) | 선택적 에피택셜 성장을 이용한 반도체 소자의 국부 배선형성 방법 | |
CN108470680A (zh) | 半导体结构的制作方法 | |
US10629741B1 (en) | Method and device for shallow trench isolation in a fin type field effect transistors | |
CN108470734A (zh) | Sram存储器及其形成方法 | |
CN104022082B (zh) | 静态存储单元及其形成方法 | |
Ohsawa et al. | Performance of four-terminal low-temperature polycrystalline-silicon thin-film transistors and their application in CMOS inverters on glass substrates | |
Shin et al. | Tri-gate bulk CMOS technology for improved SRAM scalability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190104 |
|
RJ01 | Rejection of invention patent application after publication |