CN102130008A - 半导体元件的制造方法 - Google Patents
半导体元件的制造方法 Download PDFInfo
- Publication number
- CN102130008A CN102130008A CN2010102092796A CN201010209279A CN102130008A CN 102130008 A CN102130008 A CN 102130008A CN 2010102092796 A CN2010102092796 A CN 2010102092796A CN 201010209279 A CN201010209279 A CN 201010209279A CN 102130008 A CN102130008 A CN 102130008A
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor
- manufacture method
- semiconductor fin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000002347 injection Methods 0.000 claims description 37
- 239000007924 injection Substances 0.000 claims description 37
- 229910045601 alloy Inorganic materials 0.000 claims description 23
- 239000000956 alloy Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract description 30
- 238000002513 implantation Methods 0.000 abstract 3
- 230000000873 masking effect Effects 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 9
- 238000000926 separation method Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005253 cladding Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910000521 B alloy Inorganic materials 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910001199 N alloy Inorganic materials 0.000 description 1
- 229910001096 P alloy Inorganic materials 0.000 description 1
- 229910001245 Sb alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体元件的制造方法，包括以下步骤：提供多个第一半导体鳍和多个第二半导体鳍于一基底的表面上方；以一掩模材料覆盖部分但非所有的第一半导体鳍；及使用具有一角度的注入工艺进行注入，借以使所有所述第一半导体鳍被该掩模材料阻挡，没有进行注入，且使所有的第二半导体鳍被注入。本发明使用具有一角度注入工艺掺杂半导体元件的半导体鳍，且提供一图案化光致抗蚀剂，覆盖部分但非所有的第一型态的半导体鳍，本发明使用具有角度的注入工艺，因此，所有的第二型态的半导体鳍被注入，而第一型态的半导体鳍皆没有被注入。本发明因为减少部分使用的光致抗蚀剂，可达成高倾斜或注入角度。
Description
技术领域
本发明涉及一种半导体装置及其制造方法，特别涉及一种鳍式场效应晶体管装置及其制造方法。
背景技术
随着半导体制造技术的快速发展，鳍式半导体元件例如鳍式场效应晶体管(FinFET)已越来越受到重视，理由是上述元件可增加整合度，且提供更高的微型化。鳍式元件一般包括一窄且高的半导体鳍，形成于一基底上方，基底可以是一半导体基底或一绝缘基底。鳍式元件可提供以下优点：使用鳍的晶体管栅极是使用鳍的侧壁和顶部提供电流，可提供的栅极宽度远较直接形成于基底上的晶体管大，因此可改善元件的速度。此晶体管的源极和漏极也沿着鳍元件形成。
类似于形成在基底表面的传统晶体管，形成鳍的半导体材料可于其中掺入掺杂物，鳍的半导体的表面作为沟道，鳍式场效应晶体管的源极和漏极沿着电流的方向设置。一般是使用离子注入工艺掺入上述掺杂物步骤。此掺杂工艺的一步骤是进行轻掺杂漏极(LDD)注入工艺，通过离子注入技术将掺杂物以离子的型态，注入半导体的表面。上述的注入工艺可使用倾斜角度离子注入工艺，但其会受到半导体鳍高宽比和紧密排列的限制，而无法完整地和均匀地注入鳍的侧边，形成均匀的掺杂轮廓，且上述工艺进一步受限于用来隔离注入鳍、防止邻近其它型态的鳍受到注入的掩模材料(一般为图案化光致抗蚀剂)。一般是对一种型态的鳍(用于N型元件的鳍)进行注入，而另一型态的鳍(用于P型元件的鳍)以掩模材料覆盖，以防止受到注入。传统的方法没有提供足够高的注入角度，以将注入掺杂物完整地和均匀地注入半导体鳍的侧壁，以提供均匀的掺杂分布。此限制如图1所示，其显示传统的工艺。
图1显示一基底101，包括半导体鳍105、107，形成于表面103上方。半导体鳍105可为用于特定应用及/或特定工艺(例如N型晶体管)的第一型态的鳍，半导体鳍107可为用于特定应用及/或特定工艺(例如P型晶体管)的第二型态的鳍。半导体鳍105的工艺和半导体鳍107的工艺分开，且彼此分开一分隔距离161。
图1显示以光致抗蚀剂图案109覆盖半导体鳍107，对半导体鳍105进行一注入工艺的传统范例。在传统技术中，光致抗蚀剂图案109的边缘123位在半导体鳍105和107的中间。掺杂工艺将掺杂物以激化离子的型态，注入半导体鳍105的顶部121和侧壁119，而半导体鳍107被覆盖，没有进行离子注入工艺。倾斜角度注入工艺以平行的箭头113表示，指出注入的方向。可以观察到的是，注入角度117会受到邻近覆盖半导体鳍的光致抗蚀剂图案109的限制。该光致抗蚀剂图案是用来避免掺杂物注入覆盖的半导体鳍107，覆盖且侧向延伸超过半导体鳍107。业界需要一种新的技术，其对于任何高度111的光致抗蚀剂图案和任何半导体鳍105和半导体鳍107的距离161，皆可增加注入角度117，以完整地和均匀地将掺杂物注入半导体鳍中。
发明内容
有鉴于此，本发明提供一种半导体元件的制造方法，包括以下步骤：提供多个第一半导体鳍和多个第二半导体鳍于一基底的表面上方；以一掩模材料覆盖部分但非所有的第一半导体鳍；及使用具有一角度的注入工艺进行注入，借以使所有上述第一半导体鳍被掩模材料阻挡，没有进行注入，且使所有的第二半导体鳍被注入。
本发明提供一种半导体元件的制造方法，包括：提供一具有一晶片表面的晶片、多个形成于晶片表面上方的第一鳍，和多个形成于晶片表面上方的第二鳍；形成一光致抗蚀剂图案于晶片上方，光致抗蚀剂图案覆盖部分但非所有的第一鳍，其中最靠近上述第二鳍的第一鳍没有被光致抗蚀剂图案覆盖，且上述第二鳍没有被光致抗蚀剂图案覆盖；及使用一倾斜角度注入上述第二鳍。
本发明提供一种半导体元件的制造方法，包括：提供一具有一晶片表面的晶片、多个形成于晶片表面上方的第一鳍，和多个形成于晶片表面上方的第二鳍，上述第二鳍包括一最靠近上述第一鳍的最外第二鳍；形成一光致抗蚀剂图案于晶片上方，光致抗蚀剂图案不覆盖上述第一鳍，覆盖至少一些第二鳍，且其中光致抗蚀剂图案包括一边缘，边缘位于(1)最外第二鳍上方，或(2)介于最外第二鳍和上述多个第一鳍间，且边缘与最外第二鳍的距离小于其与上述第一鳍的距离；及使用一倾斜角度注入上述第一鳍。
本发明的一特征是，在一倾斜角度的注入工艺中，对于既定的图样型态，特别是既定排列的半导体鳍(例如不同型态半导体鳍间的既定间距)，可达成较大的注入角度。换言之，相对于半导体鳍侧壁表面的注入方向(通常是指倾斜或注入的角度)较接近垂直半导体鳍的侧壁表面。通过提供更高的倾斜或注入角度，达成期望的掺杂轮廓和期望的掺杂分布，借以改进元件的效能。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，进行详细说明。
附图说明
图1显示公知技术传统倾斜角度离子注入工艺的剖面图。
图2显示本发明一示范实施例可增加注入角度的倾斜角度离子注入工艺的剖面图。
图3显示本发明另一示范实施例可增加注入角度的离子注入工艺的剖面图。
图4显示本发明另一示范实施例可增加注入角度的离子注入工艺的剖面图。
图5显示传统倾斜离子注入工艺和本发明一示范实施例可增加注入角度的倾斜离子注入工艺的比较。
其中，附图标记说明如下：
101～基底； 103～表面；
105～半导体鳍； 107～半导体鳍；
109～光致抗蚀剂图案； 111～高度；
113～箭头； 117～注入角度；
119～侧壁； 121～顶部；
123～边缘； 127～箭头；
133～箭头； 135～注入角度；
137～注入角度； 139～光致抗蚀剂区块；
141～基底区域； 143～基底区域；
145～边缘； 147～点；
149～边角； 151～角度；
155～边角； 159～虚线；
161～分隔距离； 163～线；
179～光致抗蚀剂区块； 181～边缘；
185～边缘； 187～注入角度；
189～注入角度。
具体实施方式
本发明的一特征是，在一倾斜角度的注入工艺中，对于既定的图样型态，特别是既定排列的半导体鳍(例如不同型态半导体鳍间的既定间距)，可达成较大的注入角度。换言之，相对于半导体鳍侧壁表面的注入方向(通常是指倾斜或注入的角度)较接近垂直半导体鳍的侧壁表面。通过提供更高的倾斜或注入角度，达成期望的掺杂轮廓和期望的掺杂分布，借以改进元件的效能。
现在请参照图2，基底101包括形成于上方的半导体鳍105和半导体鳍107。基底101可以是半导体晶片，且在本发明一实施例中，基底101可以是一硅晶片。在其它示范的实施例中，基底101可以是例如结晶硅、氧化硅、应变硅、绝缘层上覆硅、硅化锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅、氮化硅、图案化或未图案化的半导体晶片，且基底可包括形成于上方的材料，例如介电材料、导电材料、硅层和金属层。表面103可以代表基底101原本的表面，或其可表示为形成于基底101上方一层或多层的上表面。
半导体鳍105和半导体鳍107是以已知的方法形成于表面103上方，且其可以是半导体制造技术所使用的硅、硅化锗、锗或其它适合的半导体材料。鳍式场效应晶体管或任何其它的元件可形成于半导体鳍105、107上，且可利用于集成电路或其它形成于基底101上的元件。半导体鳍105、107可包括大体上相同的剖面尺寸，或其可以随着各种的示范实施例而具有不同尺寸。根据各种的示范实施例，半导体鳍105、107的宽度可以为10～15nm，或更宽，高度可以超过30～50nm，但是在其它实施例半导体鳍的宽度和高度可使用其它的尺寸。相邻的鳍可分开30nm或更大的距离，且在各实施例中，间距(pitch)可以为40-70nm或更大。根据本发明一示范实施例，每个半导体鳍105、107可以有相同的高宽比，其范围可以从约2∶1至约6∶1(高度∶宽度)，但是在其它的示范实施例中，可使用其它的尺寸和高宽比。
半导体鳍105形成于基底区域141中，且半导体鳍107形成于基底区域143中。基底区域141和143可代表具有不同特性的区域及/或上述两区域会进行不同的工艺。根据本发明一示范实施例，基底区域141可代表N+区(例如N型元件形成的区域)，基底区域143可代表P+区(例如P型元件形成的区域)。上述仅是用作提供一范例，并不是限定基底不同区域要有不同的型态。在至少一些工艺操作中，半导体鳍105和半导体鳍107会进行不同的工艺。例如，注入半导体鳍105的掺杂物可不同于注入半导体鳍107的掺杂物。换言之，半导体鳍105和半导体鳍107可表现两种不同的鳍型态。
图2显示一覆盖一些半导体鳍107，但不覆盖所有半导体鳍的光致抗蚀剂区块139。在所揭示包括彼此相邻的三个半导体鳍107的实施例中，光致抗蚀剂区块139覆盖右手边的半导体鳍107，部分覆盖中央的半导体鳍107，且不覆盖左手边的半导体鳍107。换言之，在本实施例中，光致抗蚀剂区块139不覆盖最靠近半导体鳍105的半导体鳍107。传统的方法可用来沉积和图案化一光致抗蚀剂薄膜，以产生具有边缘145的光致抗蚀剂区块139。本发明其它的实施范例可使用其它的掩模或覆盖材料，不一定要使用光致抗蚀剂。在一示范的实施例中，光致抗蚀剂区块139的高度111可以为150nm，但在其它的示范实施例中，光致抗蚀剂区块的高度可以在100nm～500nm之间。
将激化离子作为掺杂物注入材料的离子注入工艺是已知的，且其本质是各向异性的，其注入方向可以被精准的控制。箭头133指示倾斜注入的方向。需注意的是，附图中由右至左的注入方向仅用作示范，本发明的技术可使用任何的注入方向。两个揭示的平行箭头133仅作为代表和显示倾斜注入的倾斜角度，且可了解的是，在所有的离子注入工艺环境中，注入工艺沿着箭头133的方向导引离子。图中所显示的注入角度137是依照光致抗蚀剂区块139的既定高度111和光致抗蚀剂区块139相对于半导体鳍105与半导体鳍107的位置将之最大化。以下显示(请参照图5)相较于传统的方法，本发明对于既定高度111的光致抗蚀剂材料和既定半导体鳍105和半导体鳍107间的分隔距离161，可达成对于侧壁119较大的注入或倾斜角度。
上述注入工艺可包括任何通过离子注入，将掺杂物注入相对应的半导体鳍的工艺。此离子注入工艺的范例包括用来形成源极/漏极区、源极/漏极延伸区和沟道区的注入工艺。根据一示范的实施例，半导体晶体管可形成于半导体鳍105、107上方，其沟道的方向沿着垂直于附图平面的方向，但是其它的示范实施例可使用其它的鳍元件。根据一示范的实施例，倾斜注入可以是一用来将掺杂物注入半导体鳍105的顶部121和侧壁119的轻掺杂漏极(LDD)注入，但其它的示范实施例可使用其它的注入工艺。倾斜角度注入可包括例如As、P、Sb、N、B和In掺杂物的离子注入，且其它示范的实施例可使用各种其它的掺杂物。
图2显示所选的角度，使暴露和未覆盖的半导体鳍107没有被注入，即掺杂物未注入半导体鳍107中。对于一既定的注入角度，由于光致抗蚀剂区块139阻挡了激化离子，光致抗蚀剂区块139的边缘(例如边角149)决定了掺杂物到达表面103的侧向长度。在所揭示的范例中，没有掺杂物可注入点147右手边的基底。更甚者，没有掺杂物可注入虚线159和下方箭头133右手边的部分。暴露的半导体鳍107没有被掺杂。
图3显示一注入角度的示范范围，其包括具有高度111的光致抗蚀剂区块139和具有分隔距离161的半导体鳍105和半导体鳍107。分隔距离161在各示范实施例中可以具有100～500nm的范围，但在其它示范性的实施例中可变动。沿着箭头133角度所指的方向所产生的注入角度137代表关于表面119的最大注入角度。在附图中，可观察到的是，像角度151般的低注入角度可被使用，而不会将激化离子掺杂物注入到任何暴露的半导体鳍107中。沿着平行箭头127的方向进行注入的示范实施例中，可观察到的是，在线163的右手边没有结构被注入，亦即具有边角155的半导体鳍107没有进行注入工艺。
本发明特征之一是在选择性的将掺杂物注入其中一型态的半导体鳍中时，不需将另一型态所有的半导体鳍完全以光致抗蚀剂、其它掩模或其它覆盖材料遮盖。更进一步，本发明可达成鳍侧壁表面更大的注入角度，且不必覆盖未被注入的所有其它鳍。本发明提供一种使用高倾斜角度注入半导体鳍的方法。此方法提供多个第一半导体鳍和多个第二半导体鳍于基底表面上方，覆盖部分但非全部的半导体鳍，且使用具有一角度的注入工艺，因此所有的第一半导体鳍通过被覆盖，而被阻挡而没有进行注入工艺，且使所有的第二半导体鳍被注入。对于既定高度的光致抗蚀剂薄膜和不同型态鳍间的既定间距，光致抗蚀剂区块可形成在各种的位置，且不覆盖所有要被保护防止被注入的鳍，且本发明可使用多个掺杂角度，以选择性的将掺杂物注入要被掺杂的鳍中，而没有将掺杂物注入不要被掺杂的鳍中。
本发明图4的另一实施例当选择性的将掺杂物注入其它半导体鳍(例如其它型态的半导体鳍)中，提供光致抗蚀剂、其它掩模或覆盖材料，遮盖所有一型态的半导体鳍。相较于传统的技术(掩模或覆盖材料的边缘一般在不同的半导体鳍107群分开的中央)，本发明一实施范例也可达成较大的掺杂角度。
图4显示覆盖所有半导体鳍107且具有高度111的光致抗蚀剂区块179。半导体鳍105和半导体鳍107间分开一分隔距离161。光致抗蚀剂区块179的边缘181对齐与半导体鳍105最相近的半导体鳍107。在其它示范的实施例中，光致抗蚀剂区块179可包括在半导体鳍107和半导体鳍105间的边缘185(如虚线所示)，但该边缘较靠近半导体鳍107。在上述分别包括注入角度187、189的示范实施例，本发明仍相较于公知技术仍可达成较高的注入角度。
图5显示公知技术和本发明一实施例的比较。根据传统方法，所有不希望被注入的半导体鳍107被光致抗蚀剂图案109覆盖(其以虚线表示)且其包括在半导体鳍107和半导体鳍105中间的边缘123。根据此传统的设置，可达成最高的注入角度117使用沿着虚线箭头113进行的注入工艺。根据本发明只使用光致抗蚀剂区块139的示范实施例，半导体鳍107和部分的半导体鳍107未被覆盖，本发明使用沿着箭头133方向的离子注入工艺可达成较大的注入角度135，且其可避免将注入不纯物注入半导体鳍107中。在此分隔距离161约为140nm且高度111约为150nm的示范实施例中，本实施例可使注入角度由约12°(角度117)增加到约45°(角度135)，上述仅是用来示范，增加的角度会依分隔距离161、高度111和其它使用的尺寸而有不同。根据其它的示范实施例(未被图5揭示，请参照图4)，光致抗蚀剂区块179可覆盖所有的半导体鳍107，但包括一边缘，对齐最接近半导体鳍105的半导体鳍107，或光致抗蚀剂区块可具有一边缘，位于半导体鳍107和半导体鳍105间，但较靠近半导体鳍107，且仍可具有相较于公知技术较高角度的优点(注入工艺沿着箭头113的方向)。
在上述倾斜角度注入工艺之后，光致抗蚀剂或其它的覆盖被移除，且元件继续以已知的方法制作，形成集成电路元件。本发明还包括以上述方法形成的半导体或其它的集成元件。
上述仅揭示本发明的主要原理，虽然本发明在说明书中没有显示或揭示，本领域普通技术人员可使用本发明的主要概念，设计出各种不同的排设，而其是在本发明的精神和范畴中。更进一步来说，在此所有的范例和条件语言仅是用来教示的目的，且用来了解帮助了解本发明的主要原理，并不是用来将本发明限制在揭示的范例和条件。更甚者，在此所有的用来叙述本发明的主要原理、各方面、各实施例和特定的范例的描述包含结构和功能的均等物。此外，此均等物包括现今所知的和将来所知的均等物，例如进行同等功能发展的单元(即使结构有所不同)。
本发明示范实施例的描述用来和附图及相对应的图形做理解，其中附图代表部分的叙述。在描述中，相对的词“例如下部、上部、水平、垂直、上方、下方、之下、之上和其衍伸词(例如水平地、向下地、向上的等)”应该解读为所描述的或附图所讨论的方位。上述相对的词是为了用来方便描述，并不是要将装置以特定的方向解读或操作。
虽然本发明已揭示优选实施例如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。
Claims (15)
1.一种半导体元件的制造方法，包括以下步骤：
提供多个第一半导体鳍和多个第二半导体鳍于一基底的表面上方；
以一掩模材料覆盖部分但非所有的第一半导体鳍；及
使用具有一角度的注入工艺进行注入，借以使所有所述第一半导体鳍被该掩模材料阻挡，没有进行注入，且使所有的第二半导体鳍被注入。
2.如权利要求1所述的半导体元件的制造方法，其中覆盖部分但非所有的第一半导体鳍的步骤包括使用一光致抗蚀剂，且该掩模材料包括一图案化的光致抗蚀剂薄膜。
3.如权利要求1所述的半导体元件的制造方法，其中该掩模材料未覆盖最靠近所述多个第二半导体鳍的第一半导体鳍。
4.如权利要求1所述的半导体元件的制造方法，其中所述多个第一半导体鳍形成于一具有第一极性的基底上方，所述多个第二半导体鳍形成于一具有相反的第二极性的基底上方。
5.如权利要求1所述的半导体元件的制造方法，其中该提供的步骤包括形成一半导体材料层于一晶片表面上方，且图案化该半导体材料层，以形成所述多个第一和第二半导体鳍。
6.如权利要求1所述的半导体元件的制造方法，其中该注入的步骤包括一轻掺杂漏极注入工艺。
7.如权利要求1所述的半导体元件的制造方法，其中该注入的步骤包括注入As、P、Sb、N、B和In的至少一离子，且该注入的角度相对于所述多个第二半导体鳍的侧壁表面大体上为45°。
8.一种半导体元件的制造方法，该方法包括：
提供一具有一晶片表面的晶片、多个形成于该晶片表面上方的第一鳍，和多个形成于该晶片表面上方的第二鳍；
形成一光致抗蚀剂图案于该晶片上方，该光致抗蚀剂图案覆盖部分但非所有的第一鳍，其中最靠近所述多个第二鳍的第一鳍没有被该光致抗蚀剂图案覆盖，且所述多个第二鳍没有被该光致抗蚀剂图案覆盖；及
使用一倾斜角度注入所述多个第二鳍。
9.如权利要求8所述的半导体元件的制造方法，还包括控制该注入的角度，借以使所述未被覆盖的第一鳍皆没有被注入。
10.如权利要求8所述的半导体元件的制造方法，其中所述多个第一鳍中包括一第一极性的掺杂物，所述多个第二鳍中包括相反极性的掺杂物。
11.如权利要求8所述的半导体元件的制造方法，其中所述多个第一鳍形成于一第一极性的第一基底上方，所述多个第二鳍形成于一相反极性的第二基底上方。
12.如权利要求8所述的半导体元件的制造方法，其中所述第一鳍形成一阵列，且该光致抗蚀剂图案覆盖该阵列，除了最外边邻近所述多个第二鳍的第一鳍。
13.如权利要求8所述的半导体元件的制造方法，其中该提供的步骤包括形成所述多个第一鳍和所述多个第二鳍至大体上相同的高度。
14.如权利要求8所述的半导体元件的制造方法，其中该注入的步骤包括执行一轻掺杂漏极注入工艺。
15.一种半导体元件的制造方法，该方法包括：
提供一具有一晶片表面的晶片、多个形成于该晶片表面上方的第一鳍，和多个形成于该晶片表面上方的第二鳍，所述多个第二鳍包括一最靠近所述多个第一鳍的最外第二鳍；
形成一光致抗蚀剂图案于该晶片上方，该光致抗蚀剂图案不覆盖所述多个第一鳍，覆盖至少一些第二鳍，且其中该光致抗蚀剂图案包括一边缘，该边缘位于该最外第二鳍上方，或介于该最外第二鳍和所述多个第一鳍间，且该边缘与该最外第二鳍的距离小于其与所述多个第一鳍的距离；及
使用一倾斜角度注入所述多个第一鳍。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/689,588 US8709928B2 (en) | 2010-01-19 | 2010-01-19 | Semiconductor fin device and method for forming the same using high tilt angle implant |
| US12/689,588 | 2010-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102130008A true CN102130008A (zh) | 2011-07-20 |
| CN102130008B CN102130008B (zh) | 2013-01-09 |
Family
ID=44268036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102092796A Active CN102130008B (zh) | 2010-01-19 | 2010-06-21 | 半导体元件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8709928B2 (zh) |
| CN (1) | CN102130008B (zh) |
| TW (1) | TWI420576B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104160511A (zh) * | 2011-12-30 | 2014-11-19 | 英特尔公司 | 环绕式沟槽接触部结构和制作方法 |
| CN104465389A (zh) * | 2013-09-25 | 2015-03-25 | 中国科学院微电子研究所 | FinFet器件源漏区的形成方法 |
| WO2016109958A1 (zh) * | 2015-01-08 | 2016-07-14 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN106206692A (zh) * | 2015-04-30 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | N型鳍式场效应晶体管的形成方法 |
| CN106328528A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107464746A (zh) * | 2016-06-06 | 2017-12-12 | 格罗方德半导体公司 | 用于半导体装置的阈值电压及井植入方法 |
| CN107579000A (zh) * | 2016-07-04 | 2018-01-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107787521A (zh) * | 2015-06-24 | 2018-03-09 | 瓦里安半导体设备公司 | 无鳍片凹陷和无栅极间隙壁下拉的鳍状场效晶体管间隙壁蚀刻 |
| CN109148377A (zh) * | 2017-06-27 | 2019-01-04 | 中芯国际集成电路制造(上海)有限公司 | 静态随机存储器的制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8813014B2 (en) * | 2009-12-30 | 2014-08-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for making the same using semiconductor fin density design rules |
| US8709928B2 (en) * | 2010-01-19 | 2014-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor fin device and method for forming the same using high tilt angle implant |
| US8778744B2 (en) * | 2011-06-24 | 2014-07-15 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing semiconductor field effect transistor |
| US8623718B2 (en) | 2011-09-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tilt implantation for forming FinFETs |
| KR101876793B1 (ko) | 2012-02-27 | 2018-07-11 | 삼성전자주식회사 | 전계효과 트랜지스터 및 그 제조 방법 |
| US9159810B2 (en) * | 2012-08-22 | 2015-10-13 | Advanced Ion Beam Technology, Inc. | Doping a non-planar semiconductor device |
| US8906807B2 (en) | 2012-10-10 | 2014-12-09 | International Business Machines Corporation | Single fin cut employing angled processing methods |
| US20140113420A1 (en) * | 2012-10-24 | 2014-04-24 | Globalfoundries Inc. | Methods of avoiding shadowing when forming source/drain implant regions on 3d semiconductor devices |
| US8946792B2 (en) * | 2012-11-26 | 2015-02-03 | International Business Machines Corporation | Dummy fin formation by gas cluster ion beam |
| US9142650B2 (en) | 2013-09-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company Limited | Tilt implantation for forming FinFETs |
| US20150145069A1 (en) * | 2013-11-22 | 2015-05-28 | Qualcomm Incorporated | Silicon germanium finfet formation |
| US20160336324A1 (en) * | 2015-05-15 | 2016-11-17 | Qualcomm Incorporated | Tunnel field effect transistor and method of making the same |
| KR102530671B1 (ko) | 2015-12-31 | 2023-05-10 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| US10002762B2 (en) * | 2016-09-09 | 2018-06-19 | International Business Machines Corporation | Multi-angled deposition and masking for custom spacer trim and selected spacer removal |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060085A (zh) * | 2006-04-21 | 2007-10-24 | 国际商业机器公司 | 形成场效应晶体管的方法 |
| US20090124069A1 (en) * | 2007-11-14 | 2009-05-14 | Clark Jr William F | Methods of changing threshold voltages of semiconductor transistors by ion implantation |
| US20090197382A1 (en) * | 2008-01-31 | 2009-08-06 | Anderson Brent A | Multi-gated, high-mobility, density improved devices |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US6706571B1 (en) * | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
| US6924561B1 (en) * | 2003-12-08 | 2005-08-02 | Advanced Micro Devices, Inc. | SRAM formation using shadow implantation |
| KR100513405B1 (ko) * | 2003-12-16 | 2005-09-09 | 삼성전자주식회사 | 핀 트랜지스터의 형성 방법 |
| US7294882B2 (en) * | 2004-09-28 | 2007-11-13 | Sandisk Corporation | Non-volatile memory with asymmetrical doping profile |
| JP4504214B2 (ja) * | 2005-02-04 | 2010-07-14 | 株式会社東芝 | Ｍｏｓ型半導体装置及びその製造方法 |
| US7190050B2 (en) * | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
| US7807523B2 (en) * | 2005-07-01 | 2010-10-05 | Synopsys, Inc. | Sequential selective epitaxial growth |
| US7265008B2 (en) * | 2005-07-01 | 2007-09-04 | Synopsys, Inc. | Method of IC production using corrugated substrate |
| US7605449B2 (en) * | 2005-07-01 | 2009-10-20 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material |
| US7247887B2 (en) * | 2005-07-01 | 2007-07-24 | Synopsys, Inc. | Segmented channel MOS transistor |
| US8466490B2 (en) * | 2005-07-01 | 2013-06-18 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with multi layer regions |
| US7508031B2 (en) * | 2005-07-01 | 2009-03-24 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with narrowed base regions |
| US7939862B2 (en) * | 2007-05-30 | 2011-05-10 | Synopsys, Inc. | Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers |
| US8709928B2 (en) * | 2010-01-19 | 2014-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor fin device and method for forming the same using high tilt angle implant |
-
2010
- 2010-01-19 US US12/689,588 patent/US8709928B2/en active Active
- 2010-06-09 TW TW099118669A patent/TWI420576B/zh active
- 2010-06-21 CN CN2010102092796A patent/CN102130008B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060085A (zh) * | 2006-04-21 | 2007-10-24 | 国际商业机器公司 | 形成场效应晶体管的方法 |
| US20090124069A1 (en) * | 2007-11-14 | 2009-05-14 | Clark Jr William F | Methods of changing threshold voltages of semiconductor transistors by ion implantation |
| US20090197382A1 (en) * | 2008-01-31 | 2009-08-06 | Anderson Brent A | Multi-gated, high-mobility, density improved devices |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104160511A (zh) * | 2011-12-30 | 2014-11-19 | 英特尔公司 | 环绕式沟槽接触部结构和制作方法 |
| US11776959B2 (en) | 2011-12-30 | 2023-10-03 | Intel Corporation | Wrap-around trench contact structure and methods of fabrication |
| CN104465389A (zh) * | 2013-09-25 | 2015-03-25 | 中国科学院微电子研究所 | FinFet器件源漏区的形成方法 |
| WO2016109958A1 (zh) * | 2015-01-08 | 2016-07-14 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN106206692B (zh) * | 2015-04-30 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | N型鳍式场效应晶体管的形成方法 |
| US10490663B2 (en) | 2015-04-30 | 2019-11-26 | Semiconductor Manufacturing International (Shanghai) Corporation | N-type fin field-effect transistor |
| CN106206692A (zh) * | 2015-04-30 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | N型鳍式场效应晶体管的形成方法 |
| CN107787521A (zh) * | 2015-06-24 | 2018-03-09 | 瓦里安半导体设备公司 | 无鳍片凹陷和无栅极间隙壁下拉的鳍状场效晶体管间隙壁蚀刻 |
| CN106328528A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106328528B (zh) * | 2015-06-30 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107464746A (zh) * | 2016-06-06 | 2017-12-12 | 格罗方德半导体公司 | 用于半导体装置的阈值电压及井植入方法 |
| CN107464746B (zh) * | 2016-06-06 | 2020-10-13 | 格罗方德半导体公司 | 用于半导体装置的阈值电压及井植入方法 |
| CN107579000A (zh) * | 2016-07-04 | 2018-01-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107579000B (zh) * | 2016-07-04 | 2020-11-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN109148377A (zh) * | 2017-06-27 | 2019-01-04 | 中芯国际集成电路制造(上海)有限公司 | 静态随机存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201126577A (en) | 2011-08-01 |
| US20110175165A1 (en) | 2011-07-21 |
| TWI420576B (zh) | 2013-12-21 |
| CN102130008B (zh) | 2013-01-09 |
| US8709928B2 (en) | 2014-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130008B (zh) | 半导体元件的制造方法 | |
| US7388265B2 (en) | Thin film transistor and fabrication method thereof | |
| US20200266287A1 (en) | Semiconductor device comprising counter-doped regions | |
| US9431252B2 (en) | Tunneling field effect transistor (TFET) formed by asymmetric ion implantation and method of making same | |
| CN107634001B (zh) | 一种ldmos器件的制造方法 | |
| US20200321475A1 (en) | Manufacturing method for ltps tft substrate | |
| EP0670604B1 (en) | MOS thin-film transistors with a drain offset region | |
| US7196375B2 (en) | High-voltage MOS transistor | |
| US7449386B2 (en) | Manufacturing method for semiconductor device to mitigate short channel effects | |
| US20090170259A1 (en) | Angled implants with different characteristics on different axes | |
| US11569346B2 (en) | Semiconductor device with low random telegraph signal noise | |
| US8912058B2 (en) | Method of forming a thin film transistor using a gray-scale photoresist | |
| US20060046381A1 (en) | Methods of forming capacitor structures, methods of forming threshold voltage implant regions, and methods of implanting dopant into channel regions | |
| US10692731B2 (en) | Semiconductor structure and fabrication method with precise patterning thereof | |
| US9263574B1 (en) | Semiconductor device and method for fabricating the same | |
| US20190355759A1 (en) | Array substrate, method for fabricating the same, display panel, and display device | |
| KR20060078522A (ko) | 엘디모스 채널 형성 방법 | |
| US20230378315A1 (en) | Manufacturing method of semiconductor device | |
| CN102386131B (zh) | 一种同时实现ddmos和ldmos漂移区的工艺 | |
| US6207520B1 (en) | Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions | |
| US6124175A (en) | Rapid thermal anneal with a gaseous dopant species | |
| KR100793278B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| US20080203497A1 (en) | Semiconductor Devices Including Assymetric Source and Drain Regions Having a Same Width and Related Methods | |
| CN107579000B (zh) | 半导体结构的形成方法 | |
| US9553091B1 (en) | Semiconductor structure and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |