CN107579000B

CN107579000B - 半导体结构的形成方法

Info

Publication number: CN107579000B
Application number: CN201610518854.8A
Authority: CN
Inventors: 周飞
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-07-04
Filing date: 2016-07-04
Publication date: 2020-11-03
Anticipated expiration: 2036-07-04
Also published as: CN107579000A

Abstract

本发明提供一种半导体结构的形成方法，包括：提供基底，包括相邻的第一区域和第二区域，基底包括：衬底和第一鳍部，第一鳍部包括第一侧和第二侧，第一侧朝向第二区域；在第二区域形成图形层，图形层覆盖所述第二区域或暴露出邻近第一区域的部分第二区域；以图形层为掩膜，向第一鳍部一侧侧壁进行离子注入，在第一鳍部底部注入掺杂离子；当图形层暴露出邻近第一区域的部分第二区域时，向第一侧侧壁进行离子注入；当图形层覆盖第二区域时，向第二侧侧壁进行离子注入；进行扩散处理，使掺杂离子在第一鳍部中扩散。其中，对第一鳍部一侧进行离子注入，容易避免光刻胶的阻挡使掺杂离子注入到鳍部底部，从而能够降低第一鳍部侧壁掺杂浓度的不均匀性。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的不断进步，半导体器件向着高集成度、高质量的方向发展，半导体器件的特征尺寸相应减小。

半导体器件特征尺寸的减小，特别是栅极结构宽度的减小，使栅极结构下方沟道的长度相应缩小。晶体管中沟道长度的减小增加了源漏间电荷穿通的可能性，并容易引起沟道漏电流。为了减小沟道漏电流，半导体技术引入了鳍式场效应晶体管。

鳍式场效应晶体管中，栅极结构在鳍部上，所以能够在鳍部顶部和侧壁形成沟道。因此，需要对鳍部侧壁和顶部进行离子注入，以形成源漏区、轻掺杂区，或用于提高鳍式场效应晶体管的性能。

然而，所述半导体结构的形成方法，容易使鳍部侧壁掺杂浓度不均匀，影响晶体管性能。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够增加鳍部侧壁掺杂浓度的均匀性，改善晶体管性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：供基底，所述基底包括相邻的第一区域和第二区域，所述基底包括：衬底和位于所述第一区域衬底上的第一鳍部，所述第一鳍部包括相对的第一侧和第二侧，所述第一侧朝向所述第二区域；在所述第二区域基底上形成图形层，所述图形层全部覆盖所述第二区域或暴露出邻近第一区域的部分第二区域；以所述图形层为掩膜，向所述第一鳍部一侧侧壁进行离子注入，在所述第一鳍部底部注入掺杂离子，所述离子注入的步骤包括：当所述图形层暴露出邻近第一区域的部分所述第二区域时，向所述第一鳍部第一侧侧壁进行离子注入；当所述图形层全部覆盖所述第二区域时，向所述第一鳍部第二侧侧壁进行离子注入；对所述第一鳍部进行扩散处理，使所述掺杂离子在所述第一鳍部中扩散。

可选的，所述扩散处理的步骤包括：对所述第一鳍部进行退火处理。

可选的，所述退火处理过程中，退火温度为950℃~1150℃。

可选的，所述第一鳍部底部为所述第一鳍部与所述衬底的接触处。

可选的，所述基底还包括：位于所述鳍部之间的衬底上的隔离结构，所述隔离结构表面低于所述鳍部顶部表面；所述第一鳍部底部为所述第一鳍部与所述隔离结构表面的接触处。

可选的，所述基底还包括：位于第二区域衬底上的第二鳍部；所述第二鳍部包括相对的第三侧和第四侧，所述第三侧朝向第一鳍部。

可选的，所述图形层覆盖所述第二鳍部顶部和侧壁表面。

可选的，所述图形层覆盖所述第二鳍部顶部和第四侧侧壁，暴露出邻近第一鳍部的第二鳍部第三侧侧壁。

可选的，所述基底还包括：第三区域，所述第三区域和第二区域分别位于所述第一区域两侧。

可选的，所述基底还包括：位于第三区域衬底上的第三鳍部；所述图形层还覆盖所述第三鳍部顶部和侧壁。

可选的，相邻的第一鳍部和第二鳍部之间的距离为50nm~60nm。

可选的，第二区域衬底上具有半导体器件。

可选的，所述图形层的厚度为1000埃~1500埃。

可选的，所述离子注入的注入角度为15°~20°，所述注入角度为离子注入方向与衬底表面法线之间的夹角。

可选的，对所述第一鳍部进行离子注入的工艺参数包括：注入剂量为1.0E14atoms/cm³~2.0E15 atoms/cm³；注入能量为2KeV~8KeV。

可选的，所述第一区域用于形成NMOS晶体管；所述第二区域用于形成PMOS晶体管；或者，所述第一区域用于形成PMOS晶体管；所述第二区域用于形成NMOS晶体管。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体结构的形成方法中，对所述第一鳍部一侧进行离子注入，所述离子注入能够在所述第一鳍部底部注入掺杂离子，能够使掺杂离子在第一鳍部一侧侧壁中分布比较均匀，从而能够降低第一鳍部侧壁掺杂浓度的不均匀性。进行退火处理能够使所述掺杂离子扩散到所述第一鳍部另一侧，从而能够增加所述第一鳍部掺杂浓度的均匀性。

进一步，在所述第二区域基底上形成图形层，所述图形层覆盖所述第二鳍部顶部和所述第四侧侧壁，暴露出所述第三侧侧壁表面，能够使所述图形层朝向所述第一鳍部的边缘到所述第一鳍部的距离较大，进而能够使所述图形层对注入离子的阻挡作用减小，从而能够使对第一鳍部一侧注入的离子到达所述第一鳍部底部。因此，所述形成方法能够增加第一鳍部掺杂浓度的均匀性。

附图说明

图1和图2是一种半导体结构的形成方法各步骤的结构示意图；

图3至图7是本发明的半导体结构的形成方法一实施例各步骤的结构示意图；

图8是本发明的半导体结构的形成方法另一实施例的结构示意图。

具体实施方式

半导体结构的形成方法存在诸多问题，例如：所述半导体结构的形成方法容易使鳍部侧壁掺杂浓度不均匀，影响晶体管性能。

现结合一种半导体结构的形成方法，分析所述半导体结构的形成方法容易减小半导体结构中隔离层厚度的原因：

图1和图2是一种半导体结构的形成方法各步骤的结构示意图。

请参考图1，提供基底，所述基底包括NMOS区A和分别位于NMOS区A两侧的第一PMOS区B和第二PMOS区C；所述基底包括：衬底100；位于所述衬底100上的初始鳍部；位于所述初始鳍部之间衬底100上的隔离结构102。所述初始鳍部露出于所述隔离结构102的部分为鳍部101；位于NMOS区A的鳍部101为第一鳍部，位于第一PMOS区B的鳍部101为第二鳍部，位于第二PMOS区C的鳍部101为第三鳍部。

继续参考图1，形成覆盖所述第二鳍部和第三鳍部表面的光刻胶110。

请参考图2，从所述第一鳍部两侧对所述第一鳍部进行离子注入。

其中，从所述第一鳍部两侧对所述第一鳍部进行离子注入的过程中，所述第一鳍部顶部会经过两次离子注入，从而使第一鳍部顶部的掺杂离子浓度大于第一鳍部侧壁的离子浓度，进而使第一鳍部内掺杂离子分布不均匀。

另一方面，在离子注入的过程中，为了避免在第二鳍部和第三鳍部中形成掺杂离子。所述光刻胶110的边缘分别位于相邻第一鳍部和第二鳍部中间以及相邻第一鳍部和第三鳍部中间。在离子注入过程中，如果注入角度过小很难在第一鳍部侧壁注入掺杂离子，所以，所述注入角度一般为15°~20°。然而，由于第一鳍部和光刻胶110邻近第一鳍部的边缘之间的间隙具有较大的深宽比（High Aspect Ratio，HAR），当注入角度的范围为15°~20°时，基于投影效应（shadow effect），掺杂离子很难到达所述第一鳍部底部。因此，所述形成方法容易使第一鳍部侧壁掺杂浓度不均匀，从而进一步使第一鳍部中的掺杂离子浓度不均匀，影响晶体管性能。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的第一区域和第二区域，所述基底包括：衬底和位于所述第一区域衬底上的第一鳍部，所述第一鳍部包括相对的第一侧和第二侧，所述第一侧朝向所述第二区域；在所述第二区域基底上形成图形层，所述图形层覆盖所述第二区域或暴露出邻近第一区域的部分第二区域；以所述图形层为掩膜，向所述第一鳍部一侧侧壁进行离子注入，在所述第一鳍部底部注入掺杂离子，所述离子注入的步骤包括：当所述图形层暴露出邻近第一区域的部分所述第二区域时，向所述第一鳍部第一侧侧壁进行离子注入；当所述图形层覆盖所述第二区域时，向所述第一鳍部第二侧侧壁进行离子注入；对所述第一鳍部进行扩散处理，使所述掺杂离子在所述第一鳍部中扩散。

其中，对所述第一鳍部一侧进行离子注入，所述离子注入能够在所述第一鳍部底部注入掺杂离子，能够使掺杂离子在第一鳍部一侧侧壁中分布比较均匀，从而能够降低第一鳍部侧壁掺杂浓度的不均匀性。进行退火处理能够使所述掺杂离子扩散到所述第一鳍部另一侧，从而能够增加所述第一鳍部掺杂浓度的均匀性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图7是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。

需要说明的是，在一些半导体器件中，特别是静态存储器中，上拉晶体管与下拉晶体管交替排列，且上拉晶体管与下拉晶体管的晶体管类型不同。上拉晶体管可以为PMOS晶体管，下拉晶体管为NMOS晶体管。这就使NMOS晶体管区域和晶体管区域交替排列。本实施例以NMOS晶体管两侧分别具有一个PMOS晶体管为例进行详细说明。

请参考图3，提供基底，所述基底包括相邻的第一区域I和第二区域II，所述基底包括衬底200和位于所述第一区域I衬底200上的第一鳍部203，所述第一鳍部203包括相对的第一侧和第二侧，所述第一侧朝向所述第二区域II。

本实施例中，所述第一区域I用于形成NMOS晶体管；所述第二区域II用于形成PMOS晶体管。在其他实施例中，所述第一区域还可以用于形成PMOS晶体管；所述第二区域还可以用于形成NMOS晶体管。

本实施例中，所述基底还包括第三区域III，所述第三区域III与第二区域II形成的晶体管类型相同。

具体的，本实施例中，所述第二区域II和第三区域III分别位于所述第一区域I两侧。本实施例中，所述基底包括：衬底200；位于衬底200上的初始鳍部；位于所述初始鳍部之间衬底200上的隔离结构202。

本实施例中，位于所述第一区域I，且露出于所述隔离结构202的部分初始鳍部为第一鳍部203；位于所述第二区域II，且露出于所述隔离结构202的部分初始鳍部为第二鳍部201；位于所述第三区域III，且露出于所述隔离结构202的部分初始鳍部为第三鳍部204。

本实施例中，所述衬底200为硅衬底、锗衬底、硅锗衬底、绝缘体上硅衬底等半导体衬底。

本实施例中，所述第一鳍部201、第二鳍部203和第三鳍部204的材料为硅、硅锗或锗。

本实施例中，所述隔离结构202的材料为氧化硅、氮化硅或氮氧化硅。

本实施例中，相邻第一鳍部203和第二鳍部201之间的距离为50nm~60nm；相邻第一鳍部203和第三鳍部204之间的距离为50nm~60nm。

请参考图4，在所述第二区域II基底上形成图形层，所述图形层全部覆盖所述第二区域II或暴露出邻近第一区域I的部分第二区域II。

所述图形层用于在后续离子注入过程中，保护第二区域II基底不注入掺杂离子。

本实施例中，所述基底还包括第三区域III，所述第三区域III与第一区域I形成的晶体管类型不相同，因此，所述第三区域III基底上也形成有图形层。

为了使对所述第一鳍部203进行离子注入的过程中，掺杂离子不被所述图形层阻挡，能够到达所述第一鳍部203底部。本实施例中，位于所述第二区域II基底上的图形层为第一图形层211，所述第一图形层211暴露出邻近所述第一鳍部203的所述第二鳍部一侧侧壁。位于所述第第三区域III基底上的图形层为第二图形层212，所述第二图形层212邻近所述第一区域I的边缘位于相邻第一鳍部203和第二鳍部201中间。

本实施例中，如果所述图形层的高度h过小，容易使图形层暴露出的第一鳍部203侧壁在后续离子注入的过程中注入掺杂离子；如果所述图形层的高度h过大，容易在后续离子注入的过程中阻挡掺杂离子，从而使掺杂离子很难到达所述第一鳍部203底部。具体的，本实施例中，所述图形层的高度h为1000埃~1500埃。

本实施例中，形成所述图形层的步骤包括：形成覆盖所述第一区域I、第二区域II和第三区域III的初始图形层；提供光罩；以所述光罩为掩膜对所述初始图形层进行曝光，形成所述图形层。

请参考图5，以所述图形层为掩膜，向所述第一鳍部203一侧侧壁进行离子注入，在所述第一鳍部203底部注入掺杂离子，所述离子注入的步骤包括：当所述图形层暴露出邻近第一区域Ｉ的部分所述第二区域II时，向所述第一鳍部203第一侧侧壁进行离子注入；当所述图形层全部覆盖所述第二区域II时，向所述第一鳍部203第二侧侧壁进行离子注入。

本实施例中，所述第二鳍部201包括相对的第三侧和第四侧，所述第三侧朝向所述第一鳍部203。

本实施例中，所述第一图形层211暴露出邻近第一区域I的部分所述第二区域II基底；所述第二图形层212部分完全覆盖所述第三区域III。进行离子注入的步骤包括：对所述第一鳍部201第一侧侧壁进行离子注入。

本实施例中，向所述第一鳍部203一侧侧壁进行离子注入的步骤包括：向所述第一鳍部203第一侧侧壁进行离子注入。

本实施例中，由于所述第一图形层211覆盖所述第二鳍部201顶部和第四侧侧壁，暴露出邻近所述第一鳍部203的所述第二鳍部201第三侧侧壁，所述第一图形层211邻近所述第一鳍部203的边缘距离邻近所述第一图形层211的第一鳍部203侧壁较远，因此，所述掺杂离子不容易受到所述第一图形层211的阻挡，能够到达所述的第一鳍部203底部。

本实施例中，所述第一鳍部203底部指的是所述隔离结构202表面与所述第一鳍部203接触处。在其他实施例中，所述衬底上不具有隔离结构，所述鳍部底部指的是所述第一鳍部与所述衬底表面的接触处。

本实施例中，所述第二图形层212覆盖所述第三鳍部204顶部和侧壁。所述掺杂离子不会注入所述第三鳍部204。

本实施例中，所述离子注入用于在所述第一鳍部203中形成轻掺杂漏区。在其他实施例中，所述离子注入还可以用于在所述第一鳍部中形成阱区；所述离子注入还可以用于调节所述NMOS晶体管的阈值电压；在所述第一鳍部中形成源漏掺杂区，或者所述离子注入还可以用于在所述第一鳍部底部注入防穿通离子。

本实施例中，所述第一区域I用于形成NMOS晶体管，所述掺杂离子为磷离子或砷离子。在其他实施例中，所述第一区域还可以用于形成PMOS晶体管，所述掺杂离子为硼离子。

本实施例中，对所述第一鳍部203一侧进行离子注入的注入角度指的是离子注入方向与隔离结构202表面法线方向的夹角。

如果所述注入角度过小，很难对所述第一鳍部203侧壁进行掺杂；如果所述注入角度过大，很难使所述掺杂离子到达所述第一鳍部203底部。

此外，所述注入角度与图形层的厚度有关，注入角度越小，所述图形层的厚度的高度可以越高；注入角度越大，所述图形层的高度越小。具体的，本实施例中，所述注入角度为15°~20°。

本实施例中，对所述第一鳍部203进行离子注入的工艺参数包括：注入剂量为1.0E14 atoms/cm³~2.0E15 atoms/cm³；注入能量为2KeV~8KeV。

需要说明的是，本实施例中，所述离子注入用于在所述第一鳍部203中形成轻掺杂漏区，因此，在进行离子注入之前，所述形成方法还包括：形成横跨所述第一鳍部203、第二鳍部201和第三鳍部204的栅极结构，所述栅极结构覆盖所述第一鳍部203、第二鳍部201和第三鳍部204侧壁和顶部表面。在其他实施例中，如果所述离子注入用于调节所形成晶体管的阈值电压，在离子注入之后，形成所述栅极结构。

需要说明的是，请参考图6，所述离子注入之后，所述形成方法还包括：去除所述图形层。

请参考图7，对所述第一鳍部203进行扩散处理，使所述掺杂离子在所述第一鳍部203中扩散。

所述扩散处理能够使第一侧壁的掺杂离子扩散到第二侧壁，并使所述掺杂离子在所述第一鳍部203中均匀分布，从而提高晶体管性能。

本实施例中，通过退火工艺对所述第一鳍部203进行扩散处理。在其他实施例中，还可以通过加热处理或保温处理对所述第一鳍部进行扩散处理。

对所述第一鳍部203进行退火处理的过程中，如果所述退火温度过低，很难使所述第一鳍部203中的掺杂离子发生扩散；如果述退火温度过高，容易使所述掺杂离子的扩散速率过快，容易使第一鳍部203第二侧壁的掺杂浓度大于第一鳍部203第一侧壁的掺杂浓度。具体的，本实施例中，所述退火温度为950℃~1150℃。

请参考图8，本实施例与上一实施例的相同之处在此不多做赘述，不同之处包括：

本实施例中，所述基底仅包括一个第一区域M和一个第二区域N。

本实施例中，所述图形层310覆盖所述第二区域N的第二鳍部302顶部和侧壁表面。所述图形层310邻近所述第一鳍部301的边缘位于相邻的第一鳍部301和第二鳍部302中间。

本实施例中，所述第一鳍部301包括相对的第一侧和第二侧。所述第一侧朝向所述第二鳍部302。

本实施例中，所述第二鳍部302包括相对的第三侧和第四侧，所述第三侧朝向所述第一鳍部301。所述图形层310覆盖所述第二鳍部302顶部和第三侧、第四侧侧壁。

本实施例中，离子注入过程中，向所述第一鳍部301第二侧侧壁进行离子注入。

在其他实施例中，当所述基底仅包括一个第二区域时，所述图形层还可以暴露出邻近所述第一鳍部的第二鳍部的第三侧侧壁。在离子注入过程中，向所述第一鳍部第一侧侧壁进行离子注入。

综上，本发明的半导体结构的形成方法中，对所述第一鳍部一侧进行离子注入，所述离子注入能够在所述第一鳍部底部注入掺杂离子，能够使掺杂离子在第一鳍部一侧侧壁中分布比较均匀，从而能够降低第一鳍部侧壁掺杂浓度的不均匀性。进行退火处理能够使所述掺杂离子扩散到所述第一鳍部另一侧，从而能够增加所述第一鳍部掺杂浓度的均匀性。

进一步，在所述第二区域基底上形成图形层，所述图形层覆盖所述第二鳍部顶部和所述第四侧侧壁，暴露出所述第三侧侧壁表面，能够使所述图形层朝向所述第一鳍部的边缘到所述第一鳍部的距离较小，进而能够使所述图形层对注入离子的阻挡作用减小，从而能够使对第一鳍部一侧注入的离子到达所述第一鳍部底部。因此，所述形成方法能够增加第一鳍部掺杂浓度的均匀性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括相邻的第一区域和第二区域，所述基底包括：衬底和位于所述第一区域衬底上的第一鳍部，所述第一鳍部包括相对的第一侧和第二侧，所述第一侧朝向所述第二区域；

在所述第二区域基底上形成图形层，所述图形层全部覆盖所述第二区域或暴露出邻近第一区域的部分第二区域；

以所述图形层为掩膜，仅向所述第一鳍部一侧侧壁进行离子注入，在所述第一鳍部底部注入掺杂离子，所述离子注入的步骤包括：

当所述图形层暴露出邻近第一区域的部分所述第二区域时，仅向所述第一鳍部第一侧侧壁进行离子注入；

当所述图形层全部覆盖所述第二区域时，仅向所述第一鳍部第二侧侧壁进行离子注入；

对所述第一鳍部进行退火处理，使所述掺杂离子在所述第一鳍部中扩散，退火温度为950℃~1150℃。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部底部为所述第一鳍部与所述衬底的接触处。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括：位于所述鳍部之间的衬底上的隔离结构，所述隔离结构表面低于所述鳍部顶部表面；

所述第一鳍部底部为所述第一鳍部与所述隔离结构表面的接触处。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括：位于第二区域衬底上的第二鳍部；所述第二鳍部包括相对的第三侧和第四侧，所述第三侧朝向第一鳍部。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述图形层覆盖所述第二鳍部顶部和侧壁表面。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述图形层覆盖所述第二鳍部顶部和第四侧侧壁，暴露出邻近第一鳍部的第二鳍部第三侧侧壁。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述基底还包括：第三区域，所述第三区域和第二区域分别位于所述第一区域两侧。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述基底还包括：位于第三区域衬底上的第三鳍部；所述图形层还覆盖所述第三鳍部顶部和侧壁。

9.如权利要求4所述的半导体结构的形成方法，其特征在于，相邻的第一鳍部和第二鳍部之间的距离为50nm~60nm。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，第二区域衬底上具有半导体器件。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形层的厚度为1000埃~1500埃。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子注入的注入角度为15°~20°，所述注入角度为离子注入方向与衬底表面法线之间的夹角。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一鳍部进行离子注入的工艺参数包括：注入剂量为1.0E14 atoms/cm³~2.0E15 atoms/cm³；注入能量为2KeV~8KeV。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域用于形成NMOS晶体管；所述第二区域用于形成PMOS晶体管；

或者，所述第一区域用于形成PMOS晶体管；所述第二区域用于形成NMOS晶体管。