CN107293490B - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN107293490B
CN107293490B CN201610208077.7A CN201610208077A CN107293490B CN 107293490 B CN107293490 B CN 107293490B CN 201610208077 A CN201610208077 A CN 201610208077A CN 107293490 B CN107293490 B CN 107293490B
Authority
CN
China
Prior art keywords
region
ion
fin
type
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610208077.7A
Other languages
English (en)
Other versions
CN107293490A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610208077.7A priority Critical patent/CN107293490B/zh
Publication of CN107293490A publication Critical patent/CN107293490A/zh
Application granted granted Critical
Publication of CN107293490B publication Critical patent/CN107293490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的制造方法，包括：提供半导体基底，包括衬底以及位于衬底上的鳍部；在鳍部之间的衬底上形成隔离结构，露出于隔离结构的鳍部作为鳍部第一区域，剩余未露出部分作为鳍部第二区域；形成覆盖鳍部第一区域顶部和侧壁的栅极结构；在鳍部第二区域内形成缓冲掺杂离子区；在鳍部第一区域内形成浅掺杂离子区，且与缓冲掺杂离子区的离子类型相同；通过重掺杂工艺在栅极结构两侧鳍部内形成源区或漏区，重掺杂工艺的离子剂量大于缓冲离子掺杂工艺的离子剂量。本发明通过形成离子浓度介于源区或漏区和衬底之间的缓冲掺杂离子区，从而降低源区或漏区与衬底的浓度梯度，形成缓变结，进而降低器件源区或漏区与衬底之间的结漏电流。

Description

半导体结构的制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
但是，现有技术形成的半导体器件的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构的制造方法，优化半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的制造方法。包括如下步骤：提供半导体基底，所述半导体基底包括衬底以及位于所述衬底上的鳍部；在所述鳍部之间的衬底上形成隔离结构，其中露出于所述隔离结构的鳍部作为鳍部第一区域，剩余的未露出部分作为鳍部第二区域；形成横跨所述鳍部表面的栅极结构，所述栅极结构覆盖所述鳍部第一区域的顶部和侧壁；以所述栅极结构为掩膜，对所述鳍部第二区域进行缓冲离子掺杂工艺，形成缓冲掺杂离子区；形成所述缓冲掺杂离子区后，对所述鳍部第一区域进行浅掺杂工艺，形成浅掺杂离子区，且所述浅掺杂离子区的离子类型与所述缓冲掺杂离子区的离子类型相同；形成所述浅掺杂离子区后，通过重掺杂工艺在所述栅极结构两侧的鳍部内形成源区或漏区，其中所述重掺杂工艺注入的离子剂量大于所述缓冲离子掺杂工艺注入的离子剂量。
可选的，所述缓冲掺杂离子区的离子类型为N型离子或P型离子，所述浅掺杂离子区的离子类型为N型离子或P型离子。
可选的，缓冲离子掺杂工艺的参数包括：所述缓冲掺杂离子区的离子类型为N型离子，注入的离子包括磷离子，注入的离子能量为8Kev至20Kev，注入的离子剂量为5E12至1E14原子每平方厘米，注入角度为0度至7度；所述缓冲掺杂离子区的离子类型为P型离子，注入的离子包括硼离子，注入的离子能量为6Kev至16Kev，注入的离子剂量为5E12至1E14原子每平方厘米，注入角度为0度至7度。
可选的，所述浅掺杂工艺的参数包括：所述浅掺杂离子区的离子类型为N型离子，注入的离子包括磷离子，注入的离子能量为2Kev至10Kev，注入的离子剂量为8E13至1E14原子每平方厘米，注入角度为10度至20度；所述浅掺杂离子区的离子类型为P型离子，注入的离子包括硼离子，注入的离子能量为2Kev至8Kev，注入的离子剂量为8E13至5E14原子每平方厘米，注入角度为10度至20度。
可选的，对所述鳍部第二区域进行缓冲离子掺杂工艺后，对所述鳍部第一区域进行浅掺杂工艺之前，所述制造方法还包括：对所述半导体基底进行退火工艺，促进所述缓冲掺杂离子横向扩散进位于所述鳍部第二区域内。
可选的，所述退火工艺的工艺参数包括：退火温度为750摄氏度至1000摄氏度，压强为一个标准大气压，反应气体为氮气，氮气的气体流量为5每分钟标准升至40每分钟标准升。
可选的，所述衬底包括第一区域和第二区域，位于所述第一区域衬底上的鳍部为第一鳍部，位于所述第二区域衬底上的鳍部为第二鳍部；露出于所述第一区域隔离结构的第一鳍部为第一鳍部第一区域，剩余的未露出部分作为第一鳍部第二区域；露出于所述第二区域隔离结构的第二鳍部为第二鳍部第一区域，剩余的未露出部分作为第二鳍部第二区域。
可选的，对所述鳍部第二区域进行缓冲离子掺杂工艺的步骤包括：对所述第一鳍部第二区域进行第一缓冲离子掺杂工艺，形成第一缓冲掺杂离子区；对所述第二鳍部第二区域进行第二缓冲离子掺杂工艺，形成第二缓冲掺杂离子区。
可选的，所述第一缓冲掺杂离子区的离子类型为N型离子或P型离子，所述第二缓冲掺杂离子区的离子类型为N型离子或P型离子。
可选的，对所述鳍部第一区域进行浅掺杂工艺的步骤包括：对所述第一鳍部第一区域进行第一浅掺杂工艺，形成第一浅掺杂离子区；对所述第二鳍部第一区域进行第二浅掺杂工艺，形成第二浅掺杂离子区。
可选的，所述第一浅掺杂离子区的离子类型为N型离子或P型离子，所述第二浅掺杂离子区的离子类型为N型离子或P型离子。
可选的，在所述栅极结构两侧的鳍部内形成源区或漏区的步骤包括：在所述栅极结构两侧的鳍部内形成应力层；在所述应力层内形成源区和漏区。
相应的，本发明还提供一种采用上述方法形成的半导体结构，包括：半导体基底，包括衬底以及位于所述衬底上的鳍部；隔离结构，位于所述鳍部之间的衬底上，其中露出于所述隔离结构的鳍部作为鳍部第一区域，剩余的未露出部分作为鳍部第二区域；栅极结构，横跨所述鳍部表面，且覆盖所述鳍部第一区域的顶部和侧壁；浅掺杂离子区，位于所述鳍部第一区域内；缓冲掺杂离子区，位于所述鳍部第二区域内，所述缓冲掺杂离子区的离子类型与所述浅掺杂离子区的离子类型相同；源区或漏区，位于所述栅极结构两侧的鳍部内，其中所述源区或漏区的离子浓度大于所述缓冲掺杂离子区的离子浓度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在形成源区或漏区之前，先在所述鳍部第二区域内形成缓冲掺杂离子区，其中所述重掺杂工艺注入的离子剂量大于所述缓冲离子掺杂工艺注入的离子剂量，使所述缓冲掺杂离子区的离子浓度介于所述源区或漏区和所述衬底之间，从而使所述源区或漏区与所述衬底之间具有缓变掺杂区，即降低所述源区或漏区与所述衬底的浓度梯度，使所述源区或漏区与衬底之间形成缓变结，由于缓变结的漏电流较小，进而可以降低器件源区或漏区与衬底之间的结漏电流，优化半导体器件的电学性能。
附图说明
图1至图8是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
由背景技术可知，为了改善器件的短沟道效应(SCE：short-channel effects)，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。但是，现有技术形成的FinFET的电学性能仍有待提高。
分析其原因在于：器件的源区或漏区位于栅极结构两侧的鳍部内，由于源区或漏区的掺杂离子浓度较大，衬底的掺杂离子浓度较小，使所述源区或漏区与衬底的浓度梯度过大，从而使所述源区或漏区与衬底之间形成突变结，而一般突变结的漏电流较大，进而导致器件源区或漏区与衬底之间的结漏电流(Junction Leak)增大，器件的电学性能降低。
为了解决所述技术问题，本发明提供一种半导体器件的制造方法，包括：提供半导体基底，所述半导体基底包括衬底以及位于所述衬底上的鳍部；在所述鳍部之间的衬底上形成隔离结构，其中露出于所述隔离结构的鳍部作为鳍部第一区域，剩余的未露出部分作为鳍部第二区域；形成横跨所述鳍部表面的栅极结构，所述栅极结构覆盖所述鳍部第一区域的顶部和侧壁；以所述栅极结构为掩膜，对所述鳍部第二区域进行缓冲离子掺杂工艺，形成缓冲掺杂离子区；形成所述缓冲掺杂离子区后，对所述鳍部第一区域进行浅掺杂工艺，形成浅掺杂离子区，且所述浅掺杂离子区的离子类型与所述缓冲掺杂离子区的离子类型相同；形成所述浅掺杂离子区后，通过重掺杂工艺在所述栅极结构两侧的鳍部内形成源区或漏区，其中所述重掺杂工艺注入的离子剂量大于所述缓冲离子掺杂工艺注入的离子剂量。
本发明在形成源区或漏区之前，先在所述鳍部第二区域内形成缓冲掺杂离子区，其中所述重掺杂工艺注入的离子剂量大于所述缓冲离子掺杂工艺注入的离子剂量，使所述缓冲掺杂离子区的离子浓度介于所述源区或漏区和所述衬底之间，从而使所述源区或漏区与所述衬底之间具有缓变掺杂区，即降低所述源区或漏区与所述衬底的浓度梯度，使所述源区或漏区与衬底之间形成缓变结，由于缓变结的漏电流较小，进而可以降低器件源区或漏区与衬底之间的结漏电流，优化半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
参考1，提供半导体基底，所述半导体基底包括衬底100以及位于所述衬底100上的鳍部(未标示)。
所述半导体基底为后续形成器件提供工艺平台。本实施例中，所述半导体基底用于形成N型器件或P型器件。
具体地，所述衬底100包括第一区域Ⅰ和第二区域Ⅱ，凸出于所述第一区域Ⅰ衬底100的鳍部为第一鳍部110，凸出于所述第二区域Ⅱ衬底100的鳍部为第二鳍部120。
本实施例中，所述第一区域Ⅰ衬底100用于形成N型器件，所述第二区域Ⅱ衬底100用于形成P型器件。在另一实施例中，所述第一区域衬底可以用于形成P型器件，所述第二区域衬底可以用于形成N型器件。
所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述第一鳍部110和第二鳍部120的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述第一鳍部110和第二鳍部120的材料为硅。
具体地，形成所述半导体基底的步骤包括：提供初始基底，在所述初始基底上形成图形化的硬掩膜层200；以所述硬掩模层200为掩膜，刻蚀所述初始基底，形成若干分立的凸起；所述凸起为鳍部，刻蚀后的初始基底作为衬底100，所述衬底100包括第一区域Ⅰ和第二区域Ⅱ，位于所述第一区域Ⅰ的鳍部为第一鳍部110，位于所述第二区域Ⅱ的鳍部为第二鳍部120。
本实施例中，所述硬掩膜层200的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层200表面能够作为平坦化工艺的停止位置，且所述硬掩膜层200还能够起到保护所述第一鳍部110顶部和第二鳍部120顶部的作用。
需要说明的是，形成所述半导体基底之后，所述制造方法还包括：在所述第一鳍部110和第二鳍部120表面形成线性氧化层101，用于修复所述第一鳍部110和第二鳍部120。
在氧化处理过程中，由于所述第一鳍部110和第二鳍部120凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述线性氧化层101之后，不仅所述第一鳍部110和第二鳍部120表面的缺陷层被去除，且凸出棱角部分也被去除，使所述第一鳍部110和第二鳍部120的表面光滑，晶格质量得到改善，避免所述第一鳍部110和第二鳍部120顶角尖端放电问题，有利于改善鳍式场效应管的性能。
本实施例中，所述线性氧化层101还位于所述衬底100表面，所述线性101的材料为氧化硅。
参考图2，形成所述线性氧化层101之后，在所述鳍部(未标示)之间的衬底100上形成隔离结构102，其中露出于所述隔离结构102的鳍部作为鳍部第一区域(未标示)，剩余的未露出部分作为鳍部第二区域(未标示)。
所述隔离结构102作为半导体结构的隔离结构，用于对相邻器件之间起到隔离作用，所述隔离结构102的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离结构102的材料为氧化硅。
需要说明的是，本实施例中，所述隔离结构102是浅沟槽隔离层，但不限于浅沟槽隔离层。
本实施例中，所述鳍部包括位于所述第一区域Ⅰ衬底100上的第一鳍部110，以及位于所述第二区域Ⅱ衬底100上的第二鳍部120。相应的，露出于所述第一区域Ⅰ隔离结构102的第一鳍部110为第一鳍部第一区域111，剩余的未露出部分作为第一鳍部第二区域112；露出于所述第二区域Ⅱ隔离结构102的第二鳍部120为第二鳍部第一区域121，剩余的未露出部分作为第二鳍部第二区域122。
具体地，形成所述隔离结构102的步骤包括：在所述线性氧化层101表面形成隔离膜，所述隔离膜的顶部高于所述硬掩膜层200(如图1所示)顶部；研磨去除高于所述硬掩膜层200顶部的隔离膜；去除部分厚度的隔离膜以形成隔离结构102；去除所述硬掩膜层200。
需要说明的是，在去除部分厚度的隔离膜的同时中还去除部分鳍部表面的线性氧化层101。
参考图3，形成横跨所述鳍部(未标示)表面的栅极结构103，所述栅极结构103覆盖所述鳍部第一区域的顶部和侧壁。
本实施例中，所述栅极结构103为伪栅结构，包括横跨所述鳍部(未标示)表面的伪栅氧化层(图未示)，以及位于所述伪栅氧化层表面的伪栅电极层(图未示)。
所述栅极结构103用于为后续形成金属栅极结构占据空间位置。所述伪栅氧化层的材料为氧化硅，所述伪栅电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本实施例中，所述伪栅电极层的材料为多晶硅。
在另一实施例中，所述栅极结构为金属栅极结构。所述栅极结构的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti或W。
需要说明的是，形成所述栅极结构103之后，所述制造方法还包括：在所述栅极结构103侧壁形成第一侧壁层(图未示)。
所述第一侧壁层的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述第一侧壁层可以为单层结构或叠层结构。本实施例中，所述第一侧壁层为单层结构，所述第一侧壁层的材料为氮化硅。
结合参考图4和图5，以所述栅极结构103为掩膜，对所述鳍部第二区域(未标示)进行缓冲离子掺杂工艺(未标示)，形成缓冲掺杂离子区(图未示)。
所述缓冲离子掺杂工艺用于在所述鳍部第二区域内形成缓冲掺杂离子区，从而降低后续在所述鳍部第一区域内形成的源区或漏区与所述衬底100的浓度梯度，在所述源区或漏区与所述衬底100之间形成缓变结，由于缓变结的漏电流较小，进而可以降低所述源区或漏区与所述衬底100之间的结漏电流(Junction Leak)。
所述缓冲掺杂离子区的离子类型为N型离子或P型离子。
需要说明的是，为了避免所述缓冲离子掺杂工艺的离子被注入进所述鳍部第一区域内，离子注入角度不宜过大。本实施例中，所述缓冲离子掺杂工艺的离子注入角度为0度至7度。
还需要说明的是，注入的离子能量不宜过小，也不宜过大。如果注入的离子能量过小，容易导致离子被注入进所述鳍部第一区域内，而所述鳍部第一区域为后续形成源区或漏区的区域，从而容易对器件的电学性能造成不良影响；如果注入的离子能量过大，容易导致形成的缓冲掺杂离子位于所述鳍部第二区域靠近所述衬底100的区域内，或位于所述衬底100内，反而不利于后续在所述鳍部第一区域内形成的源区或漏区与所述衬底100之间形成缓变结
本实施例中，所述缓冲掺杂离子区的离子类型为N型离子，注入的离子包括磷离子，注入的离子能量为8Kev至20Kev；所述缓冲掺杂离子区的离子类型为P型离子，注入的离子包括硼离子，注入的离子能量为6Kev至16Kev。
还需要说明的是，注入的离子剂量不宜过小，也不宜过大。如果注入的离子剂量过小，所述缓冲掺杂离子的离子浓度与后续在所述鳍部第一区域内形成的源区或漏区的离子浓度的浓度差值较大，即浓度梯度较大，容易在所述源区或漏区与所述衬底100之间形成突变结，从而容易引起结漏电流增加的问题；如果注入的离子剂量过大，难以降低后续在所述鳍部第一区域内形成的源区或漏区与所述衬底100的浓度梯度，从而引起所述源区或漏区与所述衬底100之间结漏电流增加的问题。
本实施例中，所述缓冲掺杂离子区的离子类型为N型离子，注入的离子包括磷离子，注入的离子剂量为5E12至1E14原子每平方厘米；所述缓冲掺杂离子区的离子类型为P型离子，注入的离子包括硼离子，注入的离子剂量为5E12至1E14原子每平方厘米。
本实施例中，所述第一鳍部110包括位于所述第一区域Ⅰ隔离结构102内的第一鳍部第二区域112；所述第二鳍部120包括位于所述第二区域Ⅱ隔离结构102内的第二鳍部第二区域122。
相应的，对所述鳍部第二区域进行缓冲离子掺杂工艺的步骤包括：对所述第一鳍部第二区域112进行第一缓冲离子掺杂工艺300(如图4所示)，形成第一缓冲掺杂离子区(图未示)；对所述第二鳍部第二区域122进行第二缓冲离子掺杂工艺310(如图5所示)，形成第二缓冲掺杂离子区(图未示)。
所述第一缓冲掺杂离子区的离子类型为N型离子或P型离子，所述第二缓冲掺杂离子区的离子类型为N型离子或P型离子。本实施例中，所述第一缓冲掺杂离子区的离子类型为N型离子，所述第二缓冲掺杂离子区的离子类型为P型离子。
在另一实施例中，所述第一区域衬底用于形成P型器件，所述第二区域衬底用于形成N型器件，相应的，所述第一缓冲掺杂离子区的离子类型为P型离子，所述第二缓冲掺杂离子区的离子类型为N型离子。
具体地，如图4所示，对所述第一鳍部第二区域112进行第一缓冲离子掺杂工艺300的步骤包括：在所述半导体基底表面形成第一图形层(图未示)，所述第一图形层覆盖所述第二区域Ⅱ的隔离结构102和第二鳍部120表面；以所述第一图形层为掩膜，沿垂直于所述衬底100表面的方向，对所述半导体基底进行第一缓冲离子掺杂工艺300，将掺杂离子注入进所述第一区域Ⅰ的隔离结构102和第一鳍部第二区域112内，在所述第一鳍部第二区域112内形成第一缓冲掺杂离子区；去除所述第一图形层。
具体地，如图5所示，对所述第二鳍部第二区域122进行第二缓冲离子掺杂工艺310的步骤包括：在所述半导体基底表面形成第二图形层(图未示)，所述第二图形层覆盖所述第一区域Ⅰ的隔离结构102和第一鳍部110表面；以所述第二图形层为掩膜，沿垂直于所述衬底100表面的方向，对所述半导体基底进行第二缓冲离子掺杂工艺310，将掺杂离子注入进所述第二区域Ⅱ的隔离结构102和第二鳍部第二区域122内，在所述第二鳍部第二区域122内形成第二缓冲掺杂离子区；去除所述第二图形层。
需要说明的是，本实施例中，先在所述第一鳍部第二区域112内形成第一缓冲掺杂离子区，然后在所述第二鳍部第二区域122内形成第二缓冲掺杂离子区。在另一实施例中，还可以先在第二鳍部第二区域内形成第二缓冲掺杂离子区，然后在第一鳍部第二区域内形成第一缓冲掺杂离子区。
本实施例中，对所述第一鳍部第二区域112进行第一缓冲离子掺杂工艺300、对所述第二鳍部第二区域122进行第二缓冲离子掺杂工艺310后，所述制造方法还包括：对所述半导体基底进行退火工艺，促进所述第一区域Ⅰ的隔离结构102内的掺杂离子横向扩散进所述第一鳍部第二区域112内，促进所述第二区域Ⅱ的隔离结构102内的掺杂离子横向扩散进所述第二鳍部第二区域122内。
需要说明的是，为了促进所述第一区域Ⅰ的隔离结构102内的掺杂离子横向扩散进所述第一鳍部第二区域112内，促进所述第二区域Ⅱ的隔离结构102内的掺杂离子横向扩散进所述第二鳍部第二区域122内的同时，避免对所述第一缓冲离子掺杂工艺300和第二缓冲离子掺杂工艺310之前的离子掺杂工艺中注入的离子分布造成不良影响，所述退火工艺的工艺参数需控制在合理范围内。
具体地，所述退火工艺的工艺参数包括：退火温度为750摄氏度至1000摄氏度，压强为一个标准大气压，反应气体为氮气，氮气的气体流量为5每分钟标准升至40每分钟标准升。
结合参考图6和图7，形成所述缓冲掺杂离子区(图未示)后，对所述鳍部第一区域(未标示)进行浅掺杂工艺，形成浅掺杂离子区，且所述浅掺杂离子区的离子类型与所述缓冲掺杂离子区的离子类型相同。
所述浅掺杂离子区的离子类型为N型离子或P型离子。所述浅掺杂工艺的参数包括：所述浅掺杂离子区的离子类型为N型离子，注入的离子包括磷离子，注入的离子能量为2Kev至10Kev，注入的离子剂量为8E13至1E14原子每平方厘米，注入角度为10度至20度；所述浅掺杂离子区的离子类型为P型离子，注入的离子包括硼离子，注入的离子能量为2Kev至8Kev，注入的离子剂量为8E13至5E14原子每平方厘米，注入角度为10度至20度。
本实施例中，所述第一鳍部110包括露出于所述第一区域Ⅰ隔离结构102的第一鳍部第一区域111；所述第二鳍部120包括露出于所述第二区域Ⅱ隔离结构102的第二鳍部第一区域121。
相应的，对所述鳍部第一区域进行浅掺杂工艺的步骤包括：对所述第一鳍部第一区域111进行第一浅掺杂工艺320，形成第一浅掺杂离子区(图未示)；对所述第二鳍部第一区域121进行第二浅掺杂工艺330，形成第二浅掺杂离子区(图未示)。
所述第一浅掺杂离子区的离子类型为N型离子或P型离子，所述第二浅掺杂离子区的离子类型为N型离子或P型离子。本实施例中，所述第一浅掺杂离子区的离子类型为N型离子，所述第二浅掺杂离子区的离子类型为P型离子。
在另一实施例中，所述第一区域衬底用于形成P型器件，所述第二区域衬底用于形成N型器件，相应的，所述第一浅掺杂离子区的离子类型为P型离子，所述第二浅掺杂离子区的离子类型为N型离子。
具体地，如图6所示，对所述第一鳍部第一区域111进行第一浅掺杂工艺320的步骤包括：在所述半导体基底表面形成第三图形层(图未示)，所述第三图形层覆盖所述第二区域Ⅱ的隔离结构102和第二鳍部120表面；以所述第三图形层为掩膜，对所述第一鳍部110进行第一浅掺杂工艺320，将掺杂离子注入进所述第一鳍部第一区域111内，在所述第一鳍部第一区域111内形成第一浅掺杂离子区；去除所述第三图形层。
具体地，如图7所示，对所述第二鳍部第一区域121进行第二浅掺杂工艺330的步骤包括：在所述半导体基底表面形成第四图形层(图未示)，所述第四图形层覆盖所述第一区域Ⅰ的隔离结构102和第一鳍部110表面；以所述第四图形层为掩膜，对所述第二鳍部120进行第二浅掺杂工艺330，将掺杂离子注入进所述第二鳍部第一区域121内，在所述第二鳍部第一区域121内形成第二浅掺杂离子区；去除所述第四图形层。
参考图8，形成所述浅掺杂离子区(图未示)后，通过重掺杂工艺在所述栅极结构103两侧的鳍部内形成源区(图未示)或漏区(图未示)，其中所述重掺杂工艺注入的离子剂量大于所述缓冲离子掺杂工艺注入的离子剂量。
本实施例中，所述鳍部包括位于所述第一区域Ⅰ衬底100上的第一鳍部110，以及位于所述第二区域Ⅱ衬底100上的第二鳍部120，其中，所述第一区域Ⅰ衬底100用于形成N型器件，所述第二区域Ⅱ衬底100用于形成P型器件。
相应的，所述源区或漏区包括：位于所述第一区域Ⅰ栅极结构103两侧的第一鳍部110内的第一源区或第一漏区，以及位于所述第二区域Ⅱ栅极结构103两侧的第二鳍部120内的第二源区或第二漏区。所述第一源区或第一漏区的离子类型为N型，所述第二源区或第二漏区的离子类型为P型。
在另一实施例中，所述第一区域衬底用于形成P型器件，所述第二区域衬底用于形成N型器件，相应的，第一源区或第一漏区的离子类型为P型，第二源区或第二漏区的离子类型为N型。
本实施例中，在所述栅极结构两侧的鳍部内形成源区或漏区的步骤包括：在所述栅极结构两侧的鳍部内形成应力层；在所述应力层内形成源区和漏区。
需要说明的是，在所述栅极结构两侧的鳍部内形成源区或漏区之前，所述制造方法还包括：在所述第一侧壁层(图未示)表面形成第二侧壁层(图未示)。
所述第二侧壁层的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述第第二壁层可以为单层结构或叠层结构。本实施例中，所述第二侧壁层为单层结构，所述第二侧壁层的材料为氮化硅。
本发明在形成源区或漏区之前，先在所述鳍部第二区域内形成缓冲掺杂离子区，其中所述重掺杂工艺注入的离子剂量大于所述缓冲离子掺杂工艺注入的离子剂量，使所述缓冲掺杂离子区的离子浓度介于所述源区或漏区和所述衬底之间，从而使所述源区或漏区与所述衬底之间具有缓变掺杂区，即降低所述源区或漏区与所述衬底的浓度梯度，使所述源区或漏区与衬底之间形成缓变结，由于缓变结的漏电流较小，进而可以降低器件源区或漏区与衬底之间的结漏电流，优化半导体器件的电学性能。
继续参考图8，本发明还提供一种采用前述方法形成的半导体结构，包括：
半导体基底，包括衬底100以及位于所述衬底上的鳍部(未标示)；
隔离结构102，位于所述鳍部之间的衬底100上，其中露出于所述隔离结构102的鳍部作为鳍部第一区域(未标示)，剩余的未露出部分作为鳍部第二区域(未标示)；
栅极结构103，横跨所述鳍部表面，且覆盖所述鳍部第一区域的顶部和侧壁；
浅掺杂离子区(图未示)，位于所述鳍部第一区域内；
缓冲掺杂离子区(图未示)，位于所述鳍部第二区域内，所述缓冲掺杂离子区的离子类型与所述浅掺杂离子区的离子类型相同；
源区或漏区(图未示)，位于所述栅极结构103两侧的鳍部内，其中所述源区或漏区的离子浓度大于所述缓冲掺杂离子区的离子浓度。
本实施例中，所述鳍部包括位于所述第一区域Ⅰ衬底100上的第一鳍部110，以及位于所述第二区域Ⅱ衬底100上的第二鳍部120。相应的，露出于所述第一区域Ⅰ隔离结构102的第一鳍部110为第一鳍部第一区域111，剩余的未露出部分作为第一鳍部第二区域112；露出于所述第二区域Ⅱ隔离结构102的第二鳍部120为第二鳍部第一区域121，剩余的未露出部分作为第二鳍部第二区域122。
相应的，所述浅掺杂离子区包括位于所述第一鳍部第一区域111内的第一浅掺杂离子区(图未示)，以及位于所述第二鳍部第一区域121内的第二浅掺杂离子区；所述第一浅掺杂离子区的离子类型为N型离子或P型离子，所述第二浅掺杂离子区的离子类型为N型离子或P型离子。
所述缓冲掺杂离子区包括位于所述第一鳍部第二区域112内的第一缓冲掺杂离子区，以及位于所述第二鳍部第二区域122内的第二缓冲掺杂离子区；所述第一缓冲掺杂离子区的离子类型为N型离子或P型离子，所述第二缓冲掺杂离子区的离子类型为N型离子或P型离子。
本实施例中，所述半导体结构还包括位于所述栅极结构103两侧的鳍部内的应力层；所述源区或漏区位于所述应力层内。
由于所述源区或漏区的离子浓度大于所述缓冲掺杂离子区的离子浓度，即所述缓冲掺杂离子区的离子浓度介于所述源区或漏区和所述衬底之间，从而使所述源区或漏区与所述衬底之间具有缓变掺杂区，即降低所述源区或漏区与所述衬底的浓度梯度，使所述源区或漏区与衬底之间形成缓变结，由于缓变结的漏电流较小，进而可以降低器件源区或漏区与衬底之间的结漏电流，优化半导体器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构的制造方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括衬底以及位于所述衬底上的鳍部；
在所述鳍部之间的衬底上形成隔离结构，其中露出于所述隔离结构的鳍部作为鳍部第一区域，剩余的未露出部分作为鳍部第二区域；
形成横跨所述鳍部表面的栅极结构，所述栅极结构覆盖所述鳍部第一区域的顶部和侧壁；
以所述栅极结构为掩膜，对所述鳍部第二区域进行缓冲离子掺杂工艺，形成缓冲掺杂离子区；
形成所述缓冲掺杂离子区后，对所述鳍部第一区域进行浅掺杂工艺，形成浅掺杂离子区，且所述浅掺杂离子区的离子类型与所述缓冲掺杂离子区的离子类型相同；
形成所述浅掺杂离子区后，通过重掺杂工艺在所述栅极结构两侧的鳍部内形成源区或漏区，其中所述重掺杂工艺注入的离子剂量大于所述缓冲离子掺杂工艺注入的离子剂量。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述缓冲掺杂离子区的离子类型为N型离子或P型离子，所述浅掺杂离子区的离子类型为N型离子或P型离子。
3.如权利要求1所述的半导体结构的制造方法，其特征在于，缓冲离子掺杂工艺的参数包括：所述缓冲掺杂离子区的离子类型为N型离子，注入的离子包括磷离子，注入的离子能量为8Kev至20Kev，注入的离子剂量为5E12至1E14原子每平方厘米，注入角度为0度至7度；
所述缓冲掺杂离子区的离子类型为P型离子，注入的离子包括硼离子，注入的离子能量为6Kev至16Kev，注入的离子剂量为5E12至1E14原子每平方厘米，注入角度为0度至7度。
4.如权利要求1所述的半导体结构的制造方法，其特征在于，所述浅掺杂工艺的参数包括：所述浅掺杂离子区的离子类型为N型离子，注入的离子包括磷离子，注入的离子能量为2Kev至10Kev，注入的离子剂量为8E13至1E14原子每平方厘米，注入角度为10度至20度；
所述浅掺杂离子区的离子类型为P型离子，注入的离子包括硼离子，注入的离子能量为2Kev至8Kev，注入的离子剂量为8E13至5E14原子每平方厘米，注入角度为10度至20度。
5.如权利要求1所述的半导体结构的制造方法，其特征在于，对所述鳍部第二区域进行缓冲离子掺杂工艺后，对所述鳍部第一区域进行浅掺杂工艺之前，所述制造方法还包括：对所述半导体基底进行退火工艺，促进所述缓冲掺杂离子横向扩散进位于所述鳍部第二区域内。
6.如权利要求5所述的半导体结构的制造方法，其特征在于，所述退火工艺的工艺参数包括：退火温度为750摄氏度至1000摄氏度，压强为一个标准大气压，反应气体为氮气，氮气的气体流量为5每分钟标准升至40每分钟标准升。
7.如权利要求1所述的半导体结构的制造方法，其特征在于，所述衬底包括第一区域和第二区域，位于所述第一区域衬底上的鳍部为第一鳍部，位于所述第二区域衬底上的鳍部为第二鳍部；
露出于所述第一区域隔离结构的第一鳍部为第一鳍部第一区域，剩余的未露出部分作为第一鳍部第二区域；
露出于所述第二区域隔离结构的第二鳍部为第二鳍部第一区域，剩余的未露出部分作为第二鳍部第二区域。
8.如权利要求7所述的半导体结构的制造方法，其特征在于，对所述鳍部第二区域进行缓冲离子掺杂工艺的步骤包括：对所述第一鳍部第二区域进行第一缓冲离子掺杂工艺，形成第一缓冲掺杂离子区；
对所述第二鳍部第二区域进行第二缓冲离子掺杂工艺，形成第二缓冲掺杂离子区。
9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述第一缓冲掺杂离子区的离子类型为N型离子或P型离子，所述第二缓冲掺杂离子区的离子类型为N型离子或P型离子。
10.如权利要求7所述的半导体结构的制造方法，其特征在于，对所述鳍部第一区域进行浅掺杂工艺的步骤包括：对所述第一鳍部第一区域进行第一浅掺杂工艺，形成第一浅掺杂离子区；
对所述第二鳍部第一区域进行第二浅掺杂工艺，形成第二浅掺杂离子区。
11.如权利要求10所述的半导体结构的制造方法，其特征在于，所述第一浅掺杂离子区的离子类型为N型离子或P型离子，所述第二浅掺杂离子区的离子类型为N型离子或P型离子。
12.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述栅极结构两侧的鳍部内形成源区或漏区的步骤包括：在所述栅极结构两侧的鳍部内形成应力层；
在所述应力层内形成源区和漏区。
CN201610208077.7A 2016-04-05 2016-04-05 半导体结构的制造方法 Active CN107293490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610208077.7A CN107293490B (zh) 2016-04-05 2016-04-05 半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610208077.7A CN107293490B (zh) 2016-04-05 2016-04-05 半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN107293490A CN107293490A (zh) 2017-10-24
CN107293490B true CN107293490B (zh) 2020-04-07

Family

ID=60095534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610208077.7A Active CN107293490B (zh) 2016-04-05 2016-04-05 半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN107293490B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969932B2 (en) * 2012-12-12 2015-03-03 Globalfoundries Inc. Methods of forming a finfet semiconductor device with undoped fins
CN104282562A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9390976B2 (en) * 2014-05-01 2016-07-12 International Business Machines Corporation Method of forming epitaxial buffer layer for finFET source and drain junction leakage reduction

Also Published As

Publication number Publication date
CN107293490A (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
US8658507B2 (en) MOSFET structure and method of fabricating the same using replacement channel layer
US11114551B2 (en) Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions
CN107785422B (zh) 半导体结构及其制造方法
US10347747B2 (en) Semiconductor structure and fabrication method thereof
EP3190611A1 (en) Semiconductor device and fabrication method thereof
CN106952810B (zh) 半导体结构的制造方法
CN110957220B (zh) 半导体结构及其形成方法
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN108630542B (zh) 半导体结构及其形成方法
US10269972B2 (en) Fin-FET devices and fabrication methods thereof
CN109087887B (zh) 半导体结构及其形成方法
CN108807179B (zh) 半导体结构及其形成方法
CN107731752B (zh) 半导体结构的形成方法
US10418461B2 (en) Semiconductor structure with barrier layers
CN109087859B (zh) 一种半导体器件的制造方法
CN111863725B (zh) 半导体结构及其形成方法
CN107293490B (zh) 半导体结构的制造方法
CN109427681A (zh) 半导体结构及其形成方法
CN107437533B (zh) 半导体结构及其制造方法
CN109087939B (zh) 半导体结构的形成方法、ldmos晶体管及其形成方法
CN108630606B (zh) 半导体结构及其形成方法
CN112713088A (zh) 半导体结构及其形成方法
US10381465B2 (en) Method for fabricating asymmetrical three dimensional device
CN111403339B (zh) 半导体结构及其形成方法
CN110718464A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant