CN106206692B - N型鳍式场效应晶体管的形成方法 - Google Patents

N型鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN106206692B
CN106206692B CN201510215957.2A CN201510215957A CN106206692B CN 106206692 B CN106206692 B CN 106206692B CN 201510215957 A CN201510215957 A CN 201510215957A CN 106206692 B CN106206692 B CN 106206692B
Authority
CN
China
Prior art keywords
fin
ion
equal
material layer
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510215957.2A
Other languages
English (en)
Other versions
CN106206692A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510215957.2A priority Critical patent/CN106206692B/zh
Priority to US15/097,575 priority patent/US9929267B2/en
Publication of CN106206692A publication Critical patent/CN106206692A/zh
Priority to US15/895,594 priority patent/US10490663B2/en
Application granted granted Critical
Publication of CN106206692B publication Critical patent/CN106206692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种N型鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有鳍部；形成横跨所述鳍部的栅极结构；对所述栅极结构两侧的鳍部进行离子注入，所述鳍部包括被所述栅极结构覆盖的第一侧壁和与所述第一侧壁相对的第二侧壁，所述离子注入对所述第一侧壁或对所述第二侧壁进行；所述离子注入后，对所述鳍部进行退火处理；所述退火处理后，在所述栅极结构两侧的鳍部表面分别形成源极和漏极。采用本发明的方法能够提高N型鳍式场效应晶体管的性能。

Description

N型鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及N型鳍式场效应晶体管的形成方法。
背景技术
随着半导体产业向更低的技术节点的发展，渐渐开始从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)过渡。FinFET中，栅极结构至少可以从两侧对沟道进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
然而，采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳。
为解决上述问题，本发明提供一种N型鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底具有鳍部；
形成横跨所述鳍部的栅极结构；
对所述栅极结构两侧的鳍部进行离子注入，所述鳍部包括被所述栅极结构覆盖的第一侧壁和与所述第一侧壁相对的第二侧壁，所述离子注入对所述第一侧壁或对所述第二侧壁进行；
所述离子注入后，对所述鳍部进行退火处理；
所述退火处理后，在所述栅极结构两侧的鳍部表面分别形成源极和漏极。
可选的，所述离子注入的方向与垂直于所述半导体衬底的法线具有夹角，所述夹角为大于0度且小于等于30度。
可选的，所述离子注入为LDD离子注入。
可选的，所述离子注入类型为砷离子或磷离子。
可选的，所述离子注入的类型为砷离子时，注入能量为大于等于200eV且小于等于5keV，注入剂量为大于等于1E13atom/cm2且小于等于2E15atom/cm2。
可选的，所述离子注入的类型为磷离子时，注入能量为大于等于100eV且小于等于5keV，注入剂量为大于等于1E13atom/cm2且小于等于2E15atom/cm2。
可选的，所述退火处理后，去除所述栅极结构两侧的鳍部顶部。
可选的，所述鳍部顶部大于等于所述鳍部的六分之一且小于等于所述鳍部的三分之一。
可选的，所述栅极结构形成后，所述离子注入步骤前，在所述鳍部的顶部和侧壁形成第一侧墙材料层；
所述退火处理步骤后，去除所述栅极结构两侧的鳍部顶部的步骤之前，在所述第一侧墙材料层上形成第二侧墙材料层；
对所述第一侧墙材料层和所述第二侧墙材料层回刻，在所述鳍部周围形成鳍部侧墙；
去除所述鳍部侧墙的顶部。
可选的，剩余鳍部的高度大于剩余鳍部侧墙的高度。
可选的，去除所述栅极结构两侧的鳍部顶部，在剩余的鳍部上分别形成第一半导体材料层和位于第一半导体材料层之上的第二半导体材料层，所述第二半导体材料层掺杂有势垒降低离子。
可选的，所述第一半导体材料层为碳化硅层或硅层，所述第二半导体材料层为硅帽层。
可选的，所述势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。
与现有技术相比，本发明的技术方案具有以下优点：
对栅极结构两侧的鳍部进行离子注入时，以仅对鳍部中的第一侧壁进行离子注入进行说明，由于鳍部的第一侧壁与第二侧壁之间的距离非常近，退火处理的过程中所述离子注入的注入离子会扩散至第二侧壁处，并被激活，形成所需离子注入区。
另外，离子注入后，鳍部靠近第一侧壁一侧的晶格结构受损，但是，鳍部靠近第二侧壁一侧的晶格结构没有受损。整个鳍部只经历了一次离子注入就形成了所需注入区，比现有技术中的对鳍部进行两次离子注入的次数有所减少。因此，整个鳍部受损程度会大大减小，尤其是鳍部顶部的受损程度也大大减小，从而提高了后续形成的鳍式场效应晶体管的性能。
再者，离子注入后，鳍部靠近第一侧壁一侧的晶格结构受损，但是，鳍部靠近第二侧壁一侧的晶格结构没有受损，仍然为单晶硅。所述退火处理的过程中，第二侧壁一侧的单晶硅会恢复生长至第一侧壁处。这样，鳍部中大部分的晶格缺陷会在所述退火处理之后被修复。从而进一步提高了后续形成的鳍式场效应晶体管的性能。
同理，对栅极结构两侧的鳍部进行离子注入时，仅对鳍部中的第二侧壁进行离子注入也会有相同的有益效果。
附图说明
图1是现有技术中的半导体衬底及在其上形成有栅极结构的立体结构示意图；
图2是沿图1中AA方向的剖面结构示意图；
图3是本发明中的半导体衬底及在其上形成有栅极结构和第一侧墙材料层的立体结构示意图；
图4是沿图3中BB方向的剖面结构示意图；
图5至图9是继图4的步骤之后形成的本发明具体实施例的N型鳍式场效应晶体管的剖面流程结构示意图。
具体实施方式
参考图1和图2，现有技术中的N型鳍式场效应晶体管的形成方法如下：
首先，参考图1和图2，提供半导体衬底10，所述半导体衬底10具有鳍部11。具体如下：
所述半导体衬底10包括具有至少两个分立的凸起结构的硅衬底101和位于凸起结构之间的绝缘层102，绝缘层102低于所述凸起结构。高于绝缘层102的凸起结构为鳍部11。
接着，形成横跨鳍部11的栅极结构12。其中栅极结构12包括栅氧层121和位于栅氧层121之上的栅极层122。
接着，继续参考图2，对栅极结构12两侧的鳍部11进行LDD离子注入形成LDD离子注入区。具体过程如下：
所述鳍部11包括被栅极结构12覆盖的第一侧壁111和第二侧壁112，所述第一侧壁111与第二侧壁112相对。先对第一侧壁111进行LDD离子注入，紧接着对第二侧壁112进行LDD离子注入。其中，LDD离子注入的注入离子为磷离子。
接着，在栅极结构两侧的鳍部表面原位掺杂生长有源漏离子的碳化硅层，形成了N型鳍式场效应晶体管的源极和漏极。其中，源漏离子为磷离子。之后，在碳化硅层的表面外延生长硅帽(Si Cap)层。然后，在硅帽层上形成金属层，对金属层进行退火，金属层与硅帽层熔合形成金属硅化物层。
经过发现和分析，采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳的原因如下：
结合参考图2，对于N型鳍式场效应晶体管来说，LDD离子注入的注入离子为磷离子，磷离子的原子量较大。对栅极结构12两侧的鳍部进行LDD离子注入时，先对第一侧壁111进行LDD离子注入，紧接着对第二侧壁112进行LDD离子注入。这样，鳍部11经过两次磷离子注入，会产生严重的晶格损伤，尤其在鳍部顶部会更加严重。而且，后续的退火操作也很难将整个鳍部的晶格损伤进行修复。原因如下：对于平面晶体管来说，LDD离子注入会对衬底表面造成损伤，后续的退火工艺能够进行及时修复。因为，该衬底内部具有大量的单晶硅，可以在退火的过程中横向扩散生长至受损的衬底处。然而，对于鳍式场效应晶体管来说，鳍部11的特征尺寸太小。鳍部11在LDD离子注入的过程中受损后，即使进行相应的退火处理，硅衬底101中的单晶硅沿凸起结构的底部至鳍部的顶部的纵向方向修复生长非常困难，因此，硅衬底101中的单晶硅很难修复生长至鳍部11中，甚至是鳍部11的顶部。这样，在鳍部11的顶部及以下形成位错缺陷(Twin defect)，该位错缺陷沿着鳍部11底部至顶部逐渐加重，影响后续形成的N型的鳍式场效应晶体管的性能。
为使本发明的上述目的和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
首先，参考图3和图4，提供半导体衬底20，所述半导体衬底20具有鳍部21。
本实施例中，所述半导体衬底20包括具有至少两个分立的凸起结构的硅衬底201和位于凸起结构之间的绝缘层202，绝缘层202低于所述凸起结构。高于绝缘层202的凸起结构为鳍部21。其中，绝缘层202的材料为氧化硅。
其他实施例中，所述半导体衬底还可以为绝缘体上硅衬底，所述绝缘体上硅衬底包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。刻蚀顶部硅层形成鳍部。
具体为本领域技术人员熟知技术，在此不再赘述。
接着，继续参考图3和图4，形成横跨所述鳍部21的栅极结构22。
本实施例中，所述栅极结构22包括栅介质层和位于所述栅介质层上的栅极层。栅介质层的材料为氧化硅时，栅极层的材料为多晶硅。栅介质层的材料为高k栅介质层时，栅极层的材料为金属。其中，高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。
栅极结构22的具体形成方法为本领域技术人员的熟知技术。
接着，继续参考图3和图4，在半导体衬底20、鳍部21的顶部和侧壁、栅极结构22的顶部和侧壁形成第一侧墙材料层23’。所述第一侧墙材料层23’包括位于底部的氧化硅层(图未示)和位于氧化硅层之上的氮化硅层(图未示)。
第一侧墙材料层23’定义后续的离子注入的位置。
接着，参考图4，对栅极结构22两侧的鳍部21进行离子注入。
本实施例中，离子注入为LDD离子注入。LDD离子注入的注入离子为磷离子或砷离子。其他实施例中，所述离子注入也可以为其他类型的离子注入，也属于本发明的保护范围。
鳍部21包括被所述栅极结构22覆盖的第一侧壁211、第二侧壁212和顶面。其中，第一侧壁211和第二侧壁212相对。而且，第一侧壁211与第二侧壁212之间的距离很小，为鳍部21的特征尺寸，即鳍部21的宽度尺寸。LDD离子注入是对第一侧壁211进行。本实施例中，第一侧壁211顶部与第二侧壁212顶部之间的距离为小于等于10nm，第一侧壁211底部与第二侧壁212底部之间的距离为小于等于20nm。也就是说，鳍部21的顶部宽度为小于等于10nm，鳍部21的底部宽度为小于等于20nm。
LDD离子注入后，进行退火处理，形成LDD离子注入区(图未示)。
本实施例中，所述退火处理为尖峰退火处理(Spike Anneal)。该尖峰退火处理的温度为大于等于850℃且小于等于1150℃，该尖峰退火处理的时间为大于等于0.5s且小于等于2s。之所以选用上述条件的尖峰退火处理，即可以将形成的LDD区域扩散至栅极结构的底部的所需位置，又可以将热预算最小化。
本实施例中，对栅极结构22两侧的鳍部21进行LDD离子注入时，是仅对鳍部中的第一侧壁211进行。离子退火处理的过程中，由于第一侧壁211与第二侧壁212之间的距离非常近，所以LDD离子注入的注入离子会扩散至第二侧壁212处，并被激活，形成LDD离子注入区。
本实施例中，离子注入后，鳍部21靠近第一侧壁211一侧的晶格结构受损，但是，鳍部21靠近第二侧壁一侧的晶格结构没有受损。另外，整个鳍部21只经历了一次LDD注入就形成了LDD注入区，比现有技术中的对鳍部进行两次LDD注入的次数有所减少。因此，整个鳍部21受损程度会大大减小，尤其是鳍部顶部的受损程度也大大减小。
本实施例中，离子注入后，鳍部21靠近第一侧壁211一侧的晶格结构受损，但是，鳍部21靠近第二侧壁212一侧的晶格结构没有受损，仍然为单晶硅。LDD离子注入之后紧接着的退火处理的过程中，第二侧壁212一侧的单晶硅会恢复生长至第一侧壁处。这样，鳍部中大部分的晶格缺陷会被修复。
进一步的，本实施例中，所述离子注入的方向与垂直于所述半导体衬底的法线具有夹角φ，夹角φ为大于0度且小于等于30度。夹角φ的角度如果太大，与鳍部21相邻的其他鳍部会阻挡对鳍部21进行离子注入，从而影响离子注入效果。夹角φ如果等于0度，形成的LDD离子注入区的效果也不佳。而且，鳍部21顶部受损伤的程度会大幅度增加。
本实施例中，所述离子注入的类型为砷离子时，注入能量为大于等于200eV且小于等于5keV，注入剂量为大于等于1E13atom/cm2且小于等于2E15atom/cm2。
所述离子注入的类型为磷离子时，注入能量为大于等于100eV且小于等于5keV，注入剂量为大于等于1E13atom/cm2且小于等于2E15atom/cm2。
离子注入的注入能量、注入剂量太大，会将鳍部21击穿，整个鳍部21都为非晶硅，尖峰退火处理的过程中，仍然是硅衬底中的单晶硅沿凸起结构的底部向鳍部顶部的方向生长，很难将鳍部21进行修复，仍然会出现现有技术遇到的问题。离子注入的注入能量、注入剂量太小，形成的LDD离子注入区的效果非常不好，无法起到相应的作用，甚至无法形成LDD离子注入区。
更进一步的，本实施例中，之所以设计LDD离子注入的角度、LDD离子注入的能量和LDD离子的注入剂量，相应的退火处理的条件。因为，只有上述这些优化条件同时满足，才可以将形成的LDD离子注入区的效果最佳化，同时还可以将鳍部受损程度最小化。
当然，其他实施例中，不采用上述优化条件也属于本发明的保护范围。
其他实施例中，仅对鳍部中的第二侧壁进行LDD离子注入也属于本发明的保护范围。
接着，参考图5，形成LDD离子注入区后，在第一侧墙材料层23’上形成第二侧墙材料层。所述第二侧墙材料层的材料为氮化硅。
接着，对第一侧墙材料层23’和第二侧墙材料层进行回刻，在栅极结构22周围形成栅极侧墙，在鳍部21周围形成鳍部侧墙。
其中鳍部侧墙包括氧化硅侧墙23a和位于氧化硅侧墙23a上的氮化硅侧墙24a。氮化硅侧墙24a是由第一侧墙材料层23’中的氮化硅层和第二侧墙材料层氮化硅层组成。
其中，氧化硅侧墙23a是氮化硅侧墙24a的应力缓冲层。如果没有氧化硅侧墙23a的存在，氮化硅侧墙24a会对鳍部21产生较大应力，再加上鳍部21的尺寸较小，该较大应力会使鳍部21中的硅产生位错，从而严重影响后续形成的N型鳍式场效应晶体管的性能。
本实施例中，栅极侧墙用于定义后续形成的源极和漏极的位置。
本实施例中，后续工艺中形成的鳍式场效应晶体管的类型为N型，鳍部上会形成碳化硅层，而碳化硅层的生长速度缓慢。如果直接在鳍部顶部生长碳化硅层，一方面鳍部顶部的尺寸最小，另一方面，鳍部顶部周围会有与鳍部高度尺寸相等的鳍部侧墙。在鳍部顶部生长的碳化硅层的速度会异常缓慢，严重影响工艺效率。另外，有限的时间内，在鳍部顶部生长的碳化硅层的体积小，无法施加较佳应力。所以会有下面去除部分鳍部侧墙高度和去除部分鳍部高度的工艺步骤，参考图6和图7，具体如下：
本实施例中，形成鳍部侧墙后，先将鳍部侧墙中的氮化硅侧墙24a自上而下去除部分高度，剩余的氮化硅侧墙24的高度为H1。
其中，去除方法为干法刻蚀。刻蚀气体薄CHF3，稀释气体包括氩气。具体工艺条件为：CHF3的流量为1sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50W～500W；偏置功率为：0W～200W；占空比为10％～90％。
形成高度为H1的氮化硅侧墙24后，鳍部侧墙中的氧化硅侧墙23a暴露出来，将鳍部侧墙中的氧化硅侧墙23a自上而下去除部分高度至剩余的氮化硅侧墙24处，形成剩余的氧化硅侧墙23。剩余的氧化硅侧墙23的高度也为H1。
本实施例中，去除部分高度的氧化硅侧墙23a的方法为干法刻蚀。刻蚀气体包括C4F8，稀释气体包括氩气。具体工艺条件为：C4F8的流量为5sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50W～500W；偏置功率为：0W～200W；占空比为10％～90％。
采用上述条件将鳍部侧墙的部分高度自上而下降低至H1后，被该鳍部侧墙包围的鳍部21会露出。而且，露出的鳍部21的顶面呈向下凹陷，且凹陷面为只有一个弧度的规则弧面。因此，露出鳍部21的顶面均匀光滑。例如，露出的鳍部顶部为一个规则的碗状凹坑，该碗状凹坑的内侧壁均匀光滑。上述工艺条件需要精确控制，任何一项不符合要求，都不能实现后续工艺中使露出的鳍部21的顶面呈规则的、光滑均匀的下凹弧面。
之后，将露出的鳍部21的顶部进行干法刻蚀去除，剩余的鳍部21的高度为H2。其中，去除氮化硅侧墙前鳍部原始高度为H。
本实施例中，剩余的鳍部21的顶部也为呈向下凹陷，且凹陷面为只有一个弧度的规则弧面，且弧面均匀光滑。之所以需要在剩余的鳍部21的顶部形成上述规则弧面，原因如下：
后续工艺中，在剩余鳍部21的均匀光滑的顶面上形成第一半导体材料层的形状规则，能够更好的对后续形成N型鳍式场效应晶体管施加拉应力，从而提高后续形成的N型鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的N型鳍式场效应晶体管的性能。
另外，在剩余鳍部21的有规则、光滑均匀的顶面上形成的第一半导体材料层的形状规则，不会发生相邻的鳍部上的第一半导体材料层相连生长的现象，从而可以避免后续形成的源极金属插塞之间或者漏极金属插塞之间的短路连接的现象出现。
更进一步的，剩余鳍部的高度H2为大于等于2/3H且小于等于5/6H。也就是说，鳍部顶部的被去除高度为大于等于1/6H且小于等于1/3H。鳍部21如果被去除的太多，影响沟道的大小，从而会影响后续形成的N型鳍式场效应晶体管的性能。鳍部21如果被去除的太少，后续的第一半导体材料层生长速度太缓慢，工艺效率太低。
需要说明的是，本实施例中，鳍部侧墙的高度低于剩余鳍部的高度，可以使剩余的鳍部的顶部完全露出，从而容易提高在剩余鳍部21上生长第一半导体材料层的速度，进而还可以加大第一半导体材料层的体积，从而对沟道施加较好的应力作用，以提高后续形成的N型鳍式场效应晶体管的性能。
更进一步的，本实施例中，所述剩余鳍部侧墙H1为大于等于1/3H且小于2/3H。之所以将鳍部侧墙的高度降低至预设高度H1，原因如下：如果将鳍部侧墙的高度降低的高度太大，则后续在剩余鳍部21上形成的第一半导体材料层的体积会过大，容易造成相邻的鳍部21上生长形成的第一半导体材料层相互连接的现象。如果将鳍部侧墙的高度降低的高度过小，则在相邻的剩余鳍部21上生长形成的第一半导体材料层的速度会很慢，从而影响后续形成的N型鳍式场效应晶体管的性能。因此，所述剩余鳍部侧墙H1为大于等于1/3H且小于2/3H，则在该位置处生长形成的第一半导体材料层能够对沟道施加最佳效果的拉应力，而且生长的时间最短。
其他实施例中，剩余鳍部侧墙的高度等于剩余鳍部的高度，也属于本发明的保护范围。
接着，参考图8，在剩余鳍部21表面形成掺杂有源漏离子的第一半导体材料层25。
本实施例中，第一半导体材料层25的材料为碳化硅或硅。掺杂在第一半导体材料层25的源漏离子为磷离子。
本实施例中，形成掺杂有源漏离子的第一半导体材料层25的方法为：原位掺杂生长。之所以采用原位掺杂生长的方法形成掺杂有源漏离子的第一半导体材料层25，是因为，该生长工艺相对于离子注入工艺容易控制，能够实现梯度掺杂。
具体形成工艺为本领域技术人员的熟知技术，在此不再赘述。
其他实施例中，也可以在露出的鳍部上外延生长第一半导体材料层。之后，对第一半导体材料层进行源漏离子注入和源漏离子注入后的退火。也属于本发明的保护范围。
形成第一半导体材料层25后，第一半导体材料层25对后续形成的N型鳍式场效应晶体管产生拉应力，以提高后续形成的N型鳍式场效应晶体管的性能。
接着，参考图9，在所述第一半导体材料层25上形成掺杂有势垒降低离子的第二半导体材料层26。
本实施例中，第二半导体材料层26的材料为硅。则势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。其他实施例中，第二半导体材料层的材料为碳化硅，也属于本发明的保护范围。
本实施例中，形成掺杂有势垒降低离子的第二半导体材料层26的方法为：原位掺杂生长。在外延生长硅材料的过程中原位掺入含硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种掺杂气体。
之所以采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层26。是因为原位掺杂生长工艺相对于离子注入工艺容易控制，可以实现梯度掺杂。另一方面可以防止向第二半导体材料层注入势垒降低离子过程中的对第二半导体材料层晶格造成损伤。
本实施例中，采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层26的同时，还在第二半导体材料层26中掺杂有磷离子。而且，磷离子的掺杂剂量大于势垒降低离子的掺杂剂量。原因如下：磷离子的掺入可以使磷离子处于第二半导体材料层26晶格中的非替代位上，形成金属硅化物层的退火处理过程中，磷离子被激活，占据第二半导体材料层的晶格。因为，第二半导体材料层26的接触电阻与掺入磷离子的剂量(ND，n-typedoping concentration)成反比，所以在第二半导体材料层26中掺杂有磷离子，并且增大磷离子的掺杂剂量可以降低第二半导体材料层26的接触电阻。
其他实施例中，采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层的同时，不在第二半导体材料层中掺杂有磷离子，也属于本发明的保护范围。因为，后续的形成金属硅化物层的退火工艺中，第一半导体材料层中的磷离子会扩散至第二半导体材料层。
其他实施例中，也可以在露出的鳍部上外延生长第二半导体材料层。之后，对第二半导体材料层进行势垒降低离子注入。
接着，在第二半导体材料层26上形成金属层(图未示)。
本实施例中，金属层的材料为镍金属。镍金属层的方法为化学气相沉积法或者为物理溅射法。本实施例中，之所以选择镍金属，是因为：后续退火工艺中形成的镍硅化物颗粒比较小，低电阻相被完全成核并且长大。另外，正因为镍硅化物颗粒比较小，它的电接触也比较容易形成。
其他实施例中，金属层还可以为钴金属、钼金属、铂金属、钽金属、钛金属或钨金属等难熔金属，也属于本发明的保护范围。
接着，对金属层进行相应的金书硅化物退火处理，形成金属硅化物层(图未示)。
本实施例中，所述金属硅化物层为钴硅化物(NiSi2)。退火处理为快速热退火(RTA)处理。具体温度范围为大于等于150℃且小于等于900℃。
形成金属硅化物层的过程如下：金属层与第二半导体材料层在一起发生反应，具体为金属层与第二半导体材料层熔合形成硅化物，也就是说，形成金属硅化物层，以减小后续在源极和漏极上形成的金属插塞与源极和漏极之间的接触电阻。
本实施例中，第二半导体材料层26的厚度大于金属硅化物层的厚度。正因为，第二半导体材料层26内掺杂有磷离子，才使第二半导体材料层26的阻值减小。后续工艺形成的源极插塞和漏极插塞与对应的源极和漏极之间的接触电阻值也不会受到影响。本实施例中，形成掺杂有势垒降低离子的第二半导体材料层26的原因如下：
在形成金属硅化物层的退火处理的过程中，掺入第二半导体材料层26的势垒降低离子会发生在金属硅化物层的固溶度值小，在第二半导体材料层26的固溶度值大的现象。因此，形成金属硅化物层的过程中，大量的势垒降低离子会在金属硅化物层的底部边界析出。也就是说，会在金属硅化物层与第二半导体材料层26的界面析出，并且在接触电阻减小层与第二半导体材料层26的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第二半导体材料层26内的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进，也就是说，降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height，)，进而进一步降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻ρc，提高了后续形成的N型鳍式场效应晶体管的性能。
需要说明的是：
(1)掺入第二半导体材料层的势垒降低离子为硫离子、硒离子、砷离子和锑离子中的至少一种时，势垒降低离子的剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，当势垒降低离子为一种以上的离子种类时，则势垒降低离子的剂量为一种以上离子的总剂量。势垒降低离子的剂量如果太大，容易在第二半导体材料层26内引入过多的晶格缺陷，从而影响后续形成的N型鳍式场效应晶体管的性能。势垒降低离子的剂量如果太小，降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。
(2)如果势垒降低离子为锗离子，则掺入锗离子的第二半导体材料层26在后续的退火工艺不容易形成金属硅化物层。因此，掺入至第二半导体材料层26的锗离子的剂量要小。本实施例为大于等于1E13atom/cm2且小于等于1E14atom/cm2。如果掺入第二半导体材料层26的锗离子的剂量太大，除了会在第二半导体材料层26内引入过多的缺陷外，还不利于后续金属硅化物的形成。如果掺入第二半导体材料层26的锗离子的剂量太小降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。
(3)如果势垒降低离子为锗离子与其他势垒降低离子的混合物，则势垒降低离子的总剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，相对于其他势垒降低离子，锗离子的剂量的含量最少。
(4)为什么不在第一半导体材料层中掺杂势垒降低离子的原因如下：只有在形成硅化物的快速热退火处理的过程中，势垒降低离子只在接触电阻减小层与第二半导体材料层的界面析出，并且在接触电阻减小层与第二半导体材料层的界面形成电偶极子。因此，如果在第一半导体材料层中掺杂势垒降低离子，并不会被析出，从而也不会产生电偶极子。
当然，其他实施例中，金属硅化物层的厚度等于硅帽层的厚度也属于本发明的保护范围。则形成金属硅化物层的过程中，大量的势垒降低离子会在金属硅化物层的底部边界析出。也就是说，会在金属硅化物层与第一半导体材料层的界面析出，并且在金属硅化物层与第一半导体材料层的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第一半导体材料层内的载流子向金属跃迁的势垒宽度，也就是说，降低了肖特基势垒宽度，进而降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的N型鳍式场效应晶体管的性能。也属于本发明的保护范围。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种N型鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有鳍部；
形成横跨所述鳍部的栅极结构；所述鳍部包括被所述栅极结构覆盖的第一侧壁和与所述第一侧壁相对的第二侧壁；
仅对所述栅极结构的第一侧壁或第二侧壁进行离子注入；
所述离子注入后，对所述鳍部进行退火处理；
所述退火处理后，在所述栅极结构两侧的鳍部分别形成源极和漏极。
2.如权利要求1所述的方法，其特征在于，所述离子注入的方向与垂直于所述半导体衬底的法线具有夹角，所述夹角为大于0度且小于等于30度。
3.如权利要求1所述的方法，其特征在于，所述离子注入为LDD离子注入。
4.如权利要求3所述的方法，其特征在于，所述离子注入类型为砷离子或磷离子。
5.如权利要求4所述的方法，其特征在于，所述离子注入的类型为砷离子时，注入能量为大于等于200eV且小于等于5keV，注入剂量为大于等于1E13atom/cm2且小于等于2E15atom/cm2。
6.如权利要求4所述的方法，其特征在于，所述离子注入的类型为磷离子时，注入能量为大于等于100eV且小于等于5keV，注入剂量为大于等于1E13atom/cm2且小于等于2E15atom/cm2。
7.如权利要求1所述的方法，其特征在于，所述退火处理后，去除所述栅极结构两侧的鳍部顶部。
8.如权利要求7所述的方法，其特征在于，所述鳍部顶部大于等于所述鳍部的六分之一且小于等于所述鳍部的三分之一。
9.如权利要求7所述的方法，其特征在于，所述栅极结构形成后，所述离子注入步骤前，在所述鳍部的顶部和侧壁形成第一侧墙材料层；
所述退火处理步骤后，去除所述栅极结构两侧的鳍部顶部的步骤之前，在所述第一侧墙材料层上形成第二侧墙材料层；
对所述第一侧墙材料层和所述第二侧墙材料层回刻，在所述鳍部周围形成鳍部侧墙；
去除所述鳍部侧墙的顶部。
10.如权利要求9所述的方法，其特征在于，剩余鳍部的高度大于剩余鳍部侧墙的高度。
11.如权利要求7所述的方法，其特征在于，去除所述栅极结构两侧的鳍部顶部，在剩余的鳍部上分别形成第一半导体材料层和位于第一半导体材料层之上的第二半导体材料层，所述第二半导体材料层掺杂有势垒降低离子。
12.如权利要求11所述的方法，其特征在于，所述第一半导体材料层为碳化硅层或硅层，所述第二半导体材料层为硅帽层。
13.如权利要求12所述的方法，其特征在于，所述势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。
CN201510215957.2A 2015-04-30 2015-04-30 N型鳍式场效应晶体管的形成方法 Active CN106206692B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510215957.2A CN106206692B (zh) 2015-04-30 2015-04-30 N型鳍式场效应晶体管的形成方法
US15/097,575 US9929267B2 (en) 2015-04-30 2016-04-13 N-type fin field-effect transistor and fabrication method thereof
US15/895,594 US10490663B2 (en) 2015-04-30 2018-02-13 N-type fin field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510215957.2A CN106206692B (zh) 2015-04-30 2015-04-30 N型鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN106206692A CN106206692A (zh) 2016-12-07
CN106206692B true CN106206692B (zh) 2019-09-27

Family

ID=57205833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510215957.2A Active CN106206692B (zh) 2015-04-30 2015-04-30 N型鳍式场效应晶体管的形成方法

Country Status (2)

Country Link
US (2) US9929267B2 (zh)
CN (1) CN106206692B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391200B2 (en) * 2014-06-18 2016-07-12 Stmicroelectronics, Inc. FinFETs having strained channels, and methods of fabricating finFETs having strained channels
CN108122976B (zh) * 2016-11-29 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
CN108183073A (zh) * 2016-12-08 2018-06-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108666221B (zh) * 2017-03-30 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10510610B2 (en) * 2018-03-28 2019-12-17 Varian Semiconductor Equipment Associates, Inc. Structure and method of forming fin device having improved fin liner
US11489057B2 (en) 2020-08-07 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices
US20220310800A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Contact Structures in Semiconductor Devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130008A (zh) * 2010-01-19 2011-07-20 台湾积体电路制造股份有限公司 半导体元件的制造方法
WO2014027691A1 (ja) * 2012-08-17 2014-02-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
CN103779394A (zh) * 2012-10-25 2014-05-07 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4410222B2 (ja) * 2006-06-21 2010-02-03 株式会社東芝 半導体装置及びその製造方法
US7667271B2 (en) * 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US9147682B2 (en) * 2013-01-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin spacer protected source and drain regions in FinFETs
KR102151768B1 (ko) * 2014-01-27 2020-09-03 삼성전자주식회사 반도체 장치 및 그 제조방법
US9466691B2 (en) * 2014-11-13 2016-10-11 United Microelectronics Corp. Fin shaped structure and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130008A (zh) * 2010-01-19 2011-07-20 台湾积体电路制造股份有限公司 半导体元件的制造方法
WO2014027691A1 (ja) * 2012-08-17 2014-02-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
CN103779394A (zh) * 2012-10-25 2014-05-07 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN106206692A (zh) 2016-12-07
US20160322494A1 (en) 2016-11-03
US9929267B2 (en) 2018-03-27
US20180166573A1 (en) 2018-06-14
US10490663B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
CN106206692B (zh) N型鳍式场效应晶体管的形成方法
CN105826190B (zh) N型鳍式场效应晶体管及其形成方法
CN105826257B (zh) 鳍式场效应晶体管及其形成方法
CN104022037B (zh) 鳍式场效应晶体管及其形成方法
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
CN108573869B (zh) 鳍式场效应管及其形成方法
TW201436052A (zh) 半導體裝置及其製造方法
KR101522792B1 (ko) 리세싱된 상부 표면을 갖는 소스 및 드레인 스트레서
CN110034067A (zh) 半导体器件及其形成方法
CN106206301A (zh) Mos晶体管的形成方法
CN106206691B (zh) 晶体管的形成方法
CN108630548A (zh) 鳍式场效应管及其形成方法
CN104347707B (zh) 一种mosfet结构及其制造方法
CN103311294B (zh) 鳍式场效应晶体管及其制造方法
CN106206303B (zh) N型鳍式场效应晶体管的形成方法
CN112151377A (zh) 半导体结构及其形成方法
CN106960789A (zh) 半导体器件以及改善半导体器件性能的方法
CN105826374B (zh) P型鳍式场效应晶体管及其形成方法
CN106548983B (zh) 半导体器件及其形成方法
CN105990138B (zh) 晶体管及其形成方法
CN104916540A (zh) 一种应变沟道晶体管及其制备方法
US20210234000A1 (en) Semiconductor device with doped structure
CN105826188B (zh) N型鳍式场效应晶体管及其形成方法
CN106298528A (zh) 晶体管的形成方法
CN107492496B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant