CN105826257B - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN105826257B
CN105826257B CN201510005174.1A CN201510005174A CN105826257B CN 105826257 B CN105826257 B CN 105826257B CN 201510005174 A CN201510005174 A CN 201510005174A CN 105826257 B CN105826257 B CN 105826257B
Authority
CN
China
Prior art keywords
ion
fin
potential barrier
coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510005174.1A
Other languages
English (en)
Other versions
CN105826257A (zh
Inventor
李勇
卫承青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510005174.1A priority Critical patent/CN105826257B/zh
Priority to US14/975,917 priority patent/US9613960B2/en
Publication of CN105826257A publication Critical patent/CN105826257A/zh
Application granted granted Critical
Publication of CN105826257B publication Critical patent/CN105826257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，其中，该晶体管的形成方法包括：提供衬底，包括PMOS和NMOS区域，PMOS区域具有第一鳍部，NMOS区域具有第二鳍部；形成横跨第一鳍部的第一栅极结构、横跨第二鳍部的第二栅极结构；在第一栅极结构两侧的第一鳍部表面形成第一应力层和其上的第一覆盖层；在第二栅极结构两侧的第二鳍部表面形成第二应力层和其上的第二覆盖层；对第一覆盖层进行第一势垒降低离子注入；对第二覆盖层进行第二势垒降低离子注入；之后，在第一覆盖层上形成第一金属层；在第二覆盖层上形成第二金属层；对第一金属层进行第一退火形成第一接触层；对第二金属层进行第二退火形成第二接触层。采用本发明方法提高了鳍式场效应晶体管性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及鳍式场效应晶体管及其形成方法。
背景技术
随着半导体产业向更低的技术节点的发展，渐渐开始从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)过渡。FinFET中，栅极结构至少可以从两侧对沟道进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
参考图1至图6，现有技术中的鳍式场效应晶体管的形成方法如下：
首先，参考图1和图2，提供半导体衬底，半导体衬底包括PMOS区域A和NMOS区域B，PMOS区域具有第一鳍部11a，NMOS区域具有第二鳍部11b。具体如下：
PMOS区域A的半导体衬底包括具有至少两个分立的凸起结构的硅衬底101a和位于凸起结构之间的绝缘层102a，绝缘层102a低于凸起结构102a。高于绝缘层102a的凸起结构为第一鳍部11a。
NMOS区域B的半导体衬底包括具有至少两个分立的凸起结构的硅衬底101b和位于凸起结构之间的绝缘层102b，绝缘层102b低于凸起结构102b。高于绝缘层102b的凸起结构为第二鳍部11b。
接着，形成横跨第一鳍部11a和第二鳍部11b的栅极结构12。其中栅极结构12包括栅氧层121和位于栅氧层121之上的栅极层122。
接着，在PMOS区域A的半导体衬底、第一鳍部11a的顶部和侧壁、在NMOS区域B的半导体衬底、第二鳍部11b的顶部和侧壁、栅极结构12的顶部和侧壁形成第一侧墙材料层13’。第一侧墙材料层13’包括位于底部的氧化硅层(图未示)和位于氧化硅层之上的氮化硅层(图未示)。
接着，继续参考图2，对栅极结构12两侧的第一鳍部11a和第二鳍部11b进行LDD离子注入和Halo离子注入，之后，进行退火处理，在栅极结构12两侧的第一鳍部11a和第二鳍部11b内分别形成LDD离子注入区和Halo离子注入区。
接着，参考图3，形成LDD离子注入区和Halo离子注入区后，在第一侧墙材料层13’上形成第二侧墙材料层(图未示)。第二侧墙材料层的材料为氮化硅。
接着，对第一侧墙材料层13’和第二侧墙材料层进行回刻，在栅极结构12周围形成栅极侧墙(图未示)，在第一鳍部11a周围形成第一鳍部侧墙，在第二鳍部11b周围形成第二鳍部侧墙。
其中，第一鳍部侧墙包括氧化硅侧墙(图未示)和位于氧化硅侧墙上的氮化硅侧墙(图未示)。氮化硅侧墙是由第一侧墙材料层13’中的氮化硅层和第二侧墙材料层组成。
其中第二鳍部侧墙包括氧化硅侧墙13b和位于氧化硅侧墙13b上的氮化硅侧墙14b。氮化硅侧墙14b也是由第一侧墙材料层13’中的氮化硅层和第二侧墙材料层组成。
接着，继续参考图3，在PMOS区域A、第一鳍部11a顶部、第一鳍部侧墙顶部和侧壁形成图案化的第一光阻层(图未示)，第一光阻层露出NMOS区域B。
在第二鳍部11b表面原位掺杂生长有第一源漏离子的碳化硅层15b，形成了N型鳍式场效应晶体管的源极和漏极。其中，第一源漏离子为磷离子。
接着，参考图4，在碳化硅层15b的表面外延生长第一硅帽(Si Cap)层16b。
接着，参考图5，灰化去除第一光阻层。在NMOS区域B、第一硅帽层16b上形成图案化的第二光阻层(图未示)，第二光阻层露出PMOS区域A。
之后，去除栅极结构12两侧的第一鳍部11a，绝缘层102a与剩余的凸起结构相平。
接着，参考图6，在PMOS区域A剩余的凸起结构顶面原位掺杂生长有第二源漏离子的锗硅层15a，形成了P型鳍式场效应晶体管的源极和漏极。其中，第二源漏离子为硼离子。然后，在锗硅层15a的表面外延生长第二硅帽(Si Cap)层16a。
接着，去除图案化的第二光阻层。
之后，在第一硅帽层16b上形成第一金属层(图未示)，在第二硅帽层16a上形成第二金属层(图未示)，对第一金属层和第二金属层进行退火，第一金属层与第一硅帽层16b熔合形成第一金属硅化物层(图未示)。第二金属层与第二硅帽层16a熔合形成第二金属硅化物层(图未示)。
采用现有技术的方法形成的鳍式场效应晶体管的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的鳍式场效应晶体管的性能不佳。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，半导体衬底包括PMOS区域和NMOS区域，PMOS区域具有第一鳍部，NMOS区域具有第二鳍部；
形成横跨第一鳍部的第一栅极结构；
形成横跨第二鳍部的第二栅极结构；
在第一栅极结构两侧的第一鳍部表面形成第一应力层和位于第一应力层上的第一覆盖层；
在第二栅极结构两侧的第二鳍部表面形成第二应力层和位于第二应力层上的第二覆盖层；
对第一覆盖层进行第一势垒降低离子注入；
对第二覆盖层进行第二势垒降低离子注入；
在掺杂有第一势垒降低离子的第一覆盖层上形成第一金属层；
在掺杂有第二势垒降低离子的第二覆盖层上形成第二金属层；
对第一金属层进行第一退火处理，形成第一接触层；
对第二金属层进行第二退火处理，形成第二接触层。
可选的，第一势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
可选的，第一势垒降低离子为铝离子、镓离子和铟离子中的至少一种时，第一势垒降低离子的注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；第一势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。
可选的，第二势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。
可选的，第二势垒降低离子为硫离子、硒离子、砷离子、锑离子中的至少一种时，第二势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；第二势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。
可选的，第一势垒降低离子和第二势垒降低离子类型相同时，第一势垒降低离子注入和第二势垒降低离子注入同时进行。
可选的，第一势垒降低离子和第二势垒降低离子都为锗离子。
可选的，锗离子的注入剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2，注入能量为大于等于5KeV且小于等于30KeV。
可选的，对第一覆盖层进行第一势垒降低离子注入包括：
在NMOS区域的半导体衬底和第二覆盖层上形成图案化的第一光阻层，第一光阻层露出第一覆盖层；
以第一光阻层为掩膜，对第一覆盖层进行第一势垒降低离子注入。
可选的，对第二覆盖层进行第二势垒降低离子注入包括：
在PMOS区域的半导体衬底和第一覆盖层上形成图案化的第二光阻层，第二光阻层露出第二覆盖层；
以第二光阻层为掩膜，对第二覆盖层进行第二势垒降低离子注入。
可选的，对第一覆盖层进行第一势垒降低离子注入的同时还包括对第一覆盖层进行硼离子注入。
可选的，所述硼离子注入的剂量大于所述第一势垒降低离子注入的剂量。
可选的，对第二覆盖层进行第二势垒降低离子注入的同时还包括对第二覆盖层进行磷离子注入。
可选的，所述磷离子注入的剂量大于所述第二势垒降低离子注入的剂量。
可选的，所述第一覆盖层和所述第二覆盖层的材料为硅。
可选的，所述第一接触层和所述第二接触层的材料为金属硅化物。
可选的，形成第一应力层和位于第一应力层上的第一覆盖层的步骤之后，形成第二应力层和位于第二应力层上的第二覆盖层。
可选的，所述第一应力层的材料为锗硅，所述第二应力层的材料为碳化硅。
为解决上述问题，本发明提供一种鳍式场效应晶体管，包括：
包括PMOS区域和NMOS区域的半导体衬底，PMOS区域具有第一鳍部，NMOS区域具有第二鳍部；
横跨第一鳍部的第一栅极结构；
横跨第二鳍部的第二栅极结构；
位于第一栅极结构两侧的第一鳍部内的第一应力层；
位于第二栅极结构两侧的第二鳍部内的第二应力层；
位于第一应力层上的第一接触层；
位于第二应力层上的第二接触层；
第一接触层的底部界面具有第一电偶极子层；
第二接触层的底部界面具有第二电偶极子层。
可选的，第一电偶极子层包括铝离子、镓离子、锗离子和铟离子中的至少一种注入离子形成的第一电偶极子层；第二电偶极子层包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种注入离子形成的第二电偶极子层。
与现有技术相比，本发明的技术方案具有以下优点：
对第一金属层进行第一退火处理形成第一接触层的过程中，注入至第一覆盖层的第一势垒降低离子会发生在第一接触层的固溶度值小，在第一覆盖层的固溶度值大的现象。因此，形成第一接触层的过程中，大量的第一势垒降低离子在第一接触层的底部边界析出，并且在第一接触层的底部边界形成第一电偶极子(dipole)层。该第一电偶极子层会产生一个和电子运动方向相同的电场，从而降低了肖特基势垒宽度和高度，进而降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的P型鳍式场效应晶体管的性能。
对第二金属层进行第二退火处理形成第二接触层的过程中，注入至第二覆盖层的第二势垒降低离子会发生在第二接触层的固溶度值小，在第二覆盖层的固溶度值大的现象。因此，形成第二接触层的过程中，大量的第二势垒降低离子会在第二接触层的底部边界析出，并且在第二接触层的底部边界形成第二电偶极子层。该第二电偶极子层会产生一个和电子运动方向相同的电场，从而降低了肖特基势垒宽度和高度，进而降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的N型鳍式场效应晶体管的性能。
附图说明
图1是现有技术中的PMOS区域和NMOS区域的半导体衬底及在其上形成有栅极结构和侧墙材料层的立体结构示意图；
图2是沿图1中CC方向的剖面结构示意图；
图3至图6是继图2的步骤之后形成的现有技术的鳍式场效应晶体管的剖面流程结构示意图；
图7是现有技术中的PMOS区域和NMOS区域的半导体衬底及在其上形成有栅极结构和侧墙材料层的立体结构示意图；
图8是沿图7中DD方向的剖面结构示意图；
图9至图20是继图8的步骤之后形成的本发明具体实施例的鳍式场效应晶体管的剖面流程结构示意图。
具体实施方式
经过发现和分析，采用现有技术的方法形成的鳍式场效应晶体管的性能不佳的原因为在鳍式场效应晶体管的源极和漏极上形成的金属硅化物层的寄生电阻太大。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
首先，结合参考图7和图8，提供半导体衬底，半导体衬底包括PMOS区域A和NMOS区域B，PMOS区域具有第一鳍部21a，NMOS区域具有第二鳍部21b。具体如下：
PMOS区域A的半导体衬底包括具有至少两个分立的凸起结构的硅衬底201a和位于凸起结构之间的绝缘层202a，绝缘层202a低于凸起结构202a。高于绝缘层202a的凸起结构为第一鳍部21a。
NMOS区域B的半导体衬底包括具有至少两个分立的凸起结构的硅衬底201b和位于凸起结构之间的绝缘层202b，绝缘层202b低于凸起结构202b。高于绝缘层202b的凸起结构为第二鳍部21b。
接着，形成横跨第一鳍部21a的第一栅极结构22a，横跨第二鳍部21b的第二栅极结构22b。第一栅极结构22a包括第一栅介质层和位于第一栅介质层上的第一栅极层。第二栅极结构22b包括第二栅介质层221b和位于第二栅介质层221b之上的第二栅极层222b。本实施例中，第一栅介质层和第二栅介质层都为高k栅介质层，高k栅介质层为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种。第一栅极层和第二栅极层222b的材料为多晶硅。
其他实施例中，第一栅极结构22a和第二栅极结构22b为同一个栅极结构，也属于本发明的保护范围。
接着，继续参考图8，在PMOS区域A的半导体衬底、第一鳍部21a、第二栅极结构22a的顶部和侧壁、在NMOS区域B的半导体衬底、第二鳍部21b的顶部和侧壁、第二栅极结构22b的顶部和侧壁形成第一侧墙材料层23’。第一侧墙材料层23’包括位于底部的氧化硅层(图未示)和位于氧化硅层之上的氮化硅层(图未示)。
接着，对第一栅极结构22a两侧的第一鳍部21a、第二栅极结构22b两侧的第二鳍部21b分别进行LDD离子注入和Halo离子注入，之后，进行相应的退火处理，在第一栅极结构22a两侧的第一鳍部21a内、第二栅极结构22b两侧的第二鳍部21b内分别形成LDD离子注入区和Halo离子注入区。
接着，参考图9，形成LDD离子注入区和Halo离子注入区后，在第一侧墙材料层23’上形成第二侧墙材料层(图未示)。第二侧墙材料层的材料为氮化硅。
接着，对第一侧墙材料层23’和第二侧墙材料层进行回刻，在第一栅极结构22a周围形成第一栅极侧墙(图未示)，在第二栅极结构22b周围形成第二栅极侧墙(图未示)，在第一鳍部21a周围形成第一鳍部侧墙，在第二鳍部21b周围形成第二鳍部侧墙。
其中，第一鳍部侧墙包括氧化硅侧墙23a和位于氧化硅侧墙23a上的氮化硅侧墙24a。氮化硅侧墙24a是由第一侧墙材料层23’中的氮化硅层和第二侧墙材料层组成。
其中第二鳍部侧墙包括氧化硅侧墙23b和位于氧化硅侧墙23b上的氮化硅侧墙24b。氮化硅侧墙24b也是由第一侧墙材料层23’中的氮化硅层和第二侧墙材料层组成。
接着，参考图7、图10至图12，在第一栅极结构两侧的第一鳍部21a表面形成第一应力层25a和位于第一应力层25a上的第一覆盖层26a。包括下列步骤：
参考图10，在NMOS区域B的半导体衬底上、第二鳍部21b的顶部、第二鳍部侧墙的顶部和侧壁形成图案化的第一掩膜层(图未示)，图案化的第一掩膜层露出PMOS区域A。本实施例中，图案化的第一掩膜层的材料为光刻胶。
接着，从第一鳍部21a顶部降低第一栅极结构两侧的第一鳍部21a的高度至第一预设高度H1，并且从第一鳍部侧墙顶部降低第一鳍部侧墙的高度至第一预设高度H1。
本实施例中，原始鳍部高度为H(参考图12)，第一预设高度H1大于等于1/3H且小于等于2/3H。
本实施例中，先将第一鳍部侧墙中的氮化硅侧墙24a自上而下干法刻蚀去除高度h(图未示)，去除高度h与第一预设高度H1之和小于原始鳍部高度H。接着将露出的氧化硅侧墙23a干法刻蚀去除高度h，接着将露出的鳍部21干法刻蚀去除高度h。依次循环重复第一鳍部侧墙中的氮化硅侧墙24a去除高度h、氧化硅侧墙23a去除高度h和第一鳍部21a去除高度h的步骤，直至将第一鳍部侧墙和第一鳍部21a的高度减小至第一预设高度H1。
本实施例中，之所以采用上述循环刻蚀的方法将将第一鳍部侧墙和第一鳍部21a的高度减小至第一预设高度H1，原因如下：使得最终剩余的第一鳍部21a的顶面光滑平坦。后续步骤中，在最终剩余的第一鳍部21a上的光滑平坦的弧面上形成第一应力层的形状规则，能够更好的对后续形成P型鳍式场效应晶体管施加压应力，从而提高后续形成的P型鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的P型鳍式场效应晶体管的性能。
另外，在最终剩余的第一鳍部21a的光滑平坦顶面上形成形状规则的第一应力层，可以防止在相邻的第一鳍部上的第一应力层相连生长的现象，从而可以避免后续工艺中会存在第一源极金属插塞间短路连接情况或者存在第一漏极金属插塞间的短路连接情况。
需要说明的是(1)本实施例中，剩余的第一鳍部的周围具有第一鳍部侧墙的原因如下：第一鳍部侧墙可以防止后续在该剩余的第一鳍部上形成的第一应力层的体积过大。体积太大的第一应力层一方面对沟道不能施加有效的压应力。另一方面，如果第一栅极结构为多晶硅栅极结构，体积太大的第一应力层高于该多晶硅栅极结构的几率会很大。则后续工艺中，采用化学机械研磨形成第一金属栅极结构的过程中，化学机械研磨会在第一应力层上停止，并不会在第一金属栅极结构处停止，从而使得第一金属栅极结构的厚度增加，影响后续形成的P型鳍式场效应晶体管的性能。再者，相邻的剩余鳍部上如果形成体积过大的第一应力层，则该体积过大的第一应力层会相连，同样会发生第一源极金属插塞之间或者第一漏极金属插塞之间的短路连接的现象。
(2)本实施例中，剩余鳍部的高度与剩余鳍部侧墙的高度相等，原因如下：剩余鳍部的高度如果高于鳍部侧墙，则后续在剩余鳍部上生长形成第一应力层的速度会很快，形成的第一应力层的致密性欠佳，性能略差，后续对沟道施加的应力略小。剩余鳍部的高度如果低于鳍部侧墙，则第一应力层生长至与鳍部侧墙相平处的生长难度较大，生长速度非常慢。
(3)更进一步的，剩余鳍部的高度与剩余鳍部侧墙的高度都为第一预设高度H1的原因如下：后续工艺中，在该高度的鳍部上形成的第一应力层与沟道的距离最为合适，因此，可以对后续形成的P型鳍式场效应晶体管施加最佳效果的压应力，而且，在该剩余鳍部上形成的第一应力层的效率最高。
其他实施例中，去除高度h与第一预设高度H1之和等于原始鳍部高度，也属于本发明的保护范围。这样，就可以不用进行依次重复第一鳍部侧墙中的氮化硅侧墙去除高度h、氧化硅侧墙去除高度h和第一鳍部21a去除高度h的步骤，只需要进行一个循环就可以实现将第一鳍部和第一鳍部侧墙的高度降低至第一预设高度H1。
其他实施例中，第一预设高度H1等于零，这时，剩余的凸起结构的顶部与绝缘层202相平。后续工艺中，在剩余的凸起结构的顶面形成锗硅层，也属于本发明的保护范围。
接着，参考图11，在剩余的第一鳍部21a表面形成第一应力层25a。
本实施例中，第一应力层25a的材料为锗硅。且第一应力层25a内具有第一源漏掺杂离子，第一源漏掺杂离子为硼离子。
本实施例中，形成具有第一源漏掺杂离子的第一应力层25a的方法为：原位掺杂生长。之所以采用原位掺杂生长的方法形成具有第一源漏掺杂离子的第一应力层25a，是因为，该生长工艺相对于离子注入工艺容易控制，能够实现梯度掺杂。
接着，参考图12，在第一应力层25a上形成第一覆盖层26a。
本实施例中，第一覆盖层26a的材料为硅。
形成第一覆盖层26a的方法为外延生长。
在第一应力层25a上形成第一覆盖层26a后，灰化去除图案化的第一掩膜层。
接着，结合参考图7，图13至图16，在第二栅极结构两侧的第二鳍部21b表面形成第二应力层25b和位于第二应力层25b上的第二覆盖层26b。包括下列步骤：
参考图13，在PMOS区域A的半导体衬底上、第一鳍部21a的顶部、第一鳍部侧墙的顶部和侧壁形成图案化的第二掩膜层(图未示)，图案化的第二掩膜层露出NMOS区域B。本实施例中，图案化的第二掩膜层的材料为光刻胶。
接着，先将第二鳍部侧墙中的氮化硅侧墙24b自上而下去除部分高度至第二预设高度H2。去除方法为干法刻蚀。刻蚀气体薄CHF3，稀释气体包括氩气。具体工艺条件为：CHF3的流量为1sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50W～500W；偏置功率为：0W～200W；占空比为10％～90％。
形成第二预设高度H2的氮化硅侧墙24后，第二鳍部侧墙中的氧化硅侧墙23a暴露出来，将鳍部侧墙中的氧化硅侧墙23a自上而下去除部分高度至剩余的氮化硅侧墙24b处，形成剩余的氧化硅侧墙23a。剩余的氧化硅侧墙23的高度也为第二预设高度H2。
本实施例中，去除氧化硅侧墙23a至第二预设高度H2的方法为干法刻蚀。刻蚀气体包括C4F8，稀释气体包括氩气。具体工艺条件为：C4F8的流量为5sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50W～500W；偏置功率为：0W～200W；占空比为10％～90％。
采用上述条件将第二鳍部侧墙的部分高度自上而下降低至第二预设高度H2后，被第二鳍部侧墙包围的第二鳍部21b会露出。而且，露出的第二鳍部21b的顶面呈向下凹陷，且凹陷面为只有一个弧度的规则弧面。因此，露出第二鳍部21b的顶面均匀光滑。例如，露出的第二鳍部21b顶部为一个规则的碗状凹坑，该碗状凹坑的内侧壁均匀光滑。上述工艺条件需要精确控制，任何一项不符合要求，都不能使露出的第二鳍部21b的顶面呈规则的、光滑均匀的下凹弧面。
之后，参考图14，将露出的第二鳍部21b的顶部进行干法刻蚀去除，剩余的第二鳍部21b的高度为第三预设高度H3。其中，去除第二氮化硅侧墙前的原始第二鳍部高度为H。
本实施例中，将第二鳍部21b顶部去除的原因如下：
参考图8，对第二栅极结构两侧的第二鳍部21b进行LDD离子注入和Halo离子注入的过程中，会对第二鳍部21b的顶部造成严重的晶格损伤，而且，相应的退火处理也很难对第二鳍部21b的顶部晶格损伤进行修复。原因为：对于平面晶体管来说，LDD离子注入和Halo离子注入会对衬底表面造成的损伤，相应的退火工艺能够进行及时修复。因为，该衬底内部具有大量的单晶硅，可以在退火的过程中扩散生长至受损的衬底处。然而，对于鳍式场效应晶体管来说，第二鳍部21b的特征尺寸太小，第二鳍部21b顶部在LDD离子注入和Halo离子注入的过程中受损后，即使进行相应的退火处理，硅衬底201中的单晶硅沿凸起结构的底部至鳍部的顶部方向修复生长非常困难，因此，硅衬底201中的单晶硅很难修复生长至第二鳍部21b的顶部。这样，在第二鳍部21b的顶部形成位错缺陷(Twin defect)，影响后续形成的N型的鳍式场效应晶体管的性能。
因此，本实施例中，需要将第二鳍部顶部受损部分去除，可以消除位错缺陷，从而提高后续形成的N型鳍式场效应晶体管的性能。
更进一步的，剩余第二鳍部21b的第三预设高度H3为大于等于2/3H且小于等于5/6H。也就是说，第二鳍部顶部的被去除高度为大于等于1/6H且小于等于1/3H。第二鳍部21b如果被去除的太多，影响沟道的大小，从而会影响后续形成的N型鳍式场效应晶体管的性能。第二鳍部21b如果被去除的太少，第二鳍部21顶部的位错缺陷消除不够，同样会影响后续形成的N型鳍式场效应晶体管的性能。
需要说明的是：(1)剩余的第二鳍部21b的顶部也为呈向下凹陷，且凹陷面为只有一个弧度的规则弧面，且弧面均匀光滑。原因如下：
后续工艺中，在剩余的第二鳍部21b的均匀光滑的顶面上形成第二应力层的形状规则，能够更好的对后续形成N型鳍式场效应晶体管施加拉应力，从而提高后续形成的N型鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的N型鳍式场效应晶体管的性能。
另外，在剩余的第二鳍部21b的有规则、光滑均匀的顶面上形成的第二应力层的形状规则，不会发生相邻的第二鳍部上的第二应力层相连生长的现象，从而可以避免后续形成的第二源极金属插塞之间或者第二漏极金属插塞之间的短路连接的现象出现。
(2)本实施例中，第二鳍部侧墙的高度低于剩余的第二鳍部21b的高度，原因如下：后续工艺中，会在剩余的第二鳍部21b上原位掺杂生长或外延生长第二应力层，而正因为后续形成的鳍式场效应晶体管的类型为N型，则第二应力层的材料为碳化硅。而碳化硅在剩余的第二鳍部21b的生长过程是非常缓慢的。第二鳍部侧墙的高度低于剩余的第二鳍部21b的高度，可以使剩余的第二鳍部的顶部完全露出，从而容易提高在剩余第二鳍部21b上生长第二应力层的速度，进而还可以加大第二应力层的体积，以提高后续形成的N型鳍式场效应晶体管的性能。
更进一步的，本实施例中，剩余的第二鳍部侧墙的第二预设高度H2大于第一预设高度H1且小于第三预设高度H3。之所以将鳍部侧墙的高度降低至第二预设高度H2，原因如下：如果将第二鳍部侧墙的高度降低的太大，则后续在剩余第二鳍部21b上形成的第二应力层的体积会过大，容易造成相邻的第二鳍部21上生长形成的第二应力层相互连接的现象。如果将第二鳍部侧墙的高度降低的过小，则在相邻的剩余第二鳍部21b上生长形成的第二应力层的速度会很慢，从而影响后续形成的N型鳍式场效应晶体管的性能。另一方面，在该位置处生长形成的第二应力层能够对沟道施加最佳效果的拉应力，而且生长的时间最短。
其他实施例中，剩余第二鳍部侧墙的高度等于剩余第二鳍部的高度，也属于本发明的保护范围。
接着，参考图15，在剩余的第二鳍部21b表面形成第二应力层25b。
本实施例中，第二应力层25b的材料为碳化硅。且第二应力层25b内具有第二源漏掺杂离子，第二源漏掺杂离子为磷离子。
本实施例中，形成具有第二源漏掺杂离子的第二应力层25b的方法为：原位掺杂生长。之所以采用原位掺杂生长的方法形成具有第二源漏掺杂离子的第二应力层25b，是因为，该生长工艺相对于离子注入工艺容易控制，能够实现梯度掺杂。
接着，参考图16，在第二应力层25b上形成第二覆盖层26b。
本实施例中，第二覆盖层26b的材料为硅。
形成第二覆盖层26b的方法为外延生长。
在第二应力层25b上形成第二覆盖层26b后，灰化去除图案化的第二掩膜层。
需要说明的是，本实施例中，需要先执行形成第一应力层25a和位于第一应力层25a上的第一覆盖层26a的步骤，然后再执行形成第二应力层25b和位于第二应力层25b上的第二覆盖层26b的步骤。原因如下：
(1)第一应力层25a的材料为锗硅，第二应力层的材料为碳化硅。形成第二应力层25b的温度远低于形成第一应力层25a的温度。如果先形成需要低温操作的第二应力层25b，后续再形成第一应力层25a中的高温操作会影响已经形成好的半导体结构的性能，例如，会影响注入离子的区域的大小等。
(2)如果先形成第二应力层25b，在形成第一应力层25a的过程中，反应气体中的前驱体会释放大量的氢，该大量的氢会影响第二应力层25b的形成质量，从而会影响后续的鳍式场效应晶体管的性能。
当然，其他实施例中，先形成第二应力层25b和位于第二应力层25b上的第二覆盖层26b，然后再形成第一应力层25a和位于第二应力层25a上的第一覆盖层26a，也属于本发明的保护范围。
接着，参考图17，对第一应力层25a进行第一源漏离子注入。具体如下:
在NMOS区域B的半导体衬底上和第二应力层25b上形成图案化的第三掩膜层(图未示)，图案化的第三掩膜层露出PMOS区域A。本实施例中，图案化的第三掩膜层的材料为光刻胶。
之后，以图案化的第三掩膜层为掩膜，对第一应力层25a进行第一源漏离子注入。本实施例中，第一源漏离子为硼离子。
对第一应力层25a进行第一源漏离子注入，可以进一步使更多的第一源漏离子处于第一应力层25a晶格中的非替代位上，后续第二退火处理过程中，该第一源漏离子被激活，占据第一应力层25a的晶格。因为，第一应力层25a的接触电阻与掺入第一源漏离子的剂量(p-type doping concentration)成反比，所以在第一应力层25a中注入剂量较大的第一源漏离子注入，可以进一步降低第一应力层25a的接触电阻。
接着，灰化去除图案化的第三掩膜层。
接着，参考图18，对第二应力层25b进行第二源漏离子注入。具体如下:
在PMOS区域A的半导体衬底上和第一应力层25a上形成图案化的第四掩膜层(图未示)，图案化的第四掩膜层露出NMOS区域B。本实施例中，图案化的第四掩膜层的材料为光刻胶。
之后，以图案化的第四掩膜层为掩膜，对第二应力层25a进行第二源漏离子注入。本实施例中，第二源漏离子为磷离子。
对第二应力层25b进行第二源漏离子注入，可以进一步使更多的第二源漏离子处于第二应力层25b晶格中的非替代位上，后续第二退火处理过程中，该第二源漏离子被激活，占据第二应力层25b的晶格。因为，第二应力层25a的接触电阻与掺入第二源漏离子的剂量(n-type doping concentration)成反比，所以在第二应力层25b中注入剂量较大的第二源漏离子注入，可以进一步降低第二应力层25b的接触电阻。
接着，灰化去除图案化的第四掩膜层。
其他实施例中，先对第二应力层25b进行第二源漏离子注入，再对第一应力层25a进行第一源漏离子注入也属于本发明的保护范围。
当然，其他实施例中，不对第一应力层25a进行第一源漏离子注入、不对第二应力层25b进行第二源漏离子注入，也属于本发明的保护范围。
接着，对掺杂有第一源漏离子的第一应力层25a和对掺杂有第二源漏离子的第二应力层25b进行源漏退火处理，以激活第一应力层25a中的第一源漏离子和第二应力层25b中的第二源漏离子。分别对应形成第一源级和第一漏极、第二源级和第二漏极。
接着，参考图19，对第一覆盖层26a进行第一势垒降低离子注入。具体步骤包括：
在NMOS区域B的半导体衬底上和第二覆盖层26b上形成图案化的第一光阻层(图未示)，图案化的第一光阻层露出PMOS区域A。本实施例中，图案化的第一光阻层的材料为光刻胶。
本实施例中，第一势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
当第一势垒降低离子为铝离子、镓离子和铟离子中的至少一种时，第一势垒降低离子的注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；第一势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。其中，当第一势垒降低离子为铝离子时，铝离子的注入能量为5KeV且小于等于20KeV。
当第一势垒降低离子为锗离子时，第一势垒降低离子的注入剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。锗离子的注入能量为5KeV且小于等于30KeV。
本实施例中，对第一覆盖层26a进行第一势垒降低离子注入的同时，还对第一覆盖层26a进行硼离子注入。而且，硼离子的注入剂量大于第一势垒降低离子的注入剂量。原因如下：硼离子的注入可以使硼离子处于第一覆盖层26a晶格中的非替代位上，形成第一接触层的第一退火处理过程中，硼离子被激活，占据第一覆盖层26a的晶格。因为，第一覆盖层26a的接触电阻与注入硼离子的剂量(p-tpe doping concentration)成反比，所以在第一覆盖层26a中注入有硼离子，并且增大硼离子的注入剂量可以降低第一覆盖层26a的接触电阻。
其他实施例中，对第一覆盖层进行第一势垒降低离子注入的同时，不对第一覆盖层进行硼离子注入。也属于本发明的保护范围。因为，后续的第一退火工艺中，第一应力层中的硼离子会扩散至第一覆盖层中。
对第一覆盖层26a进行第一势垒降低离子注入后，灰化去除图案化的第一光阻层。
接着，参考图20，对第二覆盖层26b进行第二势垒降低离子注入。具体步骤包括：
在PMOS区域A的半导体衬底上和第一应力层25b上形成图案化的第二光阻层(图未示)，图案化的第二光阻层露出NMOS区域B。本实施例中，图案化的第二光阻层的材料为光刻胶。
本实施例中，第二势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。
第二势垒降低离子为硫离子、硒离子、砷离子、锑离子中的至少一种时，第二势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；第二势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。其中，当第二势垒降低离子为硫离子时，硫离子的注入能量为2KeV且小于等于15KeV。
当第二势垒降低离子为锗离子时，第一势垒降低离子的注入剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。锗离子的注入能量为5KeV且小于等于30KeV。
本实施例中，对第二覆盖层26b进行第二势垒降低离子注入的同时，还对第二覆盖层26b进行磷离子注入。而且，磷离子的注入剂量大于第二势垒降低离子的注入剂量。原因如下：磷离子的注入可以使磷离子处于第二覆盖层26b晶格中的非替代位上，形成第二接触层的第二退火处理过程中，磷离子被激活，占据第二覆盖层26b的晶格。因为，第二覆盖层26b的接触电阻与注入磷离子的剂量(n-type doping concentration)成反比，所以在第二覆盖层26b中注入有磷离子，并且增大磷离子的注入剂量可以降低第二覆盖层26b的接触电阻。
其他实施例中，对第二覆盖层进行第二势垒降低离子注入的同时，不对第二覆盖层进行硼离子注入。也属于本发明的保护范围。因为，后续的退火工艺中，第二应力层中的硼离子会扩散至第二覆盖层中。
对第二覆盖层26b进行第二势垒降低离子注入后，灰化去除图案化的第二光阻层。
其他实施例中，可以先对第二覆盖层进行第二势垒降低离子注入，然后，再对第一覆盖层进行第一势垒降低离子注入，也属于本发明的保护范围。
接着，在NMOS区域B的半导体衬底、第二覆盖层26b、在PMOS区域A的半导体衬底和第一覆盖层26a上形成第一介质层，第一介质层与第一栅极结构和第二栅极结构相平。第一介质层的材料为氧化硅或者低k介质层。
接着，去除第一栅极结构中的第一栅极层和第二栅极结构中的第二栅极层，在第一介质层中形成第一栅极凹槽和第二栅极凹槽。第一栅极凹槽底部露出第一栅介质层，第二栅极凹槽底部露出第二栅介质层。
接着，在第一栅极凹槽内形成第一金属栅极，第一金属栅极与第一栅介质层形成第一金属栅极结构。在第二栅极凹槽内形成第二金属栅极，第二金属栅极与第二栅介质层形成第二金属栅极结构。
接着，在第一介质层、第一金属栅极和第二金属栅极上形成第二介质层。在第一介质层和第二介质层内形成第一通孔和第二通孔，第一通孔的底部露出第一覆盖层26a，第二通孔的底部露出第二覆盖层26b。
接着，在第一覆盖层26a上形成第一金属层(图未示)，在第二覆盖层26b上形成第二金属层(图未示)。
本实施例中，第一金属层和第二金属层同时形成。
本实施例中，第一金属层和第二金属层的材料为镍金属。镍金属层的方法为化学气相沉积法或者为物理溅射法。本实施例中，之所以选择镍金属，是因为：后续退火工艺中形成的镍硅化物颗粒比较小，低电阻相被完全成核并且长大。另外，正因为镍硅化物颗粒比较小，它的电接触也比较容易形成。
其他实施例中，金属层还可以为钴金属、钼金属、铂金属、钽金属、钛金属或钨金属等难熔金属，也属于本发明的保护范围。
接着，对第一金属层进行第一退火处理，形成第一接触层(图未示)，对第二金属层进行第二退火处理，形成第二接触层(图未示)。
本实施例中，第一退火处理与第二退火处理为同一退火处理，可以同时进行。其他实施例中，第一退火处理与第二退火处理为不同的退火处理，不同时进行也属于本发明的保护范围。
本实施例中，第一接触层和第二接触层的材料为金属硅化物。具体材料为镍硅化物(NiSi2)。第一退火处理和第二退火处理为快速热退火(RTA)处理。具体温度范围为大于等于150℃且小于等于900℃。
形成第一接触层的过程如下：第一金属层与第一覆盖层26a在一起发生反应，具体为第一金属层与第一覆盖层26a熔合形成硅化物，也就是说，形成第一接触层，以减小后续工艺形成的第一源极金属插塞、第一漏极金属插塞与对应的第一源极、第一漏极之间的接触电阻。
本实施例中，第一覆盖层26a的厚度大于第一接触层的厚度。正因为，第一覆盖层26a内离子注入有硼离子，才使第一覆盖层26a的阻值减小。后续工艺形成的第一源极金属插塞和第一漏极金属插塞与对应的第一源极和第一漏极之间的接触电阻值也不会受到影响。
本实施例中，对第一覆盖层26a进行第一势垒降低离子注入的原因如下：
在形成第一接触层的退火处理的过程中，掺入第一覆盖层26a的第一势垒降低离子会发生在第一接触层的固溶度值小，在第一覆盖层26a的固溶度值大的现象。因此，形成接触电阻减小层的过程中，大量的第一势垒降低离子会在第一接触层的底部边界析出。也就是说，会在第一接触层与第一覆盖层26a的界面析出，并且在第一接触层与第一覆盖层26a的界面形成第一电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第一覆盖层26a内的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进，也就是说，降低了肖特基势垒宽度和肖特基势垒高度(SchottkyBarrier Height，φBn)，进而降低了后续形成的P型鳍式场效应晶体管的第一源极和第一漏极上的寄生电阻ρc，提高了后续形成的P型鳍式场效应晶体管的性能。
需要说明的是，(1)掺入第一覆盖层26a的势垒降低离子为铝离子、镓离子和铟离子中的至少一种时，势垒降低离子的剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。第一势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。其中，当第一势垒降低离子为一种以上的离子种类时，则第一势垒降低离子的剂量为一种以上离子的总剂量，第一势垒降低离子的注入能量为一种以上离子的总注入能量。第一势垒降低离子的剂量、注入能量如果太大，容易在第一覆盖层26a内引入过多的晶格缺陷，从而影响后续形成的P型鳍式场效应晶体管的性能。第一势垒降低离子的剂量如果太小，注入能量如果太小，降低了后续形成的P型鳍式场效应晶体管的第一源极和第一漏极上的寄生电阻的效果不是最佳。
(2)如果第一势垒降低离子为锗离子，则第一覆盖层26a在第一退火处理工艺不容易形成金属硅化物层。因此，注入至第一覆盖层26a的锗离子的剂量要小。本实施例为大于等于1E13atom/cm2且小于等于1E14atom/cm2。如果掺入第一覆盖层26a的锗离子的剂量太大，除了会在第一覆盖层26a内引入过多的缺陷外，还不利于后续金属硅化物的形成。如果掺入第一覆盖层26a的锗离子的剂量太小降低了后续形成的P型鳍式场效应晶体管的第一源极和第一漏极上的寄生电阻的效果不是最佳。
(3)如果第一势垒降低离子为锗离子与其他第一势垒降低离子的混合物，则第一势垒降低离子的总剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，相对于其他第一势垒降低离子，锗离子的剂量的含量最少。
(4)为什么不在第一应力层25a中掺杂第一势垒降低离子的原因如下：只有在形成金属硅化物的快速热退火处理的过程中，第一势垒降低离子只在第一接触层与第一覆盖层26a的界面析出，并且在第一接触层与第一覆盖层26a的界面形成电偶极子。因此，如果在第一应力层中注入有第一势垒降低离子，并不会被析出，从而也不会产生电偶极子。
当然，其他实施例中，第一接触层的厚度等于第一覆盖层26a的厚度也属于本发明的保护范围。则形成第一接触层的过程中，大量的第一势垒降低离子会在第一接触层的底部边界析出。也就是说，会在第一接触层与第一应力层25a的界面析出，并且在第一接触层与第一应力层25a的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第一应力层25a内的载流子向金属跃迁的势垒宽度，也就是说，降低了肖特基势垒宽度，进而降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的P型鳍式场效应晶体管的性能。也属于本发明的保护范围。
形成第二接触层的过程如下：第二金属层与第二覆盖层26b在一起发生反应，具体为第二金属层与第二覆盖层26b熔合形成金属硅化物，也就是说，形成第二接触层，以减小后续工艺形成的第二源极金属插塞、第二漏极金属差值与第二源极、第二漏极之间的接触电阻。
本实施例中，第二覆盖层26b的厚度大于第二接触层的厚度。正因为，第二覆盖层26b内离子注入有硼离子，才使第二覆盖层26b的阻值减小。后续工艺形成的第二源极金属插塞和第二漏极金属插塞与对应的第二源极和第二漏极之间的接触电阻值也不会受到影响。
本实施例中，对第二覆盖层26a进行第二势垒降低离子注入的原因如下：
在形成第二接触层的退火处理的过程中，掺入第二覆盖层26b的第二势垒降低离子会发生在第二接触层的固溶度值小，在第二覆盖层26b的固溶度值大的现象。因此，形成接触电阻减小层的过程中，大量的第二势垒降低离子会在第二接触层的底部边界析出，形成第二势垒降低离子层。也就是说，会在第二接触层与第二覆盖层26a的界面析出，并且在第二接触层与第二覆盖层26a的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第二覆盖层26a内的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进，也就是说，降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height，φBn)，进而降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻ρc，提高了后续形成的P型鳍式场效应晶体管的性能。
需要说明的是，(1)掺入第二覆盖层26b的势垒降低离子为硫离子、硒离子、砷离子、锑离子中的至少一种时，势垒降低离子的剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。第二势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。其中，当第二势垒降低离子为一种以上的离子种类时，则第二势垒降低离子的剂量为一种以上离子的总剂量，第二势垒降低离子的注入能量为一种以上离子的总注入能量。第二势垒降低离子的剂量、注入能量如果太大，容易在第二覆盖层26b内引入过多的晶格缺陷，从而影响后续形成的N型鳍式场效应晶体管的性能。第二势垒降低离子的剂量如果太小，注入能量如果太小，降低了后续形成的N型鳍式场效应晶体管的第二源极和第二漏极上的寄生电阻的效果不是最佳。
(2)如果第二势垒降低离子为锗离子，则第二覆盖层26b在第二退火处理工艺不容易形成金属硅化物层。因此，注入至第二覆盖层26b的锗离子的剂量要小。本实施例为大于等于1E13atom/cm2且小于等于1E14atom/cm2。如果掺入第二覆盖层26b的锗离子的剂量太大，除了会在第二覆盖层26b内引入过多的缺陷外，还不利于后续金属硅化物的形成。如果掺入第二覆盖层26b的锗离子的剂量太小降低了后续形成的N型鳍式场效应晶体管的第二源极和第二漏极上的寄生电阻的效果不是最佳。
(3)如果第二势垒降低离子为锗离子与其他第二势垒降低离子的混合物，则第二势垒降低离子的总剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，相对于其他第二势垒降低离子，锗离子的剂量的含量最少。
(4)为什么不在第二应力层25b中掺杂第二势垒降低离子的原因如下：只有在形成金属硅化物的快速热退火处理的过程中，第二势垒降低离子只在第二接触层与第二覆盖层26b的界面析出，并且在第二接触层与第二覆盖层26a的界面形成电偶极子。因此，如果在第二应力层中注入有第二势垒降低离子，并不会被析出，从而也不会产生电偶极子。
当然，其他实施例中，第二接触层的厚度等于第二覆盖层26b的厚度也属于本发明的保护范围。则形成第二接触层的过程中，大量的第二势垒降低离子会在第二接触层的底部边界析出。也就是说，会在第二接触层与第二应力层25a的界面析出，并且在第二接触层与第二应力层25a的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第二应力层25a内的载流子向金属跃迁的势垒宽度，也就是说，降低了肖特基势垒宽度，进而降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的N型鳍式场效应晶体管的性能。也属于本发明的保护范围。
需要继续说明的是，(1)当第一势垒降低离子类型与第二势垒降低离子类型相同时，例如都为锗离子时，第一势垒降低离子注入和第一势垒降低离子注入同时进行。从而可以省略形成第一光阻层和第二光阻层的工艺步骤。
(2)本实施例中，对掺杂有第一源漏离子的第一应力层25a和对掺杂有第二源漏离子的第二应力层25b进行源漏退火处理之后，再对第一覆盖层26a进行第一势垒降低离子注入和对第二覆盖层26b进行第二势垒降低离子注入。原因如下：
如果先对第一覆盖层26a进行第一势垒降低离子注入，再进行上述源漏退火，会使得注入至第一覆盖层26a的第一势垒降低离子从而在后续的第一接触层的第一退火工艺中，无法形成第一电偶极子(dipole)层，从而无法降低P型鳍式场效应晶体管的第一源极和第一漏极上的寄生电阻ρc。
同理，如果先对第二覆盖层26b进行第二势垒降低离子注入，再进行上述源漏退火，会使得注入至第二覆盖层26b的第二势垒降低离子从而在后续的第二接触层的第二退火工艺中，无法形成第二电偶极子(dipole)层，从而无法降低N型鳍式场效应晶体管的第二源极和第二漏极上的寄生电阻ρc。
接着，采用第一钨金属层填充第一通孔形成第一源级金属插塞和第一漏极金属插塞。采用第二钨金属层填充第二通孔形成第二源级金属插塞和第二漏极金属插塞。
参考图20，本发明还提供一种鳍式场效应晶体管，包括：
包括PMOS区域和NMOS区域的半导体衬底，PMOS区域具有第一鳍部21a，NMOS区域具有第二鳍部21b；
横跨第一鳍部21a的第一栅极结构22a(参考图7)；
横跨第二鳍部21b的第二栅极结构22b(参考图7)；
位于第一栅极结构两侧的第一鳍部21a内的第一应力层25a；
位于第二栅极结构两侧的第二鳍部21b内的第二应力层25b；
位于第一应力层25a上的第一接触层；
位于第二应力层25a上的第二接触层；
第一接触层的底部界面具有第一电偶极子层；
第二接触层的底部界面具有第二电偶极子层。
本实施例中，第一电偶极子层包括铝离子、镓离子、锗离子和铟离子中的至少一种注入离子形成的第一电偶极子层；第二电偶极子层包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种注入离子形成的第二电偶极子层。
具体请参考形成鳍式场效应晶体管的方法的实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，半导体衬底包括PMOS区域和NMOS区域，PMOS区域具有第一鳍部，NMOS区域具有第二鳍部；
形成横跨第一鳍部的第一栅极结构；
形成横跨第二鳍部的第二栅极结构；
在第一栅极结构两侧的第一鳍部表面形成第一应力层和位于第一应力层上的第一覆盖层；
在第二栅极结构两侧的第二鳍部表面形成第二应力层和位于第二应力层上的第二覆盖层；
对第一覆盖层进行第一势垒降低离子注入；
对第二覆盖层进行第二势垒降低离子注入；
在掺杂有第一势垒降低离子的第一覆盖层上形成第一金属层；
在掺杂有第二势垒降低离子的第二覆盖层上形成第二金属层；
对第一金属层进行第一退火处理，形成第一接触层；
对第二金属层进行第二退火处理，形成第二接触层。
2.如权利要求1所述的形成方法，其特征在于，第一势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
3.如权利要求1所述的形成方法，其特征在于，第一势垒降低离子为铝离子、镓离子和铟离子中的至少一种时，第一势垒降低离子的注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；第一势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。
4.如权利要求1所述的形成方法，其特征在于，第二势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。
5.如权利要求1所述的形成方法，其特征在于，第二势垒降低离子为硫离子、硒离子、砷离子、锑离子中的至少一种时，第二势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；第二势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。
6.如权利要求1所述的形成方法，其特征在于，第一势垒降低离子和第二势垒降低离子类型相同时，第一势垒降低离子注入和第二势垒降低离子注入同时进行。
7.如权利要求6所述的形成方法，其特征在于，第一势垒降低离子和第二势垒降低离子都为锗离子。
8.如权利要求2或4或7所述的形成方法，其特征在于，锗离子的注入剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2，注入能量为大于等于5KeV且小于等于30KeV。
9.如权利要求1所述的形成方法，其特征在于，对第一覆盖层进行第一势垒降低离子注入包括：
在NMOS区域的半导体衬底和第二覆盖层上形成图案化的第一光阻层，第一光阻层露出第一覆盖层；
以第一光阻层为掩膜，对第一覆盖层进行第一势垒降低离子注入。
10.如权利要求1所述的形成方法，其特征在于，对第二覆盖层进行第二势垒降低离子注入包括：
在PMOS区域的半导体衬底和第一覆盖层上形成图案化的第二光阻层，第二光阻层露出第二覆盖层；
以第二光阻层为掩膜，对第二覆盖层进行第二势垒降低离子注入。
11.如权利要求1所述的形成方法，其特征在于，对第一覆盖层进行第一势垒降低离子注入的同时还包括对第一覆盖层进行硼离子注入。
12.如权利要求11所述的形成方法，其特征在于，所述硼离子注入的剂量大于所述第一势垒降低离子注入的剂量。
13.如权利要求1所述的形成方法，其特征在于，对第二覆盖层进行第二势垒降低离子注入的同时还包括对第二覆盖层进行磷离子注入。
14.如权利要求13所述的形成方法，其特征在于，所述磷离子注入的剂量大于所述第二势垒降低离子注入的剂量。
15.如权利要求1所述的形成方法，其特征在于，所述第一覆盖层和所述第二覆盖层的材料为硅。
16.如权利要求15所述的形成方法，其特征在于，所述第一接触层和所述第二接触层的材料为金属硅化物。
17.如权利要求1所述的形成方法，其特征在于，形成第一应力层和位于第一应力层上的第一覆盖层的步骤之后，形成第二应力层和位于第二应力层上的第二覆盖层。
18.如权利要求1所述的形成方法，其特征在于，所述第一应力层的材料为锗硅，所述第二应力层的材料为碳化硅。
19.一种鳍式场效应晶体管，包括：
包括PMOS区域和NMOS区域的半导体衬底，PMOS区域具有第一鳍部，NMOS区域具有第二鳍部；
横跨第一鳍部的第一栅极结构；
横跨第二鳍部的第二栅极结构；
位于第一栅极结构两侧的第一鳍部内的第一应力层；
位于第二栅极结构两侧的第二鳍部内的第二应力层；
位于第一应力层上的第一接触层；
位于第二应力层上的第二接触层；
其特征在于，
第一接触层的底部界面具有第一电偶极子层；
第二接触层的底部界面具有第二电偶极子层
其中，第一电偶极子层包括铝离子、镓离子、锗离子和铟离子中的至少一种注入离子形成的第一电偶极子层；第二电偶极子层包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种注入离子形成的第二电偶极子层。
CN201510005174.1A 2015-01-06 2015-01-06 鳍式场效应晶体管及其形成方法 Active CN105826257B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510005174.1A CN105826257B (zh) 2015-01-06 2015-01-06 鳍式场效应晶体管及其形成方法
US14/975,917 US9613960B2 (en) 2015-01-06 2015-12-21 Fin field effect transistors and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510005174.1A CN105826257B (zh) 2015-01-06 2015-01-06 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN105826257A CN105826257A (zh) 2016-08-03
CN105826257B true CN105826257B (zh) 2019-03-12

Family

ID=56286895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510005174.1A Active CN105826257B (zh) 2015-01-06 2015-01-06 鳍式场效应晶体管及其形成方法

Country Status (2)

Country Link
US (1) US9613960B2 (zh)
CN (1) CN105826257B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653605B2 (en) * 2014-10-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device and method for forming the same
KR102351659B1 (ko) * 2015-04-03 2022-01-17 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US10147805B2 (en) 2015-07-31 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure with a dummy fin structure
US10103249B2 (en) * 2015-09-10 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method for fabricating the same
US9502561B1 (en) * 2015-10-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US10204909B2 (en) * 2015-12-22 2019-02-12 Varian Semiconductor Equipment Associates, Inc. Non-uniform gate oxide thickness for DRAM device
US9748335B1 (en) 2016-02-29 2017-08-29 Globalfoundries Inc. Method, apparatus and system for improved nanowire/nanosheet spacers
US9997631B2 (en) * 2016-06-03 2018-06-12 Taiwan Semiconductor Manufacturing Company Methods for reducing contact resistance in semiconductors manufacturing process
US10074727B2 (en) * 2016-09-29 2018-09-11 International Business Machines Corporation Low resistivity wrap-around contacts
CN108010846B (zh) * 2016-10-28 2020-08-07 中芯国际集成电路制造(上海)有限公司 用于改善短沟道效应的方法以及半导体结构
CN108447824A (zh) * 2017-02-16 2018-08-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US10269652B2 (en) * 2017-03-22 2019-04-23 International Business Machines Corporation Vertical transistor top epitaxy source/drain and contact structure
CN113257921B (zh) * 2017-07-03 2023-06-13 中芯国际集成电路制造(上海)有限公司 半导体结构
US10483167B2 (en) 2017-08-15 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing dual FinFET device
CN109427678B (zh) * 2017-08-24 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10615105B2 (en) 2017-10-20 2020-04-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10727320B2 (en) 2017-12-29 2020-07-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing at least one field effect transistor having epitaxially grown electrodes
US10396156B2 (en) * 2018-01-29 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for FinFET LDD doping
KR102472070B1 (ko) 2018-06-12 2022-11-30 삼성전자주식회사 반도체 소자
US11011426B2 (en) * 2018-11-21 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11264502B2 (en) * 2020-02-27 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11810960B2 (en) * 2020-07-31 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244098A (zh) * 2010-05-14 2011-11-16 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103187418A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 一种CMOS FinFET器件及其形成方法
CN103681337A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8470700B2 (en) 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
US20140273365A1 (en) * 2013-03-13 2014-09-18 Globalfoundries Inc. Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9490365B2 (en) * 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244098A (zh) * 2010-05-14 2011-11-16 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103187418A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 一种CMOS FinFET器件及其形成方法
CN103681337A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN105826257A (zh) 2016-08-03
US20160197075A1 (en) 2016-07-07
US9613960B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
CN105826257B (zh) 鳍式场效应晶体管及其形成方法
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
CN105826190B (zh) N型鳍式场效应晶体管及其形成方法
TW201637081A (zh) 在鰭式場效電晶體中形成擊穿中止區域的方法
US9166050B2 (en) Transistor and method for forming the same
CN103426769B (zh) 半导体器件制造方法
US11075270B2 (en) Semiconductor structure and method for forming the same
US20210151602A1 (en) Semiconductor structure and fabrication method thereof
CN106206692B (zh) N型鳍式场效应晶体管的形成方法
CN110034067A (zh) 半导体器件及其形成方法
US11121237B2 (en) Manufacturing method for FinFET device
US9634126B2 (en) Formation of high quality Fin in 3D structure by way of two-step implantation
US20160079389A1 (en) Preparation method of semiconductor device
EP3282486A1 (en) Semiconductor structure and fabrication method thereof
CN107591328A (zh) 半导体结构及其形成方法
CN106548983B (zh) 半导体器件及其形成方法
US7479668B2 (en) Source/drain extension implant process for use with short time anneals
CN105826374B (zh) P型鳍式场效应晶体管及其形成方法
CN106206303B (zh) N型鳍式场效应晶体管的形成方法
CN105826188B (zh) N型鳍式场效应晶体管及其形成方法
CN108807268B (zh) 半导体结构及其形成方法
CN106158611A (zh) 半导体器件的形成方法
CN106298528A (zh) 晶体管的形成方法
CN107437533B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant