CN105826374B - P型鳍式场效应晶体管及其形成方法 - Google Patents
P型鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN105826374B CN105826374B CN201510006082.5A CN201510006082A CN105826374B CN 105826374 B CN105826374 B CN 105826374B CN 201510006082 A CN201510006082 A CN 201510006082A CN 105826374 B CN105826374 B CN 105826374B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- ions
- semiconductor material
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种P型鳍式场效应晶体管及其形成方法,其中,P型鳍式场效应晶体管的形成方法包括:提供半导体衬底,所述半导体衬底具有鳍部;形成横跨所述鳍部的栅极结构;从鳍部顶部降低所述栅极结构两侧鳍部的高度;在剩余的所述鳍部表面形成掺杂有源漏离子的第一半导体材料层;在所述第一半导体材料层上形成掺杂有势垒降低离子的第二半导体材料层;在所述第二半导体材料层上形成金属层;对所述金属层进行退火处理,形成接触电阻减小层。采用本发明的方法形成的P型鳍式场效应晶体管降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻,提高了后续形成的P型鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体制造,尤其涉及P型鳍式场效应晶体管及其形成方法。
背景技术
随着半导体产业向更低的技术节点的发展,渐渐开始从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)过渡。FinFET中,栅极结构至少可以从两侧对沟道进行控制,具有比平面MOSFET器件强得多的栅对沟道的控制能力,能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
参考图1至图4,现有技术中的P型鳍式场效应晶体管的形成方法如下:
首先,参考图1和图2,提供半导体衬底10,所述半导体衬底10具有鳍部11。具体如下:
所述半导体衬底10包括具有至少两个分立的凸起结构的硅衬底101和位于凸起结构之间的绝缘层102,绝缘层102低于所述凸起结构。高于绝缘层102的凸起结构为鳍部11。
接着,形成横跨鳍部11的栅极结构12。其中栅极结构12包括栅氧层121和位于栅氧层121之上的栅极层122。
接着,在半导体衬底10、鳍部11的顶部和侧壁、栅极结构12的顶部和侧壁形成侧墙材料层13。
接着,在栅极结构12的周围形成栅极结构侧墙(图未示),此时,鳍部11的周围没有侧墙。
接着,参考图3,去除栅极结构12两侧的鳍部11,绝缘层102与剩余的凸起结构相平。
接着,参考图4,在剩余的凸起结构顶面原位掺杂生长有源漏离子的锗硅层14,形成了P型鳍式场效应晶体管的源极和漏极。其中,源漏离子为硼离子。然后,在锗硅层14的表面外延生长硅帽(Si Cap)层15。
接着,在硅帽层15上形成金属层(图未示),对金属层进行退火,金属层与硅帽层熔合形成金属硅化物层(图未示)。
采用现有技术的方法形成的P型鳍式场效应晶体管的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的P型鳍式场效应晶体管的性能不佳。
为解决上述问题,本发明提供一种P型鳍式场效应晶体管的形成方法,
包括:提供半导体衬底,所述半导体衬底具有鳍部;
形成横跨所述鳍部的栅极结构;
从鳍部顶部降低所述栅极结构两侧鳍部的高度;
在剩余的所述鳍部表面形成掺杂有源漏离子的第一半导体材料层;
在所述第一半导体材料层上形成掺杂有势垒降低离子的第二半导体材料层;
在所述第二半导体材料层上形成金属层;
对所述金属层进行退火处理,形成接触电阻减小层。
可选的,所述掺杂有势垒降低离子的第二半导体材料层的形成方法包括:
在所述第一半导体材料层上原位掺杂生长有势垒降低离子的第二半导体材料层,或者,
在所述第一半导体材料层上外延生长第二半导体材料层;
对所述外延生长的第二半导体材料层进行势垒降低离子注入。
可选的,所述势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
可选的,所述势垒降低离子为铝离子、镓离子和铟离子中的至少一种时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2;
所述势垒降低离子为锗离子时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。
可选的,形成第二半导体材料层的过程还包括对所述第二半导体材料层掺杂有硼离子。
可选的,所述硼离子的掺杂剂量大于所述势垒降低离子的掺杂剂量。
可选的,所述第二半导体材料层的材料为硅。
可选的,所述接触电阻减小层的材料为金属硅化物。
可选的,形成所述栅极结构步骤之后,降低所述鳍部高度的步骤之前还包括:
在所述鳍部周围形成鳍部侧墙;
从鳍部顶部降低所述鳍部高度至预设高度的过程中还包括从鳍部侧墙顶部降低所述鳍部侧墙的高度至预设高度。
可选的,所述预设高度为大于等于所述原始鳍部高度的三分之一且小于原始鳍部高度的三分之二。
可选的,所述第一半导体材料层的材料为锗硅。
为解决上述问题,本发明提供一种P型鳍式场效应晶体管,包括:
具有鳍部的半导体衬底;
横跨所述鳍部的栅极结构;
位于所述栅极结构两侧的高度降低的鳍部;
位于所述高度降低的鳍部表面的掺杂有源漏离子的第一半导体材料层;
位于所述第一半导体材料层上的接触电阻减小层;
所述接触电阻减小层的底部界面具有电偶极子层。
可选的,所述电偶极子层包括铝离子、镓离子、锗离子和铟离子中的至少一种的电偶极子层。
可选的,所述接触电阻减小层的材料为金属硅化物。
可选的,所述第一半导体材料层的材料为锗硅。
可选的,所述高度降低的鳍部周围具有鳍部侧墙。
可选的,所述高度降低后的鳍部高度和鳍部侧墙高度为预设高度,所述预设高度为大于等于原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二。
可选的,所述接触电阻减小层与所述第一半导体材料层之间具有第二半导体材料层,所述第二半导体材料层内掺杂有硼离子。
与现有技术相比,本发明的技术方案具有以下优点:
在形成接触电阻减小层的退火处理的过程中,掺入第二半导体材料层的势垒降低离子会发生在接触电阻减小层的固溶度值小,在第二半导体材料层的固溶度值大的现象。因此,形成接触电阻减小层的过程中,大量的势垒降低离子会在接触电阻减小层的底部边界析出,并且在接触电阻减小层的底部边界形成电偶极子(dipole)层。该电偶极子层会产生一个和电子运动方向相同的电场,从而降低了肖特基势垒宽度和高度,进而降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻,提高了后续形成的P型鳍式场效应晶体管的性能。
附图说明
图1是现有技术中的半导体衬底及在其上形成有栅极结构和侧墙材料层的立体结构示意图;
图2是沿图1中AA方向的剖面结构示意图;
图3和图4是继图2的步骤之后形成的现有技术的P型鳍式场效应晶体管的剖面流程结构示意图;
图5是本发明中的半导体衬底及在其上形成有栅极结构和侧墙材料层的立体结构示意图;
图6是沿图5中BB方向的剖面结构示意图;
图7至图9是继图6的步骤之后形成的本发明具体实施例的P型鳍式场效应晶体管的剖面流程结构示意图。
具体实施方式
发明人发现,采用现有技术的方法形成的P型鳍式场效应晶体管的性能不佳的原因为在源极和漏极上形成的金属硅化物层的寄生电阻太大。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
首先,参考图5和图6,提供半导体衬底20,所述半导体衬底20具有鳍部21。
本实施例中,所述半导体衬底20包括具有至少两个分立的凸起结构的硅衬底201和位于凸起结构之间的绝缘层202,绝缘层202低于所述凸起结构。高于绝缘层202的凸起结构为鳍部21。其中,绝缘层202的材料为氧化硅。
其他实施例中,所述半导体衬底还可以为绝缘体上硅衬底,所述绝缘体上硅衬底包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。刻蚀顶部硅层形成鳍部。
接着,继续参考图5和图6,形成横跨所述鳍部21的栅极结构22。
本实施例中,所述栅极结构22包括栅介质层221和位于所述栅介质层221上的栅极层222。栅介质层221的材料为氧化硅时,栅极层222的材料为多晶硅。栅介质层221的材料为高k栅介质层时,栅极层222的材料为金属。其中,高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。
栅极结构22的具体形成方法为本领域技术人员的熟知技术。
接着,继续参考图5和图6,在栅极结构22的周围形成栅极侧墙(图未示),在鳍部21的周围形成鳍部侧墙。
具体形成方法如下:在半导体衬底20、鳍部21的顶部和侧壁、栅极结构22的顶部和侧壁形成侧墙材料层23’。侧墙材料层23’包括底部的氧化硅层和位于底部的氧化硅层上的氮化硅层。氮化硅层之所以在外侧,是因为,氮化硅层的硬度和机械强度较高,后续形成的栅极结构侧墙中,在外侧的氮化硅层能够更好的保护栅极结构在后续工艺步骤中不受损伤。氧化硅层为氮化硅层的应力缓冲层。
接着,对侧墙材料层23’进行回刻,形成栅极结构侧墙和鳍部侧墙23a(参考图7)。栅极结构侧墙与鳍部侧墙23a的组成成分相同。以鳍部侧墙23a为例,鳍部侧墙包括位于内侧的氧化硅侧墙231和位于氧化硅侧墙231上的氮化硅侧墙232(参考图7)。如果没有氧化硅侧墙231的存在,氮化硅侧墙232会对鳍部21产生较大应力,再加上鳍部21的尺寸较小,该较大应力会使鳍部21中的硅产生位错,从而严重影响后续形成的P型鳍式场效应晶体管的性能。
接着,参考图7,降低所述栅极结构两侧鳍部的高度和鳍部侧墙的高度至预设高度H1。
其中,所述预设高度小于等于鳍部高度。
现有技术中,是直接采用干法刻蚀的方法同时降低鳍部侧墙与鳍部的高度至预设高度H1的。但是由于鳍部的特征尺寸非常小,再加上受鳍部侧墙的影响,使得降低鳍部高度的工艺非常难控制,通常在剩余鳍部顶部会形成向上凸出的尖锐的棱角或者会形成向下凹陷的锥形凹坑。因此,剩余的鳍部顶部的形状非常不规则且不均匀。后续在该剩余鳍部上形成锗硅层时,锗硅层的形状也会非常不规则,从而影响锗硅层对后续形成的P型鳍式场效应晶体管施加的应力大小,不利于提高P型鳍式场效应晶体管的载流子迁移率,进而会影响P型鳍式场效应晶体管的性能。
另外,每个剩余鳍部顶部的形状不规则,在不规则形状的鳍部顶部形成锗硅层时,会发生相邻的剩余鳍部上的锗硅层相连生长的现象。后续形成的器件中,容易出现源极之间的短路连接或漏极之间的短路连接现象,从而进一步影响后续形成的P型鳍式场效应晶体管的性能。
本实施例中,先将鳍部侧墙23a中的氮化硅侧墙232自上而下去除高度h(图未示),其中,去除高度h与所述预设高度H1之和小于原始鳍部高度。接着将露出的氧化硅侧墙231去除高度h,接着将露出的鳍部21去除高度h。依次循环重复所述的氮化硅侧墙去除高度h、氧化硅侧墙去除高度h和鳍部21去除高度h的步骤,直至将鳍部侧墙23a和鳍部21的高度减小至预设高度H1。
其中,将鳍部侧墙23a中的氮化硅侧墙232自上而下去除高度h的具体过程如下:处理气体为CHF3,稀释气体为氩气。具体工艺条件为:CHF3的流量为1sccm~200sccm;氩气的流量为10sccm~500sccm;处理压力为:10~200mTorr,处理频率为0.1Hz~1000Hz;源功率为50W~500W;偏置功率为:0W~200W;占空比为10%~90%。
将露出的氧化硅侧墙231去除高度h的具体过程如下:
处理气体为C4F8,稀释气体为氩气。具体工艺条件为:C4F8的流量为5sccm~200sccm;氩气的流量为10sccm~500sccm;处理压力为:10~200mTorr,处理频率为0.1Hz~1000Hz;源功率为50W~500W;偏置功率为:0W~200W;占空比为10%~90%。
采用上述条件可以实现将露出的鳍部侧墙去除高度h,这样,之前被该鳍部侧墙包围的鳍部21会露出。而且,露出的鳍部21的顶面呈向下凹陷,且凹陷面为只有一个弧度的规则弧面。因此,露出鳍部21的顶面均匀光滑。例如,露出的鳍部顶部为一个规则的碗状凹坑,该碗状凹坑的内侧壁均匀光滑。其他实施例中,露出鳍部的顶面也可以呈向上凸起的、只有一个弧度的规则弧面,该顶面均匀光滑。上述具体工艺条件需要精确控制,任何一项不符合要求,都不能实现使露出的鳍部21的顶面呈规则的、光滑均匀的弧面。
之后,将鳍部侧墙的高度自上而下降低h后,采用干法刻蚀的方法将露出的鳍部21去除高度h。此时,剩余的鳍部与剩余的鳍部侧墙相平,而且剩余的鳍部顶面光滑平坦。
依次重复将所述氮化硅侧墙去除高度h,之后,将氧化硅侧墙去除高度h,露出的鳍部顶面为规则的,光滑均匀的弧面。再将鳍部21去除高度h的步骤,直至将鳍部侧墙23a和鳍部21都去除至预设高度H1。最终剩余的鳍部顶面光滑平坦。后续步骤中,在最终高度的剩余鳍部上光滑平坦的弧面上形成第一半导体材料层的形状规则,能够更好的对后续形成P型鳍式场效应晶体管施加压应力,从而提高后续形成的P型鳍式场效应晶体管的载流子的迁移率,进一步提高后续形成的P型鳍式场效应晶体管的性能。
另外,在最终高度的剩余鳍部的有规则、光滑均匀的弧面顶部上形成的第一半导体材料的形状规则,不会发生相邻的鳍部上的第一半导体材料相连生长的现象,从而可以避免后续形成的源极金属插塞之间或者漏极金属插塞之间的短路连接的现象出现。
需要说明的是(1)剩余的鳍部的周围具有鳍部侧墙的原因如下:鳍部侧墙可以防止后续在该剩余的鳍部上形成的第一半导体材料层的体积过大。体积太大的第一半导体材料层一方面对沟道不能施加有效的压应力。另一方面,如果栅极结构为多晶硅栅极结构,体积太大的第一半导体材料层高于该多晶硅栅极结构的几率会很大。则后续工艺中,采用化学机械研磨形成金属栅极结构的过程中,化学机械研磨会在第一半导体材料层上停止,并不会在金属栅极结构处停止,从而使得金属栅极结构的厚度增加,影响后续形成的P型鳍式场效应晶体管的性能。再者,相邻的剩余鳍部上如果形成体积过大的第一半导体材料层,则该体积过大的第一半导体材料层会相连,同样会发生源极金属插塞之间或者漏极金属插塞之间的短路连接的现象。
(2)剩余鳍部的高度与剩余鳍部侧墙的高度相等,都为预设高度H1。原因如下:剩余鳍部的高度如果高于鳍部侧墙,则后续在剩余鳍部上生长形成第一半导体材料层的速度会很快,形成的第一半导体材料层的致密性欠佳,性能略差,后续对沟道施加的应力略小。剩余鳍部的高度如果低于鳍部侧墙,则第一半导体材料层生长至与鳍部侧墙相平处的生长难度较大,生长速度非常慢。
(3)预设高度H1小于原始鳍部高度时,更进一步的,当预设高度为大于等于原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二时,后续工艺中,在该高度的鳍部上形成的第一半导体材料层与沟道的距离最为合适,因此,可以对后续形成的P型鳍式场效应晶体管施加最佳效果的压应力。
其他实施例中,采用现有技术中的直接采用干法刻蚀的方法同时降低鳍部侧墙与鳍部至预设高度H1的方法,也属于本发明的保护范围。
其他实施例中,去除高度h与预设高度H1之和等于原始鳍部高度,也属于本发明的保护范围。这样,就可以不用进行依次重复氮化硅侧墙去除、氧化硅侧墙去除和鳍部21去除的步骤,只需要进行一个循环就可以实现将鳍部和鳍部侧墙的高度降低至预设高度H1。
其他实施例中,所述预设高度H1等于零,这时,剩余的凸起结构的顶部与绝缘层202相平。后续工艺中,在剩余的凸起结构的顶面形成锗硅层,也属于本发明的保护范围。
其他实施例中,鳍部侧墙的材料只为氧化硅层,也属于本发明的保护范围。
接着,参考图8,在剩余的所述鳍部21表面形成掺杂有源漏离子的第一半导体材料层24。
本实施例中,第一半导体材料层24的材料为锗硅。掺杂在第一半导体材料层24的源漏离子为硼离子。
本实施例中,形成掺杂有源漏离子的第一半导体材料层24的方法为:原位掺杂生长。之所以采用原位掺杂生长的方法形成掺杂有源漏离子的第一半导体材料层24,是因为,该生长工艺相对于离子注入工艺容易控制,能够实现梯度掺杂。
所述原位掺杂生长第一半导体材料层后,对第一半导体材料层进行源漏离子注入,之后,对第一半导体材料进行退火,形成源极和漏极。
具体形成工艺为本领域技术人员的熟知技术,在此不再赘述。
其他实施例中,也可以在剩余的鳍部上外延生长第一半导体材料层。之后,对第一半导体材料层进行源漏离子注入和退火。也属于本发明的保护范围。
形成第一半导体材料层后,第一半导体材料层24对后续形成的P型鳍式场效应晶体管产生压应力,以提高后续形成的P型鳍式场效应晶体管的性能。
接着,参考图9,在所述第一半导体材料层24上形成掺杂有势垒降低离子的第二半导体材料层25。
本实施例中,第二半导体材料层25的材料为硅。则势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
本实施例中,形成掺杂有势垒降低离子的第二半导体材料层25的方法为:原位掺杂生长。在外延生长硅材料的过程中原位掺入含铝离子、镓离子、锗离子和铟离子中的至少一种掺杂气体。
之所以采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层25,是因为,原位掺杂生长工艺相对于离子注入工艺容易控制,可以实现梯度掺杂。另一方面可以防止向第二半导体材料层注入势垒降低离子过程中的对第二半导体材料层晶格造成损伤。
本实施例中,采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层25的同时,还在第二半导体材料层25中掺杂有硼离子。而且,硼离子的掺杂剂量大于势垒降低离子的掺杂剂量。原因如下:硼离子的掺入可以使硼离子处于第二半导体材料层25晶格中的非替代位上,形成接触电阻减小层的退火处理过程中,硼离子被激活,占据第二半导体材料层的晶格。因为,第二半导体材料层25的接触电阻与掺入硼离子的剂量(ND,n-type doping concentration)成反比,所以在第二半导体材料层25中掺杂有硼离子,并且增大硼离子的掺杂剂量可以降低第二半导体材料层25的接触电阻。
其他实施例中,采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层的同时,不在第二半导体材料层中掺杂有硼离子,也属于本发明的保护范围。因为,后续的退火工艺中,第一半导体材料层中的硼离子会扩散至第二半导体材料层。
其他实施例中,也可以在剩余的鳍部上外延生长第二半导体材料层。之后,对第二半导体材料层进行势垒降低离子注入。
接着,在第二半导体材料层25上形成金属层(图未示)。
本实施例中,金属层的材料为镍金属。镍金属层的方法为化学气相沉积法或者为物理溅射法。本实施例中,之所以选择镍金属,是因为:后续退火工艺中形成的镍硅化物颗粒比较小,低电阻相被完全成核并且长大。另外,正因为镍硅化物颗粒比较小,它的电接触也比较容易形成。
其他实施例中,金属层还可以为钴金属、钼金属、铂金属、钽金属、钛金属或钨金属等难熔金属,也属于本发明的保护范围。
接着,对金属层进行退火处理,形成接触电阻减小层(图未示)。
本实施例中,所述接触电阻减小层的材料为金属硅化物。具体材料为镍硅化物(NiSi2)。退火处理为快速热退火(RTA)处理。具体温度范围为大于等于150℃且小于等于900℃。
形成接触电阻减小层的过程如下:金属层与第二半导体材料层在一起发生反应,具体为金属层与第二半导体材料层熔合形成硅化物,也就是说,形成接触电阻减小层,以减小后续在源极和漏极上形成的金属插塞与源极和漏极之间的接触电阻。
本实施例中,第二半导体材料层25的厚度大于接触电阻减小层的厚度。正因为,第二半导体材料层25内掺杂有硼离子,才使第二半导体材料层25的阻值减小。后续工艺形成的源极插塞和漏极插塞与对应的源极和漏极之间的接触电阻值也不会受到影响。本实施例中,形成掺杂有势垒降低离子的第二半导体材料层25的原因如下:
在形成接触电阻减小层的退火处理的过程中,掺入第二半导体材料层25的势垒降低离子会发生在接触电阻减小层的固溶度值小,在第二半导体材料层25的固溶度值大的现象。因此,形成接触电阻减小层的过程中,大量的势垒降低离子会在接触电阻减小层的底部边界析出。也就是说,会在接触电阻减小层与第二半导体材料层25的界面析出,并且在接触电阻减小层与第二半导体材料层25的界面形成电偶极子(dipole)层,该电偶极子层会产生一个和电子运动方向相同的电场,从而降低了第二半导体材料层25内的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进,也就是说,降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height,),进而降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻ρc,提高了后续形成的P型鳍式场效应晶体管的性能。
需要说明的是,(1)掺入第二半导体材料层的势垒降低离子为铝离子、镓离子和铟离子中的至少一种时,势垒降低离子的剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中,当势垒降低离子为一种以上的离子种类时,则势垒降低离子的剂量为一种以上离子的总剂量。势垒降低离子的剂量如果太大,容易在第二半导体材料层25内引入过多的晶格缺陷,从而影响后续形成的P型鳍式场效应晶体管的性能。势垒降低离子的剂量如果太小,降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。
(2)如果势垒降低离子为锗离子,则掺入锗离子的第二半导体材料层25在退火工艺不容易形成金属硅化物层。因此,掺入至第二半导体材料层25的锗离子的剂量要小。本实施例为大于等于1E13atom/cm2且小于等于1E14atom/cm2。如果掺入第二半导体材料层25的锗离子的剂量太大,除了会在第二半导体材料层25内引入过多的缺陷外,还不利于后续金属硅化物的形成。如果掺入第二半导体材料层25的锗离子的剂量太小降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。
(3)如果势垒降低离子为锗离子与其他势垒降低离子的混合物,则势垒降低离子的总剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中,相对于其他势垒降低离子,锗离子的剂量的含量最少。
(4)为什么不在第一半导体材料层中掺杂势垒降低离子的原因如下:只有在形成硅化物的快速热退火处理的过程中,势垒降低离子只在接触电阻减小层与第二半导体材料层的界面析出,并且在接触电阻减小层与第二半导体材料层的界面形成电偶极子。因此,如果在第一半导体材料层中掺杂势垒降低离子,并不会被析出,从而也不会产生电偶极子。
当然,其他实施例中,接触电阻减小层的厚度等于第二半导体材料层的厚度也属于本发明的保护范围。则形成接触电阻减小层的过程中,大量的势垒降低离子会在接触电阻减小层的底部边界析出。也就是说,会在接触电阻减小层与第一半导体材料层24的界面析出,并且在接触电阻减小层与第一半导体材料层24的界面形成电偶极子(dipole)层,该电偶极子层会产生一个和电子运动方向相同的电场,从而降低了第一半导体材料层24内的载流子向金属跃迁的势垒宽度,也就是说,降低了肖特基势垒宽度,进而降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻,提高了后续形成的P型鳍式场效应晶体管的性能。也属于本发明的保护范围。
参考图9,本发明还提供一种P型鳍式场效应晶体管,包括:
具有鳍部的半导体衬底20;
横跨所述鳍部的栅极结构22(请参考图5);
位于所述栅极结构22两侧的高度降低的鳍部21;
位于所述高度降低的鳍部21表面的掺杂有源漏离子的第一半导体材料层24;
位于所述第一半导体材料层24上的接触电阻减小层25;
所述接触电阻减小层25的底部界面具有电偶极子层(图未示)。
本实施例中,所述电偶极子层包括铝离子、镓离子、锗离子和铟离子中的至少一种的电偶极子层。
本实施例中,所述接触电阻减小层的材料为金属硅化物。
本实施例中,所述第一半导体材料层的材料为锗硅。
本实施例中,所述高度降低的鳍部周围具有鳍部侧墙。
本实施例中,所述高度降低的鳍部21和鳍部侧墙高度为预设高度,所述预设高度为大于等于所述原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二。
本实施例中,所述接触电阻减小层与所述第一半导体材料层之间具有第二半导体材料层,所述第二半导体材料层内掺杂有硼离子。
具体请参考P型鳍式场效应晶体管的形成方法的实施例。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种P型鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底具有鳍部;
形成横跨所述鳍部的栅极结构;
从鳍部顶部降低所述栅极结构两侧鳍部的高度;
在剩余的所述鳍部表面形成掺杂有源漏离子的第一半导体材料层;
在所述第一半导体材料层上形成掺杂有势垒降低离子的第二半导体材料层;
在所述第二半导体材料层上形成金属层;
对所述金属层进行退火处理,形成接触电阻减小层。
2.如权利要求1所述的方法,其特征在于,所述掺杂有势垒降低离子的第二半导体材料层的形成方法包括:
在所述第一半导体材料层上原位掺杂生长有势垒降低离子的第二半导体材料层,或者,
在所述第一半导体材料层上外延生长第二半导体材料层;
对所述外延生长的第二半导体材料层进行势垒降低离子注入。
3.如权利要求1所述的方法,其特征在于,所述势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
4.如权利要求1所述的方法,其特征在于,所述势垒降低离子为铝离子、镓离子和铟离子中的至少一种时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2;
所述势垒降低离子为锗离子时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。
5.如权利要求1所述的方法,其特征在于,形成第二半导体材料层的过程还包括对所述第二半导体材料层掺杂有硼离子。
6.如权利要求5所述的方法,其特征在于,所述硼离子的掺杂剂量大于所述势垒降低离子的掺杂剂量。
7.如权利要求1所述的方法,其特征在于,所述第二半导体材料层的材料为硅。
8.如权利要求7所述的方法,其特征在于,所述接触电阻减小层的材料为金属硅化物。
9.如权利要求1所述的方法,其特征在于,形成所述栅极结构步骤之后,从鳍部顶部降低所述鳍部高度的步骤之前还包括:
在所述鳍部周围形成鳍部侧墙;
从鳍部顶部降低所述鳍部高度至预设高度的过程中还包括从鳍部侧墙顶部降低所述鳍部侧墙的高度至预设高度。
10.如权利要求9所述的方法,其特征在于,所述预设高度为大于等于原始鳍部高度的三分之一且小于原始鳍部高度的三分之二。
11.如权利要求1所述的方法,其特征在于,所述第一半导体材料层的材料为锗硅。
12.一种P型鳍式场效应晶体管,包括:
具有鳍部的半导体衬底;
横跨所述鳍部的栅极结构;
位于所述栅极结构两侧的高度降低的鳍部;
位于所述高度降低的鳍部表面的掺杂有源漏离子的第一半导体材料层;
位于所述第一半导体材料层上的接触电阻减小层;
其特征在于,所述接触电阻减小层的底部界面具有电偶极子层。
13.如权利要求12所述的晶体管,其特征在于,所述电偶极子层包括铝离子、镓离子、锗离子和铟离子中的至少一种的电偶极子层。
14.如权利要求12所述的晶体管,其特征在于,所述接触电阻减小层的材料为金属硅化物。
15.如权利要求12所述的晶体管,其特征在于,所述第一半导体材料层的材料为锗硅。
16.如权利要求12所述的晶体管,其特征在于,所述高度降低的鳍部周围具有鳍部侧墙。
17.如权利要求12所述的晶体管,其特征在于,所述高度降低的鳍部和鳍部侧墙高度为预设高度,所述预设高度为大于等于原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二。
18.如权利要求12所述的晶体管,其特征在于,所述接触电阻减小层与所述第一半导体材料层之间具有第二半导体材料层,所述第二半导体材料层内掺杂有硼离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510006082.5A CN105826374B (zh) | 2015-01-06 | 2015-01-06 | P型鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510006082.5A CN105826374B (zh) | 2015-01-06 | 2015-01-06 | P型鳍式场效应晶体管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105826374A CN105826374A (zh) | 2016-08-03 |
CN105826374B true CN105826374B (zh) | 2020-03-10 |
Family
ID=56514752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510006082.5A Active CN105826374B (zh) | 2015-01-06 | 2015-01-06 | P型鳍式场效应晶体管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105826374B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10651313B2 (en) * | 2016-09-30 | 2020-05-12 | Intel Corporation | Reduced transistor resistance using doped layer |
CN110854202A (zh) * | 2019-11-26 | 2020-02-28 | 上海华力集成电路制造有限公司 | 鳍式晶体管及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681337A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8362575B2 (en) * | 2009-09-29 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the shape of source/drain regions in FinFETs |
-
2015
- 2015-01-06 CN CN201510006082.5A patent/CN105826374B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681337A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105826374A (zh) | 2016-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10050126B2 (en) | Apparatus and method for power MOS transistor | |
US9337102B2 (en) | Method for manufacturing semiconductor device including doping epitaxial source drain extension regions | |
US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
US10312155B2 (en) | FinFET device and fabrication method thereof | |
US8871584B2 (en) | Replacement source/drain finFET fabrication | |
US8853008B1 (en) | Counter-doped low-power FinFET | |
US9893182B2 (en) | FinFET and method for forming the same | |
CN107527945B (zh) | 外延结构、半导体装置以及其制造方法 | |
TW201137985A (en) | Multi-gate semiconductor device with self-aligned epitaxial source and drain | |
KR101522792B1 (ko) | 리세싱된 상부 표면을 갖는 소스 및 드레인 스트레서 | |
US9385212B2 (en) | Method for manufacturing semiconductor device | |
US20210151602A1 (en) | Semiconductor structure and fabrication method thereof | |
US20170365706A1 (en) | Field effect transistors with self-aligned extension portions of epitaxial active regions | |
US20160190236A1 (en) | Finfet and method of manufacturing the same | |
CN106206692B (zh) | N型鳍式场效应晶体管的形成方法 | |
KR20190021292A (ko) | 핀을 감싸는 에피택셜 구조를 가진 FinFET 디바이스 및 그 제조 방법 | |
US20160079389A1 (en) | Preparation method of semiconductor device | |
CN105826374B (zh) | P型鳍式场效应晶体管及其形成方法 | |
CN112151377A (zh) | 半导体结构及其形成方法 | |
CN105225958B (zh) | 鳍式场效应晶体管的形成方法 | |
TWI782101B (zh) | 半導體結構及其製作方法 | |
CN111463275A (zh) | 半导体结构及其形成方法 | |
CN105826188B (zh) | N型鳍式场效应晶体管及其形成方法 | |
CN106856172B (zh) | 鳍式场效应晶体管的形成方法 | |
CN111261517A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |