CN105826188B - N型鳍式场效应晶体管及其形成方法 - Google Patents

N型鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN105826188B
CN105826188B CN201510005631.7A CN201510005631A CN105826188B CN 105826188 B CN105826188 B CN 105826188B CN 201510005631 A CN201510005631 A CN 201510005631A CN 105826188 B CN105826188 B CN 105826188B
Authority
CN
China
Prior art keywords
ion
semiconductor material
material layer
layer
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510005631.7A
Other languages
English (en)
Other versions
CN105826188A (zh
Inventor
李勇
居建华
陈林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510005631.7A priority Critical patent/CN105826188B/zh
Publication of CN105826188A publication Critical patent/CN105826188A/zh
Application granted granted Critical
Publication of CN105826188B publication Critical patent/CN105826188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种N型鳍式场效应晶体管及其形成方法，其中，一种N型鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有鳍部；形成横跨所述鳍部的栅极结构；在所述鳍部表面形成掺杂有源漏离子的第一半导体材料层；在所述第一半导体材料层上形成掺杂有势垒降低离子的第二半导体材料层；在所述第二半导体材料层上形成金属层；对所述金属层进行退火处理，形成接触电阻减小层。采用本发明的方法形成的N型鳍式场效应晶体管降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的N型鳍式场效应晶体管的性能。

Description

N型鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造，尤其涉及N型鳍式场效应晶体管及其形成方法。
背景技术
随着半导体产业向更低的技术节点的发展，渐渐开始从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)过渡。FinFET中，栅极结构至少可以从两侧对沟道进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
参考图1至图5，现有技术中的N型鳍式场效应晶体管的形成方法如下：
首先，参考图1和图2，提供半导体衬底10，所述半导体衬底10具有鳍部11。具体如下：
所述半导体衬底10包括具有至少两个分立的凸起结构的硅衬底101和位于凸起结构之间的绝缘层102，绝缘层102低于所述凸起结构。高于绝缘层102的凸起结构为鳍部11。
接着，形成横跨鳍部11的栅极结构12。其中栅极结构12包括栅氧层121和位于栅氧层121之上的栅极层122。
接着，在半导体衬底10、鳍部11的顶部和侧壁、栅极结构12的顶部和侧壁形成侧墙材料层13’。
接着，参考图3，在栅极结构12的周围形成栅极结构侧墙(图未示)，此时，鳍部11的周围形成侧墙13a，侧墙13a包括位于底部的氧化硅侧墙131和位于氧化硅侧墙131上的氮化硅侧墙132。
接着，参考图4，在鳍部11顶面原位掺杂生长有源漏离子的碳化硅层14，形成了N型鳍式场效应晶体管的源极和漏极。其中，源漏离子为磷离子。
接着，参考图5，在碳化硅层14的表面外延生长硅帽(Si Cap)层15。
接着，在硅帽层15上形成金属层(图未示)，对金属层进行退火，金属层与硅帽层熔合形成金属硅化物层(图未示)。
采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底具有鳍部；
形成横跨所述鳍部的栅极结构；
在所述鳍部表面形成掺杂有源漏离子的第一半导体材料层；
在所述第一半导体材料层上形成掺杂有势垒降低离子的第二半导体材料层；
在所述第二半导体材料层上形成金属层；
对所述金属层进行退火处理，形成接触电阻减小层。
可选的，所述掺杂有势垒降低离子的第二半导体材料层的形成方法包括：在所述第一半导体材料层上原位掺杂生长有势垒降低离子的第二半导体材料层，或者，
在所述第一半导体材料层上外延生长第二半导体材料层；
对所述外延生长的第二半导体材料层进行势垒降低离子注入。
可选的，所述势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。
可选的，所述势垒降低离子为硫离子、硒离子、砷离子、锑离子中的至少一种时，所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；
所述势垒降低离子为锗离子时，所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。
可选的，形成第二半导体材料层的过程还包括对所述第二半导体材料层掺杂有磷离子。
可选的，所述磷离子的掺杂剂量大于所述势垒降低离子的掺杂剂量。
可选的，所述第一半导体材料层和第二半导体材料层的材料为硅或碳化硅。
可选的，所述接触电阻减小层的材料为金属硅化物。
可选的，形成所述栅极结构步骤之后，形成第一半导体材料层的步骤之前还包括：
在所述鳍部周围形成鳍部侧墙；
降低所述鳍部侧墙的高度至预设高度。
可选的，所述预设高度为大于等于原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二。
为解决上述问题，本发明提供一种鳍式场效应晶体管，包括：
具有鳍部的半导体衬底；
横跨所述鳍部的栅极结构；
位于所述鳍部表面的掺杂有源漏离子的第一半导体材料层；
位于所述第一半导体材料层上的接触电阻减小层；
所述接触电阻减小层的底部界面具有电偶极子层。
可选的，所述电偶极子层包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种的电偶极子层。
可选的，所述接触电阻减小层的材料为金属硅化物。
可选的，所述第一半导体材料层的材料为硅或碳化硅。
可选的，所述接触电阻减小层与所述第一半导体材料层之间具有第二半导体材料层，所述第二半导体材料层的材料为掺杂有磷离子的硅或碳化硅。
与现有技术相比，本发明的技术方案具有以下优点：
在形成接触电阻减小层的退火处理的过程中，掺入第二半导体材料层的势垒降低离子会发生在接触电阻减小层的固溶度值小，在第二半导体材料层的固溶度值大的现象。因此，形成接触电阻减小层的过程中，大量的势垒降低离子会在接触电阻减小层的底部边界析出，并且在接触电阻减小层的底部边界形成电偶极子(dipole)层。该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了肖特基势垒宽度和高度，进而降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的N型鳍式场效应晶体管的性能。
附图说明
图1是现有技术中的半导体衬底及在其上形成有栅极结构和侧墙材料层的立体结构示意图；
图2是沿图1中AA方向的剖面结构示意图；
图3至图5是继图2的步骤之后形成的现有技术的鳍式场效应晶体管的剖面流程结构示意图；
图6是本发明中的半导体衬底及在其上形成有栅极结构和侧墙材料层的立体结构示意图；
图7是沿图6中BB方向的剖面结构示意图；
图8至图11是继图7的步骤之后形成的本发明具体实施例的鳍式场效应晶体管的剖面流程结构示意图；
具体实施方式
发明人发现，采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳的原因为在源极和漏极上形成的金属硅化物层的寄生电阻太大。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
首先，参考图6和图7，提供半导体衬底20，所述半导体衬底20具有鳍部21。
本实施例中，所述半导体衬底20包括具有至少两个分立的凸起结构的硅衬底201和位于凸起结构之间的绝缘层202，绝缘层202低于所述凸起结构。高于绝缘层202的凸起结构为鳍部21。其中，绝缘层202的材料为氧化硅。
其他实施例中，所述半导体衬底还可以为绝缘体上硅衬底，所述绝缘体上硅衬底包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。刻蚀顶部硅层形成鳍部。
具体为本领域技术人员熟知技术，在此不再赘述。
接着，继续参考图6和图7，形成横跨所述鳍部21的栅极结构22。
本实施例中，所述栅极结构22包括栅介质层221和位于所述栅介质层221上的栅极层222。栅介质层221的材料为氧化硅时，栅极层222的材料为多晶硅。栅介质层221的材料为高k栅介质层时，栅极层222的材料为金属。其中，高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。
栅极结构22的具体形成方法为本领域技术人员的熟知技术。
接着，结合参考图7和图8，在栅极结构22的周围形成栅极侧墙(图未示)，在鳍部21的周围形成鳍部侧墙23a。
具体形成方法如下：参考图7，在半导体衬底20、鳍部21的顶部和侧壁、栅极结构22的顶部和侧壁形成侧墙材料层23’。侧墙材料层23’包括底部的氧化硅层231’和位于底部的氧化硅层231’上的氮化硅层232’。氮化硅层232’之所以在外侧，是因为，氮化硅层232’的硬度和机械强度较高，后续形成的栅极结构侧墙中，在外侧的氮化硅层231’能够更好的保护栅极结构22在后续工艺步骤中不受损伤。氧化硅层231’为氮化硅层的应力缓冲层。
接着，参考图8，对侧墙材料层23’进行回刻，形成栅极结构侧墙和鳍部侧墙23a。栅极结构侧墙与鳍部侧墙23a的组成成分相同。以鳍部侧墙23a为例，鳍部侧墙23a包括位于内侧的氧化硅侧墙231和位于氧化硅侧墙231上的氮化硅侧墙232。如果没有氧化硅侧墙231的存在，氮化硅侧墙232会对鳍部21产生较大应力，再加上鳍部21的尺寸较小，该较大应力会使鳍部21中的硅产生位错，从而严重影响后续形成的鳍式场效应晶体管的性能。
接着，结合参考图9，降低鳍部侧墙23a的高度至预设高度H1。
其中，所述预设高度小于鳍部高度。
本实施例中，降低鳍部侧墙23a的高度至预设高度H1的方法为干法刻蚀。先干法刻蚀去除氮化硅侧墙232至预设高度H1，接着，干法刻蚀去除氧化硅侧墙231至剩余的氮化硅侧墙232处。
其他实施例中，也可以将氧化硅侧墙231和氮化硅侧墙232同时干法刻蚀去除至预设高度H1，也属于本发明的保护范围。
具体方法为本领域技术人员熟知技术。
之所以将鳍部侧墙23a的高度降低的原因如下：在鳍部21上会原位掺杂生长或外延生长第一半导体材料层，而正因为后续形成的鳍式场效应晶体管的类型为N型，则第一半导体材料层的材料为碳化硅。而碳化硅在鳍部21的生长过程是非常缓慢的。降低部分高度的鳍部侧墙23a，可以使鳍部的顶部完全露出，从而容易提高在鳍部21上生长第一半导体材料层的速度，进而还可以加大第一半导体材料层的体积，以提高后续形成的N型鳍式场效应晶体管的性能。
本实施例中，所述预设高度H1为大于等于原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二。之所以将鳍部侧墙23a的高度降低至预设高度H1，原因如下：如果将鳍部侧墙23a的高度降低的高度太大，则后续在鳍部21上形成的第一半导体材料层的体积会过大，容易造成相邻的鳍部21上生长形成的第一半导体材料层相互连接的现象。如果将鳍部侧墙23a的高度降低的高度过小，则在相邻的鳍部21上生长形成的第一半导体材料层的速度会很慢，从而影响后续形成的鳍式场效应晶体管的性能。另一方面，在该位置处生长形成的第一半导体材料层能够对沟道施加最佳效果的拉应力，而且生长的时间最短。
其他实施例中，所述预设高度H1等于原始鳍部高度，也就是说，不将鳍部高度侧墙高度降低，也属于本发明的保护范围。
其他实施例中，鳍部侧墙的材料只为氧化硅层，也属于本发明的保护范围。
接着，参考图10，在露出的所述鳍部21表面形成掺杂有源漏离子的第一半导体材料层24。
本实施例中，第一半导体材料层24的材料为碳化硅。掺杂在第一半导体材料层24的源漏离子为磷离子。
本实施例中，形成掺杂有源漏离子的第一半导体材料层24的方法为：原位掺杂生长。之所以采用原位掺杂生长的方法形成掺杂有源漏离子的第一半导体材料层24，是因为，该生长工艺相对于离子注入工艺容易控制，能够实现梯度掺杂。
所述原位掺杂生长第一半导体材料层后，对第一半导体材料层进行源漏离子注入，之后，对第一半导体材料进行退火，形成源极和漏极。
具体形成工艺为本领域技术人员的熟知技术，在此不再赘述。
其他实施例中，也可以在露出的鳍部上外延生长第一半导体材料层。之后，对第一半导体材料层进行源漏离子注入和退火。也属于本发明的保护范围。
形成第一半导体材料层后，第一半导体材料层24对后续形成的N型鳍式场效应晶体管产生拉应力，以提高后续形成的N型鳍式场效应晶体管的性能。
接着，参考图11，在所述第一半导体材料层24上形成掺杂有势垒降低离子的第二半导体材料层25。
本实施例中，第二半导体材料层25的材料为硅。则势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。其他实施例中，第二半导体材料层的材料为碳化硅，也属于本发明的保护范围。
本实施例中，形成掺杂有势垒降低离子的第二半导体材料层25的方法为：原位掺杂生长。在外延生长硅材料的过程中原位掺入含硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种掺杂气体
之所以采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层25，是因为，原位掺杂生长工艺相对于离子注入工艺容易控制，可以实现梯度掺杂。另一方面可以防止向第二半导体材料层注入势垒降低离子过程中的对第二半导体材料层晶格造成损伤。
本实施例中，采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层25的同时，还在第二半导体材料层25中掺杂有磷离子。而且，磷离子的掺杂剂量大于势垒降低离子的掺杂剂量。原因如下：磷离子的掺入可以使磷离子处于第二半导体材料层25晶格中的非替代位上，形成接触电阻减小层的退火处理过程中，磷离子被激活，占据第二半导体材料层的晶格。因为，第二半导体材料层25的接触电阻与掺入磷离子的剂量(ND，n-type doping concentration)成反比，所以在第二半导体材料层25中掺杂有磷离子，并且增大磷离子的掺杂剂量可中，以降低第二半导体材料层25的接触电阻。
其他实施例中，采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层的同时，不在第二半导体材料层中掺杂有磷离子，也属于本发明的保护范围。因为，后续的退火工艺中，第一半导体材料层中的磷离子会扩散至第二半导体材料层。
其他实施例中，也可以在露出的鳍部上外延生长第二半导体材料层。之后，对第二半导体材料层进行势垒降低离子注入。
接着，在第二半导体材料层25上形成金属层(图未示)。
本实施例中，金属层的材料为镍金属。镍金属层的方法为化学气相沉积法或者为物理溅射法。本实施例中，之所以选择镍金属，是因为：后续退火工艺中形成的镍硅化物颗粒比较小，低电阻相被完全成核并且长大。另外，正因为镍硅化物颗粒比较小，它的电接触也比较容易形成。
其他实施例中，金属层还可以为钴金属、钼金属、铂金属、钽金属、钛金属或钨金属等难熔金属，也属于本发明的保护范围。
接着，对金属层进行退火处理，形成接触电阻减小层(图未示)。
本实施例中，所述接触电阻减小层的材料为金属硅化物。具体材料为钴硅化物(NiSi2)。退火处理为快速热退火(RTA)处理。具体温度范围为大于等于150℃且小于等于900℃。
形成接触电阻减小层的过程如下：金属层与第二半导体材料层在一起发生反应，具体为金属层与第二半导体材料层熔合形成硅化物，也就是说，形成接触电阻减小层，以减小后续在源极和漏极上形成的金属插塞与源极和漏极之间的接触电阻。
本实施例中，第二半导体材料层25的厚度大于接触电阻减小层的厚度。正因为，第二半导体材料层25内掺杂有磷离子，才使第二半导体材料层25的阻值减小。后续工艺形成的源极插塞和漏极插塞与对应的源极和漏极之间的接触电阻值也不会受到影响。本实施例中，形成掺杂有势垒降低离子的第二半导体材料层25的原因如下：
在形成接触电阻减小层的退火处理的过程中，掺入第二半导体材料层25的势垒降低离子会发生在接触电阻减小层的固溶度值小，在第二半导体材料层25的固溶度值大的现象。因此，形成接触电阻减小层的过程中，大量的势垒降低离子会在接触电阻减小层的底部边界析出。也就是说，会在接触电阻减小层与第二半导体材料层25的界面析出，并且在接触电阻减小层与第二半导体材料层25的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第二半导体材料层25内的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进，也就是说，降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height，φBn)，进而降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻ρc，提高了后续形成的N型鳍式场效应晶体管的性能。
需要说明的是，(1)掺入第二半导体材料层的势垒降低离子为硫离子、硒离子、砷离子和锑离子中的至少一种时，势垒降低离子的剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，当势垒降低离子为一种以上的离子种类时，则势垒降低离子的剂量为一种以上离子的总剂量。势垒降低离子的剂量如果太大，容易在第二半导体材料层25内引入过多的晶格缺陷，从而影响后续形成的N型鳍式场效应晶体管的性能。势垒降低离子的剂量如果太小，降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。
(2)如果势垒降低离子为锗离子，则掺入锗离子的第二半导体材料层25在退火工艺不容易形成金属硅化物层。因此，掺入至第二半导体材料层25的锗离子的剂量要小。本实施例为大于等于1E13atom/cm2且小于等于1E14atom/cm2。如果掺入第二半导体材料层25的锗离子的剂量太大，除了会在第二半导体材料层25内引入过多的缺陷外，还不利于后续金属硅化物的形成。如果掺入第二半导体材料层25的锗离子的剂量太小降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。
(3)如果势垒降低离子为锗离子与其他势垒降低离子的混合物，则势垒降低离子的总剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，相对于其他势垒降低离子，锗离子的剂量的含量最少。
(4)为什么不在第一半导体材料层中掺杂势垒降低离子的原因如下：只有在形成硅化物的快速热退火处理的过程中，势垒降低离子只在接触电阻减小层与第二半导体材料层的界面析出，并且在接触电阻减小层与第二半导体材料层的界面形成电偶极子。因此，如果在第一半导体材料层中掺杂势垒降低离子，并不会被析出，从而也不会产生电偶极子。
当然，其他实施例中，接触电阻减小层的厚度等于第二半导体材料层的厚度也属于本发明的保护范围。则形成接触电阻减小层的过程中，大量的势垒降低离子会在接触电阻减小层的底部边界析出。也就是说，会在接触电阻减小层与第一半导体材料层24的界面析出，并且在接触电阻减小层与第一半导体材料层24的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第一半导体材料层24内的载流子向金属跃迁的势垒宽度，也就是说，降低了肖特基势垒宽度，进而降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻，提高了后续形成的N型鳍式场效应晶体管的性能。也属于本发明的保护范围。
参考图11，本发明还提供一种N型鳍式场效应晶体管，包括：
具有鳍部21的半导体衬底20；
横跨所述鳍部21的栅极结构(图未示)；
位于所述鳍部21表面的掺杂有源漏离子的第一半导体材料层24；
位于所述第一半导体材料层24上的接触电阻减小层；
所述接触电阻减小层的底部界面具有电偶极子层。
本实施例中，所述电偶极子层包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种的电偶极子层。
本实施例中，所述接触电阻减小层的材料为金属硅化物。
本实施例中，所述第一半导体材料层24的材料为硅或碳化硅。
本实施例中，所述接触电阻减小层与所述第一半导体材料层24之间具有第二半导体材料层25，所述第二半导体材料层25的材料为掺杂有磷离子的硅或碳化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种N型鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有鳍部；
形成横跨所述鳍部的栅极结构；
在所述鳍部表面形成掺杂有源漏离子的第一半导体材料层；
在所述第一半导体材料层上形成掺杂有势垒降低离子的第二半导体材料层；
在所述第二半导体材料层上形成金属层；
对所述金属层进行退火处理，形成接触电阻减小层；
所述势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种；
形成第二半导体材料层的过程还包括对所述第二半导体材料层掺杂有磷离子；
所述磷离子的掺杂剂量大于所述势垒降低离子的掺杂剂量。
2.如权利要求1所述的方法，其特征在于，所述掺杂有势垒降低离子的第二半导体材料层的形成方法包括：
在所述第一半导体材料层上原位掺杂生长有势垒降低离子的第二半导体材料层，或者，
在所述第一半导体材料层上外延生长第二半导体材料层；
对所述外延生长的第二半导体材料层进行势垒降低离子注入。
3.如权利要求1所述的方法，其特征在于，所述势垒降低离子为硫离子、硒离子、砷离子、锑离子中的至少一种时，所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2；
所述势垒降低离子为锗离子时，所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。
4.如权利要求1所述的方法，其特征在于，所述第一半导体材料层和第二半导体材料层的材料为硅或碳化硅。
5.如权利要求4所述的方法，其特征在于，所述接触电阻减小层的材料为金属硅化物。
6.如权利要求1所述的方法，其特征在于，形成所述栅极结构步骤之后，形成第一半导体材料层的步骤之前还包括：
在所述鳍部周围形成鳍部侧墙；
降低所述鳍部侧墙的高度至预设高度。
7.如权利要求6所述的方法，其特征在于，所述预设高度为大于等于原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二。
CN201510005631.7A 2015-01-06 2015-01-06 N型鳍式场效应晶体管及其形成方法 Active CN105826188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510005631.7A CN105826188B (zh) 2015-01-06 2015-01-06 N型鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510005631.7A CN105826188B (zh) 2015-01-06 2015-01-06 N型鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN105826188A CN105826188A (zh) 2016-08-03
CN105826188B true CN105826188B (zh) 2019-11-01

Family

ID=56513368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510005631.7A Active CN105826188B (zh) 2015-01-06 2015-01-06 N型鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN105826188B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509048A (zh) * 2020-04-28 2020-08-07 上海华力集成电路制造有限公司 N型鳍式晶体管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579196A (zh) * 2012-07-27 2014-02-12 英飞凌科技股份有限公司 包括测试结构的晶片和芯片
CN103681337A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8937353B2 (en) * 2010-03-01 2015-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Dual epitaxial process for a finFET device
US20140273365A1 (en) * 2013-03-13 2014-09-18 Globalfoundries Inc. Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579196A (zh) * 2012-07-27 2014-02-12 英飞凌科技股份有限公司 包括测试结构的晶片和芯片
CN103681337A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN105826188A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN105826257B (zh) 鳍式场效应晶体管及其形成方法
CN105826190B (zh) N型鳍式场效应晶体管及其形成方法
US10037924B2 (en) Fin-FET device and fabrication method thereof
CN104022037B (zh) 鳍式场效应晶体管及其形成方法
CN205452292U (zh) 隧穿场效应晶体管
US20140312393A1 (en) Fin-fet transistor with punchthrough barrier and leakage protection regions
CN103426769B (zh) 半导体器件制造方法
WO2011079596A1 (zh) Mosfet结构及其制作方法
CN106206692B (zh) N型鳍式场效应晶体管的形成方法
CN108461394A (zh) 采用应力记忆技术制造半导体器件的方法及半导体器件
KR20120024991A (ko) 반도체 장치의 제조 방법
CN110034067A (zh) 半导体器件及其形成方法
CN110047754A (zh) 半导体器件及其制造方法
CN106158634A (zh) 半导体器件及其形成方法
CN108231594B (zh) 一种FinFET器件的制作方法
CN105826188B (zh) N型鳍式场效应晶体管及其形成方法
CN105448723B (zh) 半导体器件及其形成方法
CN105826374B (zh) P型鳍式场效应晶体管及其形成方法
CN104064463B (zh) 晶体管及其形成方法
WO2012071814A1 (zh) 半导体器件及其制造方法
WO2011113268A1 (zh) 半导体器件及其制造方法
CN106548983B (zh) 半导体器件及其形成方法
CN106158611B (zh) 半导体器件的形成方法
CN104916540A (zh) 一种应变沟道晶体管及其制备方法
CN109427681A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant