CN104916540A - 一种应变沟道晶体管及其制备方法 - Google Patents
一种应变沟道晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104916540A CN104916540A CN201410093072.5A CN201410093072A CN104916540A CN 104916540 A CN104916540 A CN 104916540A CN 201410093072 A CN201410093072 A CN 201410093072A CN 104916540 A CN104916540 A CN 104916540A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- gate
- material layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 5
- 239000000463 material Substances 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000012010 growth Effects 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 35
- 229910021332 silicide Inorganic materials 0.000 claims description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 238000005516 engineering process Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 229910052732 germanium Inorganic materials 0.000 claims description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 18
- 238000002360 preparation method Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- -1 boron ion Chemical class 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 150000003377 silicon compounds Chemical class 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 150000002290 germanium Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种应变沟道晶体管及其制备方法，先提供一SOI结构，然后在其上方沉积一掩膜层并刻蚀至SOI结构的衬底形成沟槽，然后在沟道内外延生长一层锗材料层和硅材料层以定义出沟道区，再于沟道上方完成及侧墙栅极制备工艺，最后去除掩膜层再于源漏极重新生长一外延层及源流掺杂制备工艺。由于硅的晶格常数要小于锗的晶格常数，因此锗材料层会在沟道中产生一个较高的应力，有利于提高沟道的载流子迁移率，同时可显著改善热载流子效应，提升器件性能。
Description
技术领域
本发明涉及半导体制备领域，具体涉及一种应变沟道晶体管及其制备方法。
背景技术
现有技术中，为了满足晶体管的低功率和高工作效率的趋势，开发出应变沟道晶体管，其沟道形成为大的晶格参数，从而提高电荷通过沟道的迁移率。
随着人们对高性能半导体器件的不断追求，MOSFET的关键尺寸不断缩小，而关键尺寸的缩小意味着在芯片上下可布置更多数量的晶体管，进而提高器件性能。但是随着器件面积的不断缩小，问题也随之而来，由于现有工艺及设备的限制，很难制备出完全理想的栅氧化层，而电源电压无法得到良好的保证，因此很难控制由于器件尺寸的缩小从而带来的短沟道效应（SCE，Short Channel Effect）。为了降低短沟道效应对器件性能造成的不利影响，超浅结（USJ）技术被开发出来，但是采用超浅结技术会显著增加抑制结电容和漏电流的难度，尤其是对于NMOS的源漏极（source/drain，S/D）注入，需要精确控制注入的条件，这对现有技术也是一项巨大的挑战。
由于很难得到理想的电源电压，因此在在漏极/晕状区（halo）交界处一般有高电场的存在，尤其是在重掺晕状区（halo）尤其严重。
为了获得具有更加优良性能的沟道晶体管，当前的65nm及以下的HKMG工艺中普遍采用了SiGe衬底和间隔墙并采用LDD工艺来改善结电容和结漏电流，但是本领域技术人员在WAT测试过程中发现，用上述技术方案制备出的器件具有较差的NBTI（Negative BiasTemperature Instability，负偏压温度不稳定性）和HCI（hot-carrierinjection，热载流子效应），同时DIBL（Drain Induced BarrierLowering，漏感应势垒降低效应）和Ioff（漏电流）也与预期存在一定差距，这是由于靠近栅极边缘的SiGe沟道材料层产生了较高的应力效果，从而影响了器件的性能。
现有技术中，为了抑制上述源漏对沟道所产生的不利影响，可在沟道形成之后，然后将源漏极刻蚀掉然后再生长SiC外延层，但是在此过程中，两边的生长的SiC外延层会对沟道产生压应力，这也会影响沟道载流子迁移率，进而降低器件性能。
发明内容
根据以上不足，本发明提供了一种应变沟道晶体管及其制备方法，通过采用SOI结构来提高NMOS器件的可靠性：
一种应变沟道晶体管的制备方法，其中，包括以下步骤：
步骤S1、提供一SOI结构，该SOI结构自下而上依次包括衬底、埋氧层和硅化物层；沉积一掩膜层将所述SOI结构上表面予以覆盖并刻蚀去除部分掩膜层；
步骤S2、以剩余的掩膜层为掩膜刻蚀部分所述硅化物层和埋氧层至所述衬底的上表面停止形成沟槽；
步骤S3、在所述沟槽内制备应变沟道层；
步骤S4、制备一侧墙将沟槽暴露的侧壁表面予以覆盖后，继续在应变沟道层暴露的上表面制备一栅介质层；
步骤S5：填充栅极材料层充满所述沟槽并抛光至所述剩余掩膜层上表面；
步骤S6：去除剩余掩膜层并在剩余硅化物层上方生长一层外延层，进行源漏制备工艺。
上述的方法，其中，所述衬底为锗衬底，所述掩膜层材质为氮化硅。
上述的方法，其中，根据工艺需求来选择是否对所述硅化物层进行源漏掺杂。
上述的方法，其中，采用以下工艺在所述沟槽内制备形成应变沟道层：
采用第一外延生长工艺在沟槽底部生长一层锗材料层后，继续采用第二外延生长工艺在所述锗材料层的上表面生长一层硅材料层。
上述的方法，其中，所述栅极材料层为多晶硅层或金属层。
上述的方法，其中，所述栅介质层的材质根据所述栅极的材料而设定；
当所述栅极材料层为多晶硅层时，所述栅介质层的材质为二氧化硅；当所述栅极材料层为金属层时，所述栅介质层的材质为金属。
上述的方法，其中，采用原位掺杂工艺或离子注入工艺进行源漏制备工艺，且原位掺杂工艺或离子注入工艺的离子均为硼离子。
上述的方法，其中，所述外延层的顶面高度低于所述栅极材料层的顶面高度。
上述的方法，其中，所述硅化物层和外延层的材质均为碳化硅。
上述的方法，其中，所述侧墙的材质为二氧化硅。
一种应变沟道晶体管，其中，包括：
衬底，所述衬底之上形成有栅极，所述栅极的侧壁形成有侧墙；
源极和漏极，所述源极和漏极位于栅极两侧的衬底上表面，位于所述源极和漏极区域均形成有一层硅化物层及位于该硅化物层之上的外延层；
沟道区，所述沟道区位于所述源极和漏极之间，位于所述沟道区形成有位于所述衬底之上的第一半导体材料层和位于该第一半导体材料层之上的第二半导体材料层；
所述外延层与所述第二半导体材料层及所述侧墙接触；所述硅化物层与所述第一半导体材料层接触；
所述第一半导体材料层的晶格常数大于所述第二半导体材料层的晶格常数。
上述的应变沟道晶体管，其中，所述衬底为锗衬底。
上述的应变沟道晶体管，其中，所述栅极为多晶硅栅或金属栅，所述栅极的侧墙材质为二氧化硅。
上述的应变沟道晶体管，其中，所述栅极与所述沟道区之间形成有一栅介质层，所述栅介质层的材质根据所述栅极的材料而设定；
当所述栅极为多晶硅栅时，则所述栅介质层的材质为二氧化硅；当所述栅极为金属栅时，则所述栅介质层的材质为金属。
上述的应变沟道晶体管，其中，所述第一半导体材料层为锗材料层，所述第二半导体材料层为硅材料层；
所述第一半导体材料层和第二半导体材料层均通过外延生长形成。
上述的应变沟道晶体管，其中，所述硅化物层与所述衬底之间形成有一层埋氧层。
上述的应变沟道晶体管，其中，所述硅化物层及所述外延层的材质均为碳化硅。
上述的应变沟道晶体管，其中，所述外延层的顶面高度低于所述栅极的顶面高度。
由于本发明采用了以上技术方案，外延生长的锗会在沟道中产生一较高的应力，有利于提高沟道的载流子迁移率，同时可显著改善热载流子效应，提升器件性能。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为本发明提供的SOI结构示意图；
图2为本发明沉积掩膜层并在掩膜层中形成沟槽后的示意图；
图3为本发明刻蚀SOI形成沟槽的示意图；
图4为本发明制备应变沟道层的示意图；
图5为在沟槽内形成侧墙及栅介质层后的示意图；
图6-A为沉积多晶硅栅材料层后的示意图；
图6-B为沉积金属栅材料层后的示意图；
图7为去除剩余掩膜层后的示意图；
图8为外延生长及源漏掺杂后的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
如图1～8所示，本申请中的一种应变沟道晶体管的制备方法，包括以下步骤：
步骤S1：提供一SOI（Silicon On Insulator，绝缘体上硅）结构，该结构自下而上依次包括衬底1、埋氧层2和硅化物层3；优选的，衬底1为锗（Ge）衬底，硅化物层3材质为氮化硅（SiC），且该硅化物层3厚度为20～50nm，如图1所示结构。在本发明的实施例中，根据工艺需求来选择是否对硅化物层3进行预先源漏掺杂，具体相关描述可参见下文；
沉积一层掩膜层4覆盖在硅化物层3的上表面，进行图案化工艺并对掩膜层4进行刻蚀，在掩膜层4中形成刻蚀窗口，如图2所示。优选的，该掩膜层4材质为氮化硅（SiN）。
步骤S2：以剩余的掩膜层4′为掩膜，依次刻蚀硅化物层3和埋氧层2至衬底1的上表面停止，形成沟槽101，如图3所示。
步骤S3：在沟槽101中生长应变沟道层以定义出沟道区，如图4所示。具体的，本发明采用两步外延生长工艺形成该应变沟道层，其步骤如下：
1）首先采用第一外延生长工艺在沟槽101底部生长一锗（Ge）材料层5，并保证该锗材料层5的顶面平面位于与剩余第一硅化物层3′的顶面上下几纳米，而优选的，该锗材料层5的顶面平面与剩余第一硅化物层3′保持平齐；
2）在形成锗材料层5后，再于该锗材料层5的上表面外延生长一层厚度为5～20nm的硅（Si）材料层6。
步骤S4：制备一侧墙7将沟槽暴露的侧壁表面予以覆盖后，再于硅材料层6暴露的上表面制备一栅介质层8，如图5所示。具体步骤为：
1）沉积一层侧墙薄膜将器件表面予以覆盖，优选的，该侧墙薄膜材质为二氧化硅（SiO2），然后对该侧墙薄膜进行刻蚀，并最终在沟槽暴露的侧壁表面形成侧墙7；
2）侧墙7形成后，再于沟槽底部制备一栅介质层8将暴露的硅材料层5的上表面进行覆盖，该栅介质层8根据后续制备栅极的类型而设定，具体可参照下文相关描述。
步骤S5：沉积一栅极材料层9将沟槽101予以填充，然后进行化学机械研磨工艺（CMP）抛光至掩膜层4上表面。在本发明的实施例中，根据制备的器件需求来选择栅极材料层9的类型：
1）在传统的多晶硅栅制备工艺中，可沉积一层多晶硅层来作为栅极材料层9，而在此工艺中，由于沉积的是多晶硅层，在经过CMP工艺后，多晶硅层顶面的硅容易与空气中的氧产生反应，进而在其顶面形成一层薄的二氧化硅层7′，如图6-A所示；
2）而在HKMG（High-K Metal Gate，高K金属栅极）制备工艺中，可沉积一层金属层来作为栅极材料层9，由于沉积的是金属层，在经过CMP工艺后，金属层的顶面不容易被氧化，因此形成图6-B所示结构。
进一步的，当沉积的栅极材料层9为多晶硅层时，则步骤S4中形成的栅介质层8则为二氧化硅介质层；当沉积的栅极材料层9为金属层时，则步骤S4中形成的栅介质层8则为高K金属介质层。
步骤S6：去除剩余的掩膜层4′后在剩余硅化物层3′上方生长一层外延层10，然后对该外延层10进行源漏掺杂工艺，如图7～8所示。在本发明的实施例中，该外延层与硅化物的材质相同，均为碳化硅（SiC），且该外延层10的顶面高度要低于栅极材料层的顶面高度，具体的该外延层10厚度为30～60nm，进而保证栅极不受影响；进一步的，根据NMOS或PMOS区域的不同来对掺杂的元素及剂量进行选择：例如对以NMOS而言，采用砷或磷离子进行原位掺杂工艺或离子注入工艺进行源漏制备工艺，在进行该步骤的源制备工艺时，根据步骤S1是否对硅化物层3进行过预先掺杂来调整对外延层10进行源漏掺杂的相应工艺参数：
1）如果需要预先对SOI结构的硅化物进行掺杂时，其掺杂的剂量为1e19～5e20/cm3；则后续对外延层10进行掺杂时的剂量为4e19～5e20/cm3；若采用砷、磷离子或其他离子进行注入，注入的能量为1keV～20keV，剂量为4e14～5e15/cm2。
2）当没有对SOI结构的硅化物进行预先掺杂时，只对后续的外延层10进行源漏掺杂时，其工艺条件如下：进行原位掺杂工艺时，掺杂的剂量为5e19～1e21/cm3；若采用离子注入工艺时，采用采用砷、磷离子或其他离子进行注入，注入的能量为1keV～20keV，剂量为5e14～1e16/cm2。
由于采用了以上技术方案，本申请并没有采用刻蚀源漏极然后再进行生长的技术方案，通过借助掩膜层在形成沟道之后然后再生长外延层，并没有刻蚀衬底的步骤，因此不会增加衬底内的沟道层所形成的压应力，同时两次生长的外延层作为源漏极进而增大了源漏极面积，而源漏极体积增加则有利于提高电阻；同时由于沟道内底部锗和硅的晶格常数不同，因此在沟道内提供了一向上的压应力。因此，采用本申请的制备方法，可有效提高沟道在横向的张应力以及纵向的压应力，进而提升了沟道内载流子的迁移率，提升器件性能。
同时，本申请还提供了一种应变沟道晶体管，如图8所示，包括：
衬底1，衬底之上形成有栅极9，栅极9的侧壁形成有侧墙7，优选的，该衬底1为锗衬底，栅极9为多晶硅栅或金属栅，侧墙7材质为二氧化硅。进一步的，栅极9与衬底1之间还形成有栅介质层8，该栅介质层8的材质根据栅极的材质而设定：当栅极9为多晶硅栅时，栅介质层8的材质为二氧化硅；当栅极9为金属栅时，则栅介质层8为高K金属层。
源级和漏极，源级和漏极位于栅极9两侧的衬底1上表面，位于源极和漏极区域均包括一层硅化物层3′及位于该硅化物层3′之上的外延层10，在本发明的实施例中，硅化物层3′及外延层10的材质均为碳化硅。
沟道区，沟道区位于源极和漏极之间，在沟道区中，形成有位于衬底1之上的第一半导体材料层5和位于该第一半导体材料层5之上的第二半导体材料层6，第一半导体材料层5的晶格常数要大于第二半导体材料层6的晶格常数，优选的，第一半导体材料层5为锗材料层，第二半导体材料层6为硅材料层，且第一半导体材料层5和第二半导体材料层6均通过外延生长工艺所形成。
其中，外延层10与第二半导体材料层6及栅极的侧墙7形成接触，且该外延层10的顶面高度低于栅极9的顶面高度；硅化物层3′与第一半导体材料层5接触。
综上所述，由于本发明采用了以上技术方案，通过采用SOI结构并刻蚀形成沟槽并在沟槽内先后外延生长锗材料层和硅材料层以定义出沟道区，然后在沟道上方形成栅极及侧墙，最后在源漏极外延生长碳化硅层，由于硅的晶格常数要小于锗的晶格常数，因此在沟道内提供了一向上的压应力，同时提高了沟道在横向上的张应力，提供沟道内载流子迁移率并改善热载流子效应，以进一步的提升制备器件的性能。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (18)
1.一种应变沟道晶体管的制备方法，其特征在于，包括以下步骤：
步骤S1、提供一SOI结构，该SOI结构自下而上依次包括衬底、埋氧层和硅化物层；沉积一掩膜层将所述SOI结构上表面予以覆盖并刻蚀去除部分掩膜层；
步骤S2、以剩余的掩膜层为掩膜刻蚀部分所述硅化物层和埋氧层至所述衬底的上表面停止形成沟槽；
步骤S3、在所述沟槽内制备应变沟道层；
步骤S4、制备一侧墙将沟槽暴露的侧壁表面予以覆盖后，继续在应变沟道层暴露的上表面制备一栅介质层；
步骤S5：填充栅极材料层充满所述沟槽并抛光至所述剩余掩膜层上表面；
步骤S6：去除剩余掩膜层并在剩余硅化物层上方生长一层外延层，进行源漏制备工艺。
2.如权利要求1所述的方法，其特征在于，所述衬底为锗衬底，所述掩膜层的材质为氮化硅。
3.如权利要求1所述的方法，其特征在于，根据工艺需求来选择是否对所述硅化物层进行源漏掺杂。
4.如权利要求1所述的方法，其特征在于，采用以下工艺在所述沟槽内制备形成应变沟道层：
采用第一外延生长工艺在沟槽底部生长一层锗材料层后，继续采用第二外延生长工艺在所述锗材料层的上表面生长一层硅材料层。
5.如权利要求1所述的方法，其特征在于，所述栅极材料层为多晶硅层或金属层。
6.如权利要求5所述的方法，其特征在于，所述栅介质层的材质根据所述栅极的材料而设定；
当所述栅极材料层为多晶硅层时，所述栅介质层的材质为二氧化硅；当所述栅极材料层为金属层时，所述栅介质层的材质为金属。
7.如权利要求1所述的方法，其特征在于，采用原位掺杂工艺或离子注入工艺进行源漏制备工艺，且原位掺杂工艺或离子注入工艺的离子均为硼离子。
8.如权利要求1所述的方法，其特征在于，所述外延层的顶面高度低于所述栅极材料层的顶面高度。
9.如权利要求1所述的方法，其特征在于，所述硅化物层和外延层的材质均为碳化硅。
10.如权利要求1所述的方法，其特征在于，所述侧墙的材质为二氧化硅。
11.一种应变沟道晶体管，其特征在于，包括：
衬底，所述衬底之上形成有栅极，所述栅极的侧壁形成有侧墙；
源极和漏极，所述源极和漏极位于栅极两侧的衬底上表面，位于所述源极和漏极区域均形成有一层硅化物层及位于该硅化物层之上的外延层；
沟道区，所述沟道区位于所述源极和漏极之间，位于所述沟道区形成有位于所述衬底之上的第一半导体材料层和位于该第一半导体材料层之上的第二半导体材料层；
所述外延层与所述第二半导体材料层及所述侧墙接触；所述硅化物层与所述第一半导体材料层接触；
所述第一半导体材料层的晶格常数大于所述第二半导体材料层的晶格常数。
12.如权利要求11所述的应变沟道晶体管，其特征在于，所述衬底为锗衬底。
13.如权利要求11所述的应变沟道晶体管，其特征在于，所述栅极为多晶硅栅或金属栅，所述栅极的侧墙材质为二氧化硅。
14.如权利要求13所述的应变沟道晶体管，其特征在于，所述栅极与所述沟道区之间形成有一栅介质层，所述栅介质层的材质根据所述栅极的材料而设定；
当所述栅极为多晶硅栅时，则所述栅介质层的材质为二氧化硅；当所述栅极为金属栅时，则所述栅介质层的材质为金属。
15.如权利要求11所述的应变沟道晶体管，其特征在于，所述第一半导体材料层为锗材料层，所述第二半导体材料层为硅材料层；
所述第一半导体材料层和第二半导体材料层均通过外延生长形成。
16.如权利要求11所述的应变沟道晶体管，其特征在于，所述硅化物层与所述衬底之间形成有一层埋氧层。
17.如权利要求11所述的应变沟道晶体管，其特征在于，所述硅化物层及所述外延层的材质均为碳化硅。
18.如权利要求11所述的应变沟道晶体管，其特征在于，所述外延层的顶面高度低于所述栅极的顶面高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410093072.5A CN104916540B (zh) | 2014-03-13 | 2014-03-13 | 一种应变沟道晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410093072.5A CN104916540B (zh) | 2014-03-13 | 2014-03-13 | 一种应变沟道晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104916540A true CN104916540A (zh) | 2015-09-16 |
| CN104916540B CN104916540B (zh) | 2018-05-01 |
Family
ID=54085523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410093072.5A Active CN104916540B (zh) | 2014-03-13 | 2014-03-13 | 一种应变沟道晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104916540B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081764A (zh) * | 2019-12-30 | 2020-04-28 | 深圳第三代半导体研究院 | 一种具有嵌入式源漏的晶体管及其制备方法 |
| WO2024031755A1 (zh) * | 2022-08-12 | 2024-02-15 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN117766586A (zh) * | 2023-12-25 | 2024-03-26 | 上海陆芯电子科技有限公司 | 一种应变碳化硅场效应晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179680A1 (en) * | 2006-02-21 | 2008-07-31 | International Business Machines Corporation | Pseudomorphic si/sige/si body device with embedded sige source/drain |
| CN103035712A (zh) * | 2011-10-09 | 2013-04-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20140008730A1 (en) * | 2012-07-03 | 2014-01-09 | Imec | Complementary Metal-Oxide-Semiconductor Device Comprising Silicon and Germanium and Method for Manufacturing Thereof |
-
2014
- 2014-03-13 CN CN201410093072.5A patent/CN104916540B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179680A1 (en) * | 2006-02-21 | 2008-07-31 | International Business Machines Corporation | Pseudomorphic si/sige/si body device with embedded sige source/drain |
| CN103035712A (zh) * | 2011-10-09 | 2013-04-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20140008730A1 (en) * | 2012-07-03 | 2014-01-09 | Imec | Complementary Metal-Oxide-Semiconductor Device Comprising Silicon and Germanium and Method for Manufacturing Thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081764A (zh) * | 2019-12-30 | 2020-04-28 | 深圳第三代半导体研究院 | 一种具有嵌入式源漏的晶体管及其制备方法 |
| WO2024031755A1 (zh) * | 2022-08-12 | 2024-02-15 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN117766586A (zh) * | 2023-12-25 | 2024-03-26 | 上海陆芯电子科技有限公司 | 一种应变碳化硅场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104916540B (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937699B2 (en) | Method of forming a fin under a gate structure | |
| US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
| CN104124167A (zh) | Mos晶体管及其形成方法 | |
| TW201334184A (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| CN103632973B (zh) | 半导体器件及其制造方法 | |
| US20080048217A1 (en) | Semiconductor device and method of fabricating the same | |
| WO2011160477A1 (zh) | 一种应变沟道场效应晶体管及其制备方法 | |
| US20140097402A1 (en) | Semiconductor structure and method for forming the same | |
| CN103426768B (zh) | 半导体器件制造方法 | |
| CN105702582A (zh) | 晶体管的形成方法 | |
| CN109300789A (zh) | 半导体结构及其形成方法 | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| CN103985634A (zh) | 一种pmos晶体管的制造方法 | |
| US9263345B2 (en) | SOI transistors with improved source/drain structures with enhanced strain | |
| CN104916540A (zh) | 一种应变沟道晶体管及其制备方法 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN114068705B (zh) | 半导体结构及其形成方法 | |
| CN103594374B (zh) | 半导体器件制造方法 | |
| CN105225958B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105529360B (zh) | 半导体器件及其形成方法 | |
| CN105826374B (zh) | P型鳍式场效应晶体管及其形成方法 | |
| CN107452792A (zh) | 半导体装置及其制造方法 | |
| CN108281485A (zh) | 半导体结构及其形成方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |