CN117766586A - 一种应变碳化硅场效应晶体管 - Google Patents

Abstract

本发明实施例公开一种应变碳化硅场效应晶体管。该应变碳化硅场效应晶体管包括碳化硅衬底；设置于碳化硅衬底一侧的外延层；体区和源区均位于外延层远离碳化硅衬底的一侧；栅绝缘层设置于外延层远离碳化硅衬底的一侧；栅极多晶硅层，栅极多晶硅层设置于栅绝缘层远离碳化硅衬底的一侧；体区和源区均位于栅极多晶硅层的两侧；源极位于体区远离碳化硅衬底的一侧并与源区电连接；栅绝缘层包括层叠设置的至少一层第一绝缘层和至少一层第二绝缘层；第一绝缘层位于第二绝缘层靠近碳化硅衬底的一侧；第二绝缘层的介电常数大于第一绝缘层的介电常数。本实施例提供的技术方案降低应变碳化硅场效应晶体管的导通电阻，提高单位面积的电流密度，降低芯片成本。

Description

一种应变碳化硅场效应晶体管

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种应变碳化硅场效应晶体管。

背景技术

在功率器件经济学中，器件的电阻是一种首选货币。缩小场效应管(MOSFET)的电阻，使得每个裸片可以更小，从而提高器件良率并最终提高利润。60多年来，硅功率MOSFET的每一毫欧都经过微调，达到了完全优化的现状。

近年内，碳化硅功率器件已逐渐成为高压、高频及高效率应用场合需求的首选。碳化硅场效应晶体管(SiC MOSFET)，目前主流结构有两种：平面型和沟槽型。

现有的碳化硅场效应晶体管无论是平面型还是沟槽型结构，都存在沟道电阻较高，器件电流密度较低的问题。

发明内容

本发明实施例提供一种应变碳化硅场效应晶体管，以解决应变碳化硅场效应晶体管导通电阻较高的问题，可以有效提高单位芯片面积的电流密度，降低芯片生产成本。

为实现上述技术问题，本发明采用以下技术方案：

本发明实施例提供了一种应变碳化硅场效应晶体管，包括：

碳化硅衬底；

设置于碳化硅衬底一侧的外延层；所述外延层为应变碳化硅外延层；所述外延层的热膨胀系数与所述碳化硅衬底的热膨胀系数不同；

体区和源区，均位于外延层远离碳化硅衬底的一侧；源区位于体区远离碳化硅衬底的一侧；

栅绝缘层，设置于外延层远离碳化硅衬底的一侧；

栅极多晶硅层，栅极多晶硅层设置于栅绝缘层远离碳化硅衬底的一侧；

体区和源区均位于栅极多晶硅层的两侧；

源极，位于体区远离碳化硅衬底的一侧，并与源区电连接；

栅绝缘层包括层叠设置的至少一层第一绝缘层和至少一层第二绝缘层；第一绝缘层位于第二绝缘层靠近碳化硅衬底的一侧；

第二绝缘层的介电常数大于第一绝缘层的介电常数。

可选的，所述外延层的晶格常数与所述碳化硅衬底的晶格常数不同；第二绝缘层在碳化硅衬底的正投影完全覆盖第一绝缘层在碳化硅衬底的正投影。

可选的，栅绝缘层，包括：

至少两层第一绝缘层和至少一层第二绝缘层；

第二绝缘层设置于相邻的两层第一绝缘层之间。

可选的，第一绝缘层的材料包括氧化硅；第二绝缘层的材料包括氮化硅、氧化铪或氧化铝。

可选的，栅绝缘层的形状包括平面型或沟槽型；

栅绝缘层包括平面型时，沿平行于碳化硅衬底的方向，栅绝缘层至少部分覆盖体区，至少部分覆盖源区以及至少部分覆盖外延层；

栅绝缘层包括沟槽型时，沿垂直于碳化硅衬底的方向，栅绝缘层至少部分覆盖体区，至少部分覆盖源区以及至少部分覆盖外延层；沿垂直于碳化硅衬底的方向，栅绝缘层部分覆盖外延层。

可选的，栅绝缘层包括平面型时，第一绝缘层的厚度大于或等于8nm，且小于或等于12nm，第二绝缘层的厚度大于或等于35nm，且小于或等于40nm；

栅绝缘层包括沟槽型时，第一绝缘层的厚度大于或等于8nm，且小于或等于10nm，第二绝缘层的厚度大于或等于50nm，且小于或等于60nm。

可选的，栅绝缘层包括平面型时，栅绝缘层的厚度小于或等于50nm；

栅绝缘层包括沟槽型时，栅绝缘层的厚度小于或等于70nm。

可选的，碳化硅衬底、外延层、源区和栅极多晶硅层的掺杂离子的类型均为N型；

体区的掺杂离子的类型均为P型。

可选的，碳化硅衬底、外延层、源区和栅极多晶硅层的掺杂离子的类型均为P型；

体区的掺杂离子的类型均为N型。

可选的，应变碳化硅场效应晶体管，还包括：

漏极电极，漏极电极位于碳化硅衬底远离外延层的一侧并与碳化硅衬底电连接；

所述碳化硅衬底的材料包括3C-碳化硅，所述应变碳化硅外延层的材料包括4H-碳化硅。

本发明实施例提供的应变碳化硅场效应晶体管的栅绝缘层包括层叠设置的至少一层第一绝缘层和至少一层第二绝缘层，第一绝缘层位于第二绝缘层靠近碳化硅衬底的一侧；第二绝缘层的介电常数大于第一绝缘层的介电常数。这样设置，使得介电常数较高的第二绝缘层位于介电常数较低的第一绝缘层远离碳化硅衬底的一侧，使得第一绝缘层能较好的平衡栅绝缘层的应力。另一方面，通过设置介电常数较高的第二绝缘层，增大了栅绝缘层的电容，降低了应变碳化硅场效应晶体管的沟道电阻，进而提高了单位芯片面积的电流密度，降低了芯片的生产成本。又一方面，通过设置外延层为应变碳化硅外延层，外延层的热膨胀系数与碳化硅衬底的热膨胀系数不同，来引起应变碳化硅外延层在沟道附近形成应变区域，提高沟道载流子的迁移率，进而降低沟道的电阻。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是本发明实施例提供的一种应变碳化硅场效应晶体管的结构示意图；

图2是本发明实施例提供的另一种应变碳化硅场效应晶体管的结构示意图；

图3是本发明实施例提供的又一种应变碳化硅场效应晶体管的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

基于上述技术问题，本实施例提出了以下解决方案：

图1是本发明实施例提供的一种应变碳化硅场效应晶体管的结构示意图。参见图1，本发明实施例提供的应变碳化硅场效应晶体管包括碳化硅衬底1；设置于碳化硅衬底1一侧的外延层2；外延层2为应变碳化硅外延层；外延层2的热膨胀系数与碳化硅衬底1的热膨胀系数不同；体区3和源区4，均位于外延层2远离碳化硅衬底1的一侧；源区4位于体区3远离碳化硅衬底1的一侧；栅绝缘层5，设置于外延层2远离碳化硅衬底1的一侧；栅极多晶硅层6，栅极多晶硅层6设置于栅绝缘层5远离碳化硅衬底1的一侧；体区3和源区4均位于栅极多晶硅层6的两侧；源极9，位于体区3远离碳化硅衬底1的一侧，并与源区4电连接；栅绝缘层5包括层叠设置的至少一层第一绝缘层51和至少一层第二绝缘层52；第一绝缘层51位于第二绝缘层52靠近碳化硅衬底1的一侧；第二绝缘层52的介电常数大于第一绝缘层51的介电常数。

具体的，碳化硅衬底1可以为重掺杂第一导电类型半导体碳化硅衬底1。外延层2可以为轻掺杂的第一导电类型半导体漂移层。体区3可以为轻掺杂的第二导电类型的半导体阱区。源区4可以为重掺杂的第一导电类型的半导体。应变碳化硅场效应晶体管还可以包括加强区。加强区可以为重掺杂的第二导电类型的半导体。栅绝缘层5至少部分覆盖外延层2，至少部分栅绝缘层5与体区3和源区4相邻设置。栅极多晶硅层6设置于栅绝缘层5远离碳化硅衬底1的一侧。源区4和体区3形成沟道。栅绝缘层5用于将栅极多晶硅层6与体区3间隔开。

当栅极多晶硅层6上的偏压大于阈值电压时，在体区3中形成沟道区，在漏极高电压的作用下，电子从源极9流出，依次经过沟道区和外延层2，然后进入碳化硅衬底1，从漏极流出，形成完整的电流通路，应变碳化硅场效应晶体管处于导通状态。当栅极多晶硅层6上的偏压小于阈值电压时，应变碳化硅场效应晶体管处于关断状态。

通过设置栅绝缘层5包括层叠设置的至少一层第一绝缘层51和至少一层第二绝缘层52，第一绝缘层51位于第二绝缘层52靠近碳化硅衬底1的一侧，第二绝缘层52的介电常数大于第一绝缘层51的介电常数，使得栅绝缘层5至少包括两种介电常数。由于介电常数越高，栅绝缘层5的电容越大。在栅绝缘层5的厚度不变的情况下，这样设置使得栅绝缘层5的电容增大。

由于应变碳化硅场效应晶体管的沟道电阻与栅绝缘层5的电容呈反比，通过设置第二绝缘层52的介电常数大于第一绝缘层51的介电常数，使得栅绝缘层5的电容增大，降低了应变碳化硅场效应晶体管的沟道电阻，提高了单位芯片面积的电流密度，降低了芯片的生产成本。

通过设置第一绝缘层51位于第二绝缘层52靠近碳化硅衬底1的一侧，第一绝缘层51一般采用与外延材料热膨胀系数相匹配的介电材料，可以较好地释放第一绝缘层51与外延材料之间的应力，进一步改善应变碳化硅场效应晶体管的性能。

通过设置外延层2为应变碳化硅外延层，外延层2的热膨胀系数与碳化硅衬底1的热膨胀系数不同，使得外延层2产生机械应变。示例性的，可以设置应变碳化硅外延层的热膨胀系数小于碳化硅衬底1的热膨胀系数，或者应变碳化硅外延层的热膨胀系数大于碳化硅衬底1的热膨胀系数。由于沟道载流子可以通过产生机械应变的外延层2迁移，提高了沟道载流子的迁移率。由于沟道的电子迁移率与沟道的电阻呈负相关，进而降低了沟道的电阻。本实施例提供的应变碳化硅场效应晶体管的栅绝缘层5包括层叠设置的至少一层第一绝缘层51和至少一层第二绝缘层52，第一绝缘层51位于第二绝缘层52靠近碳化硅衬底1的一侧；第二绝缘层52的介电常数大于第一绝缘层51的介电常数。这样设置，使得介电常数较高的第二绝缘层52位于介电常数较低的第一绝缘层51远离碳化硅衬底1的一侧，使得与外延材料热膨胀系数相匹配的介电材料51，可以较好地释放第一绝缘层51与外延材料之间的应力，能较好的平衡栅绝缘层5的应力。另一方面，通过设置介电常数较高的第二绝缘层52，增大了栅绝缘层5的电容，降低了应变碳化硅场效应晶体管的沟道导通电阻，进而提高了单位芯片面积的电流密度，有效降低芯片生产成本。又一方面，通过设置外延层2为应变碳化硅外延层，外延层2的热膨胀系数与碳化硅衬底1的热膨胀系数不同，来引起应变碳化硅外延层在沟道附近形成应变区域，提高沟道载流子的迁移率，进而降低沟道的电阻。

可选的，在上述各实施例的基础上，继续参见图1，外延层2的晶格常数与所述碳化硅衬底1的晶格常数不同。

具体的，外延层2的晶格常数与碳化硅衬底1的晶格常数不同，由于晶格常数不同，晶格结构也不同。外延层2的晶格结构与碳化硅衬底1的晶格结构的变化，使得外延层2的能带结构发生改变。因此通过引入外延层2适当的应变，可以减小载流子的有效质量，降低载流子传输过程的散射概率，从而提高载流子的迁移率，进一步降低了沟道的电阻。

可选的，在上述各实施例的基础上，继续参见图1，第二绝缘层52在碳化硅衬底1的正投影完全覆盖第一绝缘层51在碳化硅衬底1的正投影。

具体的，这样设置使得第一绝缘层51远离碳化硅衬底1的一侧均设置有介电常数较高的第二绝缘层52，使得栅绝缘层5的各处电容均较大，进一步降低应变碳化硅场效应晶体管的栅绝缘层5的电阻，进而提高了单位芯片面积的电流密度，有效降低芯片生产成本。

可选的，图2是本发明实施例提供的另一种应变碳化硅场效应晶体管的结构示意图。在上述实施例的基础上，参见图2，本发明实施例提供的应变碳化硅场效应晶体管的栅绝缘层5，包括：至少两层第一绝缘层51和至少一层第二绝缘层52；第二绝缘层52设置于相邻的两层第一绝缘层51之间。

具体的，这样设置使得介电常数不同的第一绝缘层51和第二绝缘层52交替设置，使得第一绝缘层51可以较好的缓冲栅绝缘层5上的应力，又能使得栅绝缘层5远离碳化硅衬底1的一侧也为第一绝缘层51，较好的改善栅绝缘层5远离碳化硅衬底1一侧的平坦度，便于在栅绝缘层5远离碳化硅衬底1的一侧制作栅极多晶硅层6。另一方面，在相邻两层第一绝缘层51之间设置介电常数较大的第二绝缘层52，进一步减小栅绝缘层5的沟道电阻，进一步改善应变碳化硅场效应晶体管的器件性能。

需要说明的是，继续参见图2，应变碳化硅场效应晶体管还可以包括加强区7，加强区7用于加强体区3。示例性的，体区3包括阱区，例如P型阱区，加强区7与体区3的类型相同，例如P+区。加强区7可以为重掺杂区，体区3可以为轻掺杂区。

可选的，在上述各实施例的基础上，继续参见图2，第一绝缘层51的材料可以包括氧化硅；第二绝缘层52的材料可以包括氮化硅、氧化铪或氧化铝等。

具体的，氧化硅介电常数是1.56。氮化硅的介电常数则在6～9之间。氧化铝介电常数约为9。氧化铪的介电常数约为20～25之间。

由于其中，C_ox为栅绝缘层5的介质电容，t_ox为栅绝缘层5的厚度，ε_ox为栅绝缘层5的介电常数。通过设置第二绝缘层52的材料可以包括介电常数较高的氮化硅、氧化铪或氧化铝等，可以较好的提高栅绝缘层5的介质电容。

由于其中，R_ch为沟道的电阻，L_channel为沟道的长度，W_channel为沟道的宽度，μ_n，channel为沟道的电子迁移率，C_ox为栅绝缘层5的介质电容，V_GS为应变碳化硅场效应晶体管的栅源电压，V_TH为应变碳化硅场效应晶体管的阈值电压。

由于栅绝缘层5的介质电容增大，使得应变碳化硅场效应晶体管的沟道电阻减小，进而降低了应变碳化硅场效应晶体管的沟道导通电阻，进而提高了单位应变碳化硅场效应晶体管的面积的电流密度，降低了应变碳化硅场效应晶体管的生产成本。

需要说明的是，继续参见图2，源区4与源极电极9连接，源极电极9的材料包括导电金属。

可选的，图3是本发明实施例提供的又一种应变碳化硅场效应晶体管的结构示意图。在上述各实施例的基础上，参见图3，栅绝缘层5的形状包括平面型或沟槽型。参见图2，栅绝缘层5包括平面型时，沿平行于碳化硅衬底1的方向，栅绝缘层5至少部分覆盖体区3，至少部分覆盖源区4以及至少部分覆盖外延层2。参见图3，栅绝缘层5包括沟槽型时，沿垂直于碳化硅衬底1的方向，栅绝缘层5至少部分覆盖体区3，至少部分覆盖源区4以及至少部分覆盖外延层2；沿垂直于碳化硅衬底1的方向，栅绝缘层5部分覆盖外延层2。

具体的，栅绝缘层5的形状包括平面型或沟槽型，应变碳化硅场效应晶体管包括平面型应变碳化硅场效应晶体管或沟槽型应变碳化硅场效应晶体管。应变碳化硅场效应晶体管可以包括对称的双沟槽型应变碳化硅场效应晶体管或不对称的单沟槽型场效应管，在此不作任何限定。

可选的，在上述各实施例的基础上，继续参见图2，栅绝缘层5包括平面型时，第一绝缘层51的厚度大于或等于8nm，且小于或等于12nm，第二绝缘层52的厚度大于或等于35nm，且小于或等于40nm。

具体的，这样设置，使得介电常数较高的第二绝缘层52的厚度大于介电常数较低的第一绝缘层51的厚度。设置第一绝缘层51的厚度大于或等于8nm，且小于或等于12nm，使得第一绝缘层51可以较好的缓冲栅绝缘层5的应力。设置第二绝缘层52的厚度大于或等于35nm，且小于或等于40nm，较好的增大栅绝缘层5的电容，进而降低沟道的电阻。

可选的，在上述各实施例的基础上，继续参见图3，栅绝缘层5包括沟槽型时，第一绝缘层51的厚度大于或等于8nm，且小于或等于10nm，第二绝缘层52的厚度大于或等于50nm，且小于或等于60nm。

具体的，沟槽型的栅绝缘层5的厚度过薄容易导致沟槽内的栅绝缘层5的耐压能力过低。设置栅绝缘层5包括沟槽型时，第一绝缘层51的厚度大于或等于8nm，且小于或等于10nm，第二绝缘层52的厚度大于或等于50nm，且小于或等于60nm，使得第二绝缘层52的厚度较厚，可以较好的改善栅绝缘层5的耐压能力，又能降低栅绝缘层5的电阻，进一步改善应变碳化硅场效应晶体管的器件性能。

可选的，在上述各实施例的基础上，继续参见图2，栅绝缘层5包括平面型时，栅绝缘层5的厚度小于或等于50nm。

具体的，栅绝缘层5的厚度过薄，使得应变碳化硅场效应晶体管的可靠性降低。栅绝缘层5的厚度过厚，会使得应变碳化硅场效应晶体管的阈值电压升高。设置栅绝缘层5包括平面型时，栅绝缘层5的厚度小于或等于50nm，使得栅绝缘层5的电阻较小，绝缘性能较好，阈值电压较稳定，进一步改善应变碳化硅场效应晶体管的器件性能。

可选的，在上述各实施例的基础上，继续参见图3，栅绝缘层5包括沟槽型时，栅绝缘层5的厚度小于或等于70nm。

具体的，当沟槽型的栅绝缘层5的厚度过薄时，沟槽型的应变碳化硅场效应晶体管的可靠性降低。当栅绝缘层5的厚度过厚时，沟槽型的应变碳化硅场效应晶体管的阈值电压会升高。设置栅绝缘层5包括沟槽型时，栅绝缘层5的厚度小于或等于70nm，使得沟槽型的应变碳化硅场效应晶体管的栅绝缘层5的电阻较小，绝缘性能较好，阈值电压较稳定，进一步改善应变碳化硅场效应晶体管的器件性能。

可选的，在上述各实施例的基础上，继续参见图2，碳化硅衬底1、外延层2、源区4和栅极多晶硅层6的掺杂离子的类型均为N型；体区3和加强区7的掺杂离子的类型均为P型。

可选的，在上述各实施例的基础上，继续参见图3，碳化硅衬底1、外延层2、源区4和栅极多晶硅层6的掺杂离子的类型均为P型；体区3和加强区7的掺杂离子的类型均为N型。

可选的，在上述各实施例的基础上，继续参见图2和图3，应变碳化硅场效应晶体管还可以包括：漏极电极8，漏极电极8位于碳化硅衬底1远离外延层2的一侧并与碳化硅衬底1电连接。漏极电极8的材料包括导电金属及导电金属合金。

此外，本实施例中半导体结构中的半导体材料可以采用硅或碳化硅或者氮化镓。可选的，栅极多晶硅层6为重掺杂多晶硅材料，源极和漏极可为导电金属合金材料。虽然SiC具有和Si一样能与O₂反应生成理想介质层SiO₂的优势。但是SiC中的C原子的存在，使得应变碳化硅场效应晶体管的栅氧界面比传统的Si基栅氧界面高近三个数量级的界面态密度，导致SiC场效应晶体管的沟道迁移率远远低于Si场效应晶体管的沟道迁移率，沟道电阻成为SiC MOSFET的主要电阻。其中，栅氧界面包括栅极多晶硅层6和栅绝缘层5之间的界面。

通过在制作栅绝缘层5的第一绝缘层51的氧化工艺后，加入氮化工艺，NO或N₂O退火工艺。栅绝缘层5包括层叠设置的至少一层第一绝缘层51和至少一层第二绝缘层52，第一绝缘层51位于第二绝缘层52靠近碳化硅衬底1的一侧；第二绝缘层52的介电常数大于第一绝缘层51的介电常数。这样设置，使得沟道迁移率由10cm²/(V·s)以下，增加到20cm²/(V·s)左右，沟道电阻减少50％以上，应变碳化硅场效应晶体管的界面陷阱引起的阈值电压漂移问题也得到改善，提升了SiC MOSFET的器件性能和产品可靠性。

可选的，在上述各实施例的基础上，继续参见图2碳化硅衬底1的材料包括3C-碳化硅，应变碳化硅外延层的材料包括4H-碳化硅。

具体的，应变碳化硅外延层可以包括压应变硅和张应变硅。压应变硅为硅原子间距收缩的应变材料。张应变硅为硅原子间距扩张的应变材料。压应变硅所产生的应力称为压应力或压缩应力。张应变硅所产生的应力为张应力或拉伸应力。

一种可选的实施方式，提供碳化硅衬底1，对碳化硅衬底1进行n型重掺杂。在碳化硅衬底1的一侧生长4H-碳化硅，形成外延层2。对外延层2进行轻掺杂，形成n型掺杂区。

另一种可选的实施方式，可以通过工艺手段，如多次化学气象沉积(CVD)，多次刻蚀的手段，在靠近源区4一侧的外延层2上选择性外延生长4H-碳化硅，并对4H-碳化硅进行N型掺杂。在靠近漏极电极8的一侧的外延层2上选择性外延生长4H-碳化硅，并对4H-碳化硅进行N型掺杂。或者，对整个外延层2均采用4H-碳化硅形成，并对4H-碳化硅进行N型掺杂，在此不作任何限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种应变碳化硅场效应晶体管，其特征在于，包括：

碳化硅衬底；

设置于所述碳化硅衬底一侧的外延层；所述外延层为应变碳化硅外延层；所述外延层的热膨胀系数与所述碳化硅衬底的热膨胀系数不同；

体区和源区，均位于所述外延层远离所述碳化硅衬底的一侧；所述源区位于所述体区远离所述碳化硅衬底的一侧；

栅绝缘层，设置于所述外延层远离所述碳化硅衬底的一侧；

栅极多晶硅层，所述栅极多晶硅层设置于所述栅绝缘层远离所述碳化硅衬底的一侧；

所述体区和所述源区均位于所述栅极多晶硅层的两侧；

源极，位于所述体区远离所述碳化硅衬底的一侧，并与所述源区电连接；

所述栅绝缘层包括层叠设置的至少一层第一绝缘层和至少一层第二绝缘层；所述第一绝缘层位于所述第二绝缘层靠近所述碳化硅衬底的一侧；

所述第二绝缘层的介电常数大于所述第一绝缘层的介电常数。

2.根据权利要求1所述的应变碳化硅场效应晶体管，其特征在于，

所述外延层的晶格常数与所述碳化硅衬底的晶格常数不同；

所述第二绝缘层在所述碳化硅衬底的正投影完全覆盖所述第一绝缘层在所述碳化硅衬底的正投影。

3.根据权利要求1所述的应变碳化硅场效应晶体管，其特征在于，所述栅绝缘层，包括：

至少两层所述第一绝缘层和至少一层所述第二绝缘层；

所述第二绝缘层设置于相邻的两层所述第一绝缘层之间。

4.根据权利要求1所述的应变碳化硅场效应晶体管，其特征在于，

所述第一绝缘层的材料包括氧化硅；所述第二绝缘层的材料包括氮化硅、氧化铪或氧化铝。

5.根据权利要求1所述的应变碳化硅场效应晶体管，其特征在于，

所述栅绝缘层的形状包括平面型或沟槽型；

所述栅绝缘层包括平面型时，沿平行于所述碳化硅衬底的方向，所述栅绝缘层至少部分覆盖所述体区，至少部分覆盖所述源区以及至少部分覆盖所述外延层；

所述栅绝缘层包括沟槽型时，沿垂直于所述碳化硅衬底的方向，所述栅绝缘层至少部分覆盖所述体区，至少部分覆盖所述源区以及至少部分覆盖所述外延层；沿垂直于所述碳化硅衬底的方向，所述栅绝缘层部分覆盖所述外延层。

6.根据权利要求5所述的应变碳化硅场效应晶体管，其特征在于，

所述栅绝缘层包括平面型时，所述第一绝缘层的厚度大于或等于8nm，且小于或等于12nm，第二绝缘层的厚度大于或等于35nm，且小于或等于40nm；

所述栅绝缘层包括沟槽型时，所述第一绝缘层的厚度大于或等于8nm，且小于或等于10nm，第二绝缘层的厚度大于或等于50nm，且小于或等于60nm。

7.根据权利要求5所述的应变碳化硅场效应晶体管，其特征在于，

所述栅绝缘层包括平面型时，所述栅绝缘层的厚度小于或等于50nm；

所述栅绝缘层包括沟槽型时，所述栅绝缘层的厚度小于或等于70nm。

8.根据权利要求1所述的应变碳化硅场效应晶体管，其特征在于，

所述碳化硅衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为N型；

所述体区的掺杂离子的类型均为P型。

9.根据权利要求1所述的应变碳化硅场效应晶体管，其特征在于，

所述碳化硅衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为P型；

所述体区的掺杂离子的类型均为N型。

10.根据权利要求1所述的应变碳化硅场效应晶体管，其特征在于，所述碳化硅场效应晶体管，还包括：

漏极电极，所述漏极电极位于所述碳化硅衬底远离所述外延层的一侧并与所述碳化硅衬底电连接；

所述碳化硅衬底的材料包括3C-碳化硅，所述应变碳化硅外延层的材料包括4H-碳化硅。