JP4410222B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4410222B2
JP4410222B2 JP2006171593A JP2006171593A JP4410222B2 JP 4410222 B2 JP4410222 B2 JP 4410222B2 JP 2006171593 A JP2006171593 A JP 2006171593A JP 2006171593 A JP2006171593 A JP 2006171593A JP 4410222 B2 JP4410222 B2 JP 4410222B2
Authority
JP
Japan
Prior art keywords
semiconductor region
insulating film
less
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006171593A
Other languages
English (en)
Other versions
JP2008004693A (ja
Inventor
敦寛 木下
淳二 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006171593A priority Critical patent/JP4410222B2/ja
Priority to TW096121025A priority patent/TWI437707B/zh
Priority to US11/812,609 priority patent/US20080001224A1/en
Priority to CN2007101120424A priority patent/CN101093854B/zh
Publication of JP2008004693A publication Critical patent/JP2008004693A/ja
Priority to US12/585,034 priority patent/US8343870B2/en
Application granted granted Critical
Publication of JP4410222B2 publication Critical patent/JP4410222B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

本発明は、半導体装置に係り、特にソースおよびドレイン部分の改良をはかったＭＩＳ型電界効果トランジスタを有する半導体装置及びその製造方法に関する。
半導体集積回路の高性能化には、その構成要素である電界効果トランジスタの高性能化が必須である。素子の高性能化に対する指導原理は微細化であり、これまで微細化によって素子性能の向上が進められてきた。ところが、微細化が進むにつれ、解決すべき技術的な障壁も同時に高くなってきており、国際半導体ロードマップによると、特にソースおよびドレイン部の形成技術に関して、６５ｎｍ世代以降の１０〜２０ｎｍ接合（ドレイン・エクステンション部）の解は見えていない状況である。
このような背景において、短チャネル効果耐性の向上とジャンクションリーク（ＪＬ）の抑制を両立させる目的で、不純物偏析技術を適用したショットキーソースおよびドレインを用いたデバイスが提案されている（特許文献１）。特に４５ｎｍ以降の世代では、ゲート長が短くなるためにキャリアの散乱に起因するチャネル抵抗がドレイン電流劣化の支配要因でなくなることもあり、微細化のみによる性能向上が技術的に非常に困難である。そこで、更なる性能向上を実現するためには、高速なキャリアをチャネルに注入することができるというショットキー接合の特徴を最大限に利用した、ショットキーソース・ドレインを用いたデバイスが望まれている（非特許文献１）。しかしながら、従来のショットキーソース・ドレインを用いたデバイス構造では、上記のようなショットキーソース・ドレインのメリットを必ずしも最大限に活かしていないという問題があった。
特開２００５−１０１５８８号公報 Ｋ．Ｕｃｉｄａ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７６，３９９２ （２０００）
このように従来のショットキーソース・ドレインを用いたデバイスは、短チャネル効果とジャンクションリークの抑制に対してはメリットがあるものの、高速なキャリアをチャネルに注入することができるというショットキーソース・ドレインのメリットを必ずしも最大限に活かしていないという問題があった。すなわち、ショットキーソース・ドレインによる注入速度の向上を利用してデバイス性能を改善するためには、デバイス構造を最適化する必要があるが、従来は必ずしも最適なデバイス構造が明確とはいえなかった。
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、短チャネル効果やジャンクションリークを効果的に抑制しながら、同時に、キャリアの注入速度向上による性能向上を図れるデバイス構造を備えた電界効果トランジスタを有する半導体装置およびその製造方法を提供することにある。
本発明の一態様の電界効果トランジスタは、
表面部にチャネル領域が形成される第１導電型の第１の半導体領域と、
前記チャネル領域上にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介して形成されたゲート長が８０ｎｍ以下のゲート電極と、
前記チャネル領域の両側に形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極と前記チャネル領域との間に形成され、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域と、
前記ソース電極およびドレイン電極と第１及び第２の半導体領域との間に形成されている前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域と、
前記ゲート電極の両側面に形成された膜厚が８ｎｍ以下の側壁絶縁膜を具備し、
前記側壁絶縁膜と、前記ソース電極およびドレイン電極が、０より大きく３０ｎｍ以下の距離をおいて離間している電界効果トランジスタを有することを特徴とする。
ここで、前記第３の半導体領域のソース電極およびドレイン電極界面での不純物濃度が８×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３、
前記ソース電極およびドレイン電極界面から深さ２０ｎｍにおける前記第３の半導体領域の不純物濃度が前記第３の半導体領域のソース電極およびドレイン電極界面での不純物濃度の１／１０以下、
前記第２の半導体領域がゲート絶縁膜界面で最大不純物濃度を有し前記最大不純物濃度が前記第３の半導体領域のソース電極およびドレイン電極界面での不純物濃度の１／２以下、
前記ゲート絶縁膜界面から深さ３０ｎｍにおける前記第２の半導体領域の不純物濃度が前記第２の半導体領域のゲート絶縁膜界面での不純物濃度の１／１０以下であることが望ましい。
ここで、前記第２の半導体領域と前記第１の半導体領域の間に、前記第１の半導体領域よりも不純物濃度の高い第１導電型の第４の半導体領域が形成されていることが望ましい。
ここで、前記第３の半導体領域の底部と前記第１の半導体領域の間に、第２導電型の第５の半導体領域が形成されていることが望ましい。
本発明の一態様の電界効果トランジスタの製造方法は、
第１導電型の第１の半導体領域上にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介してゲート長が８０ｎｍ以下のゲート電極を形成する工程と、
前記ゲート電極の両側面に膜厚が８ｎｍ以下の側壁絶縁膜を形成する工程と、
前記ゲート電極および前記側壁絶縁膜をマスクに前記第１の半導体領域に不純物をイオン注入し、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域を形成する工程と、
前記側壁絶縁膜の両側面に膜厚が３０ｎｍ以下の第２の側壁絶縁膜を形成する工程と、
前記第２導電型の第２の半導体領域の一部を、前記第２の半導体領域深さよりも深い領域までシリサイド化して、ソース電極およびドレイン電極を形成すると共に、シリサイドからの偏析により、前記ソース電極およびドレイン電極と第１及び第２の半導体領域との界面に、前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域を形成する工程と、
を含むことを特徴とする。
本発明の一態様の電界効果トランジスタの製造方法は、
第１導電型の第１の半導体領域上にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介してゲート長が８０ｎｍ以下のゲート電極を形成する工程と、
前記ゲート電極の両側面に下部側面がスソ引き形状を有し、スソのない部分の膜厚が８ｎｍ以下であり、スソの長さが３０ｎｍ以下の側壁絶縁膜を形成する工程と、
前記ゲート電極および前記側壁絶縁膜をマスクに前記第１の半導体領域に不純物をイオン注入し、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域を形成する工程と、
前記第２導電型の第２の半導体領域の一部を、前記第２の半導体領域深さよりも深い領域までシリサイド化して、ソース電極およびドレイン電極を形成すると共に、シリサイドからの偏析により、前記ソース電極およびドレイン電極と第１及び第２の半導体領域との界面に、前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域を形成する工程と、
を含むことを特徴とする。
ここで、上記２つの製造方法において、先の製造方法における前記第２の側壁絶縁膜を形成する工程と、後の製造方法における前記側壁絶縁膜を形成する工程において、基板ほれ量が８ｎｍ以下であることが望ましい。
本発明の一態様の電界効果トランジスタの製造方法は、
第１導電型の第１の半導体領域上の一部にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介してゲート長が８０ｎｍ以下のゲート電極を形成する工程と、
前記ゲート電極の側壁絶縁膜となる絶縁膜を堆積する工程と、
前記側壁絶縁膜となる絶縁膜を異方性エッチングにより下層が露出しない限度でエッチングする工程と、
前記側壁絶縁膜となる絶縁膜上から、前記第１の半導体領域に不純物をイオン注入し、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域を形成する工程と、
下層が露出しない限度でエッチングした前記側壁絶縁膜となる絶縁膜をエッチングし、前記ゲート電極の両側面に下部側面がスソ引き形状を有し、スソのない部分の膜厚が８ｎｍ以下であり、スソの長さが３０ｎｍ以下の側壁絶縁膜を形成する工程と、
前記第２導電型の第２の半導体領域の一部を、前記第２の半導体領域深さよりも深い領域までシリサイド化して、ソース電極およびドレイン電極を形成すると共に、シリサイドからの偏析により、前記ソース電極およびドレイン電極と第１及び第２の半導体領域との界面に、前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域を形成する工程と、
を含むことを特徴とする。
本発明によれば、短チャネル効果やジャンクションリークを効果的に抑制しながら、同時に、キャリアの注入速度向上による性能向上を図れるデバイス構造を備えた電界効果トランジスタを有する半導体装置及びその製造方法を提供することが可能となる。
以下、図面を用いて本発明の実施の形態について説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るＭＩＳ型電界効果トランジスタの素子構造を示す断面図である。
ｐ型のシリコン基板（第１の半導体領域）１００上にゲート絶縁膜１０１を介してポリシリコン・ゲート電極１０２が形成され、その上にゲート・シリサイド１０３が形成されている。ここでは、ゲート電極１０２がポリシリコンで形成されている例を示しているが、１０２と１０３を単一の金属層で形成するメタルゲート構造としても構わない。
ゲート電極１０２、１０３の両側面には、シリコン窒化膜のゲート側壁絶縁膜１０４が形成されている。そして、ゲート電極１０２下のチャネル領域を挟んでシリコン基板１００内には、ソースおよびドレイン領域１０５〜１０７が形成されている。このソースおよびドレイン領域は、ｎ型のエクステンション拡散層（第２の半導体領域）１０５、ソースおよびドレイン・シリサイド（ソース電極およびドレイン電極）１０７、ｎ＋型の高濃度不純物層（第３の半導体領域）１０６からなっている。なお、この第３の半導体領域中の不純物は、ソースおよびドレイン電極１０７の作製時に、第２の半導体領域中の不純物が偏析することで形成されている。
本実施の形態の特徴は、図１に示すように、ソース・ドレイン・シリサイド１０７の界面が、ゲート側壁絶縁膜１０４から離間（オフセット）した構造となっている（Ｌ１＞０）ことにある。
このように、ソース・ドレイン・シリサイド１０７の界面が、ゲート側壁絶縁膜１０４から離間した構造をとることにより、ソースからのキャリアの注入速度の低下を抑制するという顕著な作用・効果が得られる。
図２のバンド図を用いて、この作用・効果について説明する。図２（ａ）は、ゲート側壁絶縁膜とソース・ドレイン・シリサイド界面から離間（Ｌ１＞０）した本実施の形態の電界効果トランジスタの模式断面図とバンド図であり、図２（ｂ）は、ゲート側壁絶縁膜とソース・ドレイン・シリサイドが重なっていた（Ｌ１≦０）従来技術のショットキーソース・ドレインを用いた電界効果トランジスタの模式断面図およびそのバンド図である。
本実施の形態においては、図２（ａ）のように、ソースのフェルミレベルとチャネルのポテンシャルトップの間にエネルギー差（ΔＥ）を与えることでキャリアの注入速度を増している。ところが、図２（ｂ）に示すように、従来技術の電界効果トランジスタのようにソースメタルがゲート電極に近すぎると、ソースのショットキー障壁がゲート電界を緩和し、キャリアの注入速度を稼ぐことができなくなる。特に、ゲート側壁絶縁膜とその上層膜の界面では、ゲート電極側面から回り込むゲート電界の電気力線が終端する。このため、ソース・ドレイン・シリサイド１０７の界面が、ゲート側壁絶縁膜１０４に重なる（Ｌ１≦０）時に、特に、ソースのショットキー障壁によるゲート電界緩和効果が顕著になり上記エネルギー差が減少し、キャリアの注入速度の低下が大きくなる。したがって、ソース・ドレイン・シリサイド１０７の界面が、ゲート側壁絶縁膜１０４から離間（オフセット）（Ｌ１＞０）した本実施の形態の構造をとることにより、ソース・ドレインからのキャリアの注入速度の低下を抑制するという上記の作用・効果が得られることになる。
なお、本実施の形態の作用・効果はゲート側壁絶縁膜を構成する材料が、ゲート側壁絶縁膜の上層膜よりも高い誘電率を有する時、例えば、ゲート側壁絶縁膜がシリコン窒化膜、上層膜がシリコン酸化膜であるような場合に、特に、ゲート電極側面から回り込むゲート電界の界面における電気力線の収束が顕著になるため有効である。しかしながら、同一の誘電率を有する場合、例えば、ゲート側壁絶縁膜および上層膜がともにシリコン窒化膜であったとしても、その界面に存在する界面準位の影響によって、ゲート電界の電気力線の終端が生じるため、上記、作用・効果が得られる点については変わらない。
次に、本実施の形態の電界効果トランジスタの特性のシミュレーション結果について、図面を参照しつつ以下説明する。なお、シミュレーションにおいては、各パラメータの基準値を、ゲート長（Ｌ）＝３０ｎｍ、ゲート絶縁膜のＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）＝１．２ｎｍ、ゲート側壁絶縁膜の側壁膜厚＝８ｎｍ、ゲート側壁絶縁膜―ソース・ドレイン・シリサイド界面の離間距離（Ｌ１）＝１０ｎｍとし、条件振りを行わないパラメータについては上記基準値に固定して計算を実行した。また、側壁膜厚および離間距離（Ｌ１）は、ゲートに対し両側方向に対称的に変化させて計算をおこなっている。ドレイン電流の増加率については、同等の待機電流特性を有する拡散層をソース・ドレインとする電界効果トランジスタを比較対象とした。
まず、図３に、ドレイン電流のゲート側壁絶縁膜―ソース・ドレイン・シリサイド界面の離間距離（Ｌ１）依存性を示す。ゲート側壁膜厚については３条件（１０ｎｍ、１２ｎｍ、１４ｎｍ）で算出した。
図から明らかなように、側壁膜厚に関わらず、離間距離Ｌ１が０を超える領域からドレイン電流が急激に増加していることが確認される。また、離間距離が大きくなるとドレイン電流の減少が始まる。これは、離間部分の拡散層抵抗の影響が大きくなることによる。
以上の結果より、離間距離Ｌ１は、０より大きく３０ｎｍ以下であることが望ましい。なぜなら、従来のソース・ドレイン・シリサイド界面が側壁絶縁膜にオーバーラップした電界効果トランジスタよりドレイン電流が大きくなる領域だからである。また、４ｎｍ以上２０ｎｍ以下であることがより望ましい。なぜなら、この領域において、ドレイン電流が極大値を有するからである。
次に、図４にドレイン電流の増加率のゲート長（Ｌ）依存性を示す。図から明らかなように、本実施の形態の電界効果トランジスタにおいては、ゲート長が短くなるにつれ、従来の拡散層をソース・ドレインとする電界効果型トランジスタに比較してドレイン電流特性が向上する。これは、ゲート長が短くなること、すなわち、チャネル長が短くなることで、寄生抵抗に対しチャネル抵抗が相対的に小さくなるため、キャリアの注入速度を向上させる本実施の形態の効果がより顕著にあらわれてくるためである。
以上の結果より、ゲート長（Ｌ）は、ドレイン電流が従来の電界効果型トランジスタ同等以上となる８０ｎｍ以下であることが望ましく、さらに、ドレイン電流の増加率が１０％以上（１．１倍のドレイン電流）となる３０ｎｍ以下であることがより望ましい。

次に、図５にドレイン電流の増加率のゲート絶縁膜ＥＯＴ依存性を示す。図から明らかなように、本実施の電界効果トランジスタにおいては、ＥＯＴが薄くなるにつれ、従来の拡散層をソース・ドレインとする電界効果型トランジスタに比較してドレイン電流特性が向上する。これは、ＥＯＴが薄くなることで、エクステンション拡散層１０５（図１）を通じて偏析層１０６（図１）のポテンシャルをより効果的に変調することが可能になり、寄生抵抗を増やすことなくキャリアの注入速度をあげることが可能になるためである。
以上の結果より、ゲート絶縁膜ＥＯＴは、ドレイン電流の増加率が０％以上、すなわち従来の電界効果トランジスタ特性と同等以上となる４ｎｍ以下であることが望ましく、さらにドレイン電流が増加する１．３ｎｍ以下であることがより望ましい。


次に、図６にドレイン電流のゲート側壁絶縁膜の膜厚依存性を示す。図から明らかように、本実施の電界効果トランジスタにおいては、側壁膜厚が厚くなるにつれ、ドレイン電流特性が劣化する。これは、側壁膜厚が厚くなることにより、側壁下のエクステンション拡散層の寄生抵抗の影響が増大するためである。
以上の結果より、側壁膜厚は、ドレイン電流特性の劣化が顕著でない１０ｎｍ以下であることが望ましく、ドレイン電流特性の劣化がみられない８ｎｍ以下であることがより望ましい。
また、本実施の形態の電界効果トランジスタにおいては、ｎ＋型の高濃度不純物層（第３の半導体領域）１０６のソース電極およびドレイン電極界面での不純物濃度が８×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３、かつ、ソース・ドレイン電極界面から深さ２０ｎｍの不純物濃度がソース電極およびドレイン電極界面での不純物濃度の１／１０以下であることが望ましい。すなわち、界面から不純物濃度が１桁低下する点までの深さは２０ｎｍ以下とすることが望ましい。これは、前記以下の濃度ではショットキーバリアの低下が不十分で電流が低下してしまうこと，また，前記以上の深さではキャリアがソースからドレインへと走行する際に，不純物層の抵抗によって注入速度が低下してしまうことによる。
また、ｎ型のエクステンション拡散層（第２の半導体領域）１０５がゲート絶縁膜界面で最大不純物濃度を有しその最大不純物濃度がｎ＋型の高濃度不純物層（第３の半導体領域）１０６のソース電極およびドレイン電極界面での不純物濃度の１／２以下であり、かつ、ゲート絶縁膜界面から深さ３０ｎｍにおける不純物濃度がゲート絶縁膜界面での濃度の１／１０以下であることが望ましい。すなわち、界面から不純物濃度が１桁低下する点までの深さは３０ｎｍ以下とすることが望ましい。これは、前記以下の濃度ではショットキーバリアの低下が不十分で電流が低下してしまうこと，また，前記以上の深さではキャリアがソースからドレインへと走行する際に，不純物層の抵抗によって注入速度が低下してしまうことによる。
次に、本実施の形態の電界効果トランジスタの第１の製造方法について、図７〜図１２を参照して説明する。
まず、図７に示すように、面方位（１００）面のｐ型シリコン基板（第１の半導体領域）１００上に素子分離領域（図示せず）を形成後、ゲート絶縁膜１０１をＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）にして１．２ｎｍ程度形成し、ゲート電極１０２となるポリシリコン膜を減圧化学的気相堆積（以下ＬＰ−ＣＶＤともいう）法によって１００〜１５０ｎｍ程度堆積する。続いて、リソグラフィー技術および反応性イオンエッチング（以下ＲＩＥともいう）等のエッチング技術により、ゲート絶縁膜１０１及びゲート電極１０２をパターン形成する。必要ならば、ここで１〜２ｎｍのポスト酸化を行う。
次に、図８に示すように、シリコン窒化膜をＬＰ−ＣＶＤ法によって８ｎｍ程度堆積した後、ＲＩＥ法によってエッチバックすることにより、シリコン窒化膜をゲート電極１０２の側面部にのみ残す。これにより、ゲート側壁絶縁膜１０４を形成する。
ここでは、シリコン窒化膜一層のみの側壁を用いているが、例えば、ＴＥＯＳ酸化膜３ｎｍ程度、シリコン窒化膜５ｎｍを積層した積層側壁絶縁膜を形成すると、側壁絶縁膜下面へのキャリアトラップが抑制されるため、信頼性の観点からより望ましい。
次に、図９に示すように、不純物としてドーズ２×１０１５ｃｍ―２以上のＡｓを２ＫｅＶ以下（より望ましくは１ＫｅＶ以下）でイオンインプランテーションして、ｎ型のエクステンション層（第２の半導体領域）１０５を形成する。ここで、１０３０〜１０５０℃のスパイクアニールを行い、不純物の活性化を行う。
次に、図１０に示すように、ＴＥＯＳ酸化膜を１０ｎｍ程度ＬＰ−ＣＶＤ法により堆積し、ＲＩＥ法によりエッチバックすることによって、第２の側壁絶縁膜１１２を形成する。
次に、シリコン基板１００表面を希フッ酸などによって洗浄後、図１１に示すようにＮｉを７〜１１ｎｍ（より望ましくは９ｎｍ以下）スパッタし、３５０℃で３０秒程度熱処理を行うことにより、ソース、ドレインおよびゲート電極のシリコンをシリサイド化する。この時、ソース、ドレインについては、ｎ型のエクステンション層（第２の半導体領域）１０５よりも深い位置までシリサイド化される。その後、硫酸と過酸化水素水との混合溶液等により、未反応のＮｉを除去する。さらに、５００℃で３０秒程度の熱処理を行い、ソース・ドレイン・シリサイド１０７、ゲート・シリサイド１０３を形成する。この時、同時にｎ型のエクステンション層（第２の半導体領域）１０５中のＡｓ不純物がシリサイド化によって偏析し、ソース・ドレイン・シリサイド１０７と、シリコン基板（第１の半導体領域）１００およびｎ型のエクステンション層（第２の半導体領域）１０５との界面に、ｎ型のエクステンション層（第２の半導体領域）１０５より高濃度のｎ＋型の高濃度不純物層（第３の半導体領域）１０６が形成される。
その後、図１２に示すように、ＴＥＯＳ酸化膜によって形成されている第２の側壁絶縁膜１１２を希フッ酸などによって剥離することにより、図１に示したような構造が得られる。
このような、第１の製造方法によれば、第２の側壁絶縁膜１１２を形成するＴＥＯＳ酸化膜の堆積膜厚を変更することにより、容易に、ゲート側壁絶縁膜１０４―ソース・ドレイン・シリサイド１０７界面の離間距離（Ｌ１）を所望の値に設定することが可能となる。
なお、この第１の製造方法においては、ＴＥＯＳ酸化膜をＲＩＥ法によりエッチバックすることによって第２の側壁絶縁膜１１２を形成する際の、基板ほれ量の制御が重要となる。図１３に示すように、ＴＥＯＳ酸化膜のＲＩＥ時に条件によっては、オーバーエッチングによりシリコン基板１００がほられてしまう。ここで、基板ほれ量とは、エッチバック時にオーバーエッチングによりシリコン基板表面からシリコンが深さ方向へエッチングされる厚さをいう。
図１４にこの時の基板ほれ量とドレイン電流の増加率との関係を示す。ここで、基板ほれ量以外のパラメータは、先述の基準値に固定してシミュレーションを行った。図から明らかなように、ほれ量が増加するにしたがい、ドレイン電流特性が劣化する。これは、基板がほれることにより、ソース・ドレイン・シリサイド１０７の形成がゲート絶縁膜方向へより進行するため、実質的に離間距離Ｌ１が短くなる、あるいは、オーバーラップすることによると考えられる。
以上の結果より、基板ほれ量を、ドレイン電流の増加率が０％以上、すなわち従来の電界効果トランジスタ特性と同等以上となる８ｎｍ以下、より好ましくは、ドレイン電流がさらに増加する６ｎｍ以下となるようエッチング条件および時間を制御することが望ましい。
また、製造方法においては、図１３に示すように、先に形成されているｎ型のエクステンション層（第２の半導体領域）１０５が除去され、寄生抵抗が上昇することをさける観点からも、基板ほれ量を最小限に制御することが望ましい。
次に、本実施の形態の電界効果トランジスタの第２の製造方法について、図１５〜図２０を参照して説明する。
まず、図１５に示すように、第１の製造方法同様と同様にして、ゲート絶縁膜１０１及びゲート電極１０２をパターン形成する。必要ならば、ここで１〜２ｎｍのポスト酸化を行う。
次に、図１６に示すように、シリコン窒化膜をＬＰ−ＣＶＤ法によって８ｎｍ程度堆積した後、エッチバックすることにより、ゲート側壁絶縁膜１０４を形成する。この時、ゲート側壁絶縁膜１０４は、図のように下部側面がスソ引き形状を有するように加工する。この加工は、例えば、スソを引く条件を選択してのＲＩＥ法によることが可能である。この時、エッチング条件によりスソ引きの程度を制御することにより、最終的な離間距離Ｌ１を制御する。
次に、図１７に示すように、第１の製造方法と同様の方法で、ｎ型のエクステンション層（第２の半導体領域）１０５を形成し活性化する。
次に、図１８に示すように、第１の製造方法と同様の方法で、ソース・ドレイン・シリサイド１０７、ゲート・シリサイド１０３を形成する。また、これと同時にソース・ドレイン・シリサイド１０７とシリコン基板１００との界面に、ｎ＋型の高濃度不純物層（第３の半導体領域）１０６が形成される。この時、ソース・ドレイン・シリサイド１０７の界面位置は、ゲート側壁絶縁膜１０４のスソの位置近傍になる。
その後、図１９に示すように、ゲート側壁絶縁膜１０４のスソが除去されることにより、図１に示したような構造が得られる。このスソの除去は、ソース・ドレイン・シリサイド１０７形成後のウェットエッチング処理によるものでも、あるいは、等方性の強いＲＩＥ法によるものでもかまわない。
このような、第２の製造方法によれば、第２の側壁絶縁膜の形成工程が不要となるため、第１の製造方法に比べて製造工程が簡略化されるというメリットがある。
また、図２０に示すように、第２の製造方法においても、ＲＩＥでのエッチバックによりゲート側壁絶縁膜１０４を形成する際に、オーバーエッチングにより基板１００がほれる場合があること、および、その問題点については、先に記載した第１の製造方法と同様である。
したがって、第１の製造方法同様、基板ほれ量を、ドレイン電流の増加率が０％以上となる８ｎｍ以下、より好ましくは、ドレイン電流がさらに増加する６ｎｍ以下となるようエッチング条件およびエッチング時間を制御することが望ましい。
もっとも、第２の製造方法では、第１の製造方法と異なり、ｎ型のエクステンション層（第２の半導体領域）１０５はＲＩＥでのエッチバック後に形成されるため、ｎ型のエクステンション層（第２の半導体領域）１０５が除去されるという問題は生じない。
ここで、シリコン基板１００がほれることを回避するために、次のような第３の製造方法によることも可能である。
すなわち、第１および第２の製造方法と同様に、ゲート絶縁膜１０１およびゲート絶縁膜１０２をパターニング形成後に、図２１に示すように、シリコン窒化膜をＬＰ−ＣＶＤ法によって８ｎｍ程度堆積した後、ＲＩＥ法等の異方性エッチングによってエッチバックする。この時、１ｎｍ程度のシリコン窒化膜をシリコン基板１００表面に残す。すなわち、シリコン窒化膜をシリコン基板１００が露出しない限度でエッチングする。
次に、図２２に示すように、不純物としてドーズ２×１０１５ｃｍ―２以上のＡｓを２ＫｅＶ以下（より望ましくは１ＫｅＶ以下）でイオンインプランテーションして、ｎ型のエクステンション層（第２の半導体領域）１０５を形成する。ここで、１０３０〜１０５０℃のスパイクアニールを行い、不純物の活性化を行う。
次に、図２３に示すように、シリコン基板１００表面上のシリコン窒化膜を除去することによって、ゲート側壁絶縁膜１０４を形成する。この時、ゲート側壁絶縁膜１０４は、図のように、シリコン基板１００表面で、スソを引くように加工する。この加工は、例えば、希フッ酸処理、高温リン酸あるいはフッ酸グリセロール等の等方的なウェットエッチングにより可能である。
この後の工程は、第２の製造方法と同様である。
以上のように、シリコン窒化膜の除去において、シリコン基板１００との選択比をＲＩＥ法に比べてあげることが可能なウェットエッチングを用いることによって、基板１００のほれ量を最小限にすることが可能となる。
以上記載した、本実施の形態の電界効果トランジスタは、セルフアラインシリサイド構造を持ち、ゲート側壁絶縁膜と離間したソース・ドレイン部のシリサイド／シリコン界面が、所望の濃度以上で吸収な濃度プロファイルをもった不純物層で覆われている。したがって、パンチスルーとリーク電流の抑制しつつ、キャリアの注入速度向上による性能向上、かつ、素子信頼性の向上を図ることが可能となる。
（第２の実施の形態）
図２４は、本発明の第２の実施の形態に係るＭＩＳ型電界効果トランジスタの素子構造を示す断面図である。ＨＡＬＯ拡散層（第４の半導体領域）２０１を具備すること以外は、第１の実施の形態と同様であるので記述を省略する。
ＨＡＬＯ拡散層２０１は、シリコン基板１００と同じｐ型領域であり、シリコン基板１００より不純物濃度が高いことを特徴とする。
本実施の形態の電界効果トランジスタは、このようなＨＡＬＯ拡散層２０１を具備することにより、第１の実施の形態の作用・効果に加え、ロールオフ特性の改善を図ることが可能となる。
（第３の実施の形態）
図２５は、本発明の第３の実施の形態に係るＭＩＳ型電界効果トランジスタの素子構造を示す断面図である。ｎ＋型のディープ拡散層（第５の半導体領域）３０１を具備すること以外は、第１の実施の形態と同様であるので記述を省略する。
ここで、ｎ＋型のディープ拡散層３０１は、ｎ＋型の高濃度不純物領域（第３の半導体領域）１０６とシリコン基板（第１の半導体領域）１００の間に形成され、その厚みは、例えば、５０ｎｍ程度である。
本実施の形態の電界効果トランジスタは、このようなｎ＋型のディープ拡散層３０１を具備することにより、第１の実施の形態の作用・効果に加え、ソース・ドレイン底部からのジャンクションリークの大幅な低減を図ることが可能となる。
また、最適化によりシャロー化されたｎ＋型の高濃度不純物領域（第３の半導体領域）１０６の効果により、ｎ＋型のディープ拡散層３０１は、通常の拡散層をソース・ドレインとするＭＯＳＦＥＴに適用されるディープ拡散層よりも浅く、または、低濃度にできるため、パンチスルー電流の抑制効果があることも特徴である。
（第４の実施の形態）
図２６は、本発明の第４の実施の形態に係るＭＩＳ型電界効果トランジスタの素子構造を示す断面図である。ＨＡＬＯ拡散層（第４の半導体領域）２０１およびｎ＋型のディープ拡散層（第５の半導体領域）３０１を具備すること以外は、第１の実施の形態と同様であるので記述を省略する。
このように、ＨＡＬＯ拡散層（第４の半導体領域）２０１とｎ＋型のディープ拡散層（第５の半導体領域）３０１の双方を具備することにより、上述のようにロールオフ特性の改善およびジャンクションリークの大幅な低減を同時に実現することが可能となる。
次に、本実施の形態の電界効果トランジスタの製造方法について、図２７〜図３４を参照して説明する。
まず、図２７に示すように、面方位（１００）面のｐ型シリコン基板（第１の半導体領域）１００上に素子分離領域（図示せず）を形成後、ゲート絶縁膜１０１をＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）にして１．２ｎｍ程度形成し、ゲート電極１０２となるポリシリコン膜を減圧化学的気相堆積（以下ＬＰ−ＣＶＤともいう）法によって１００〜１５０ｎｍ程度堆積する。続いて、リソグラフィー技術および反応性イオンエッチング（以下ＲＩＥともいう）等のエッチング技術により、ゲート絶縁膜１０１及びゲート電極１０２をパターン形成する。必要ならば、ここで１〜２ｎｍのポスト酸化を行う。
次に、図２８に示すように、２４ｎｍ程度のシリコン窒化をＬＰ−ＣＶＤ法などによって堆積した後、ＲＩＥ法によってエッチバックすることにより、ゲート電極１０２の両側面にダミーのゲート側壁絶縁膜１２１を形成する。
次に、図２９に示すように、不純物としてドーズ２×１０１５ｃｍ―２以上のＡｓを２５ＫｅＶ以下（より望ましくは２０ＫｅＶ以下）でイオンインプランテーションして、ｎ＋型のディープ拡散層領域（第５の半導体領域）３０１を形成する。ここで１０５０℃のスパイクアニールを行い、不純物の活性化を行ってもよい。
次に、ダミーのゲート側壁絶縁膜１２１をウェットエッチング等で剥離する。続いて、図３０に示すように、シリコン窒化膜をＬＰ−ＣＶＤ法によって８ｎｍ程度堆積した後、ＲＩＥ法によってエッチバックすることにより、シリコン窒化膜をゲート電極１０２の側面部にのみ残す。これにより、ゲート側壁絶縁膜１０４を形成する。
ここでは、シリコン窒化膜一層のみの側壁を用いているがＴＥＯＳ酸化膜とシリコン窒化膜を積層した積層側壁絶縁膜を形成すると、信頼性の観点からより望ましいのは、第１の実施の形態と同様である。
次に、図３１に示すように、不純物としてドーズ２×１０１５ｃｍ―２以上のＡｓを２ＫｅＶ以下（より望ましくは１ＫｅＶ以下）でイオンインプランテーションして、ｎ型のエクステンション層（第２の半導体領域）１０５を形成する。また、不純物としてＢまたはＢＦ２をイオンインプランテーションして、ＨＡＬＯ拡散層（第４の半導体領域）２０１を形成する。ここで、１０３０〜１０５０℃のスパイクアニールを行い、不純物の活性化を行う。
次に、図３２に示すように、ＴＥＯＳ酸化膜を１０ｎｍ程度ＬＰ−ＣＶＤ法により堆積し、ＲＩＥ法によりエッチバックすることによって、第２の側壁絶縁膜１１２を形成する。
次に、基板表面を希フッ酸などによって洗浄後、図３３に示すようにＮｉを７〜１１ｎｍ（より望ましくは９ｎｍ以下）スパッタし、３５０℃で３０秒程度熱処理を行うことにより、ソース、ドレインおよびゲート電極のシリコンをシリサイド化する。この時、ソース、ドレインについては、ｎ型のエクステンション層（第２の半導体領域）１０５よりも深い位置までシリサイド化される。その後、硫酸と過酸化水素水との混合溶液等により、未反応のＮｉを除去する。さらに、５００℃で３０秒程度の熱処理を行い、ソース・ドレイン・シリサイド１０７、ゲート・シリサイド１０３を形成する。この時、同時にｎ型のエクステンション層（第２の半導体領域）１０５中のＡｓ不純物がシリサイド化によって偏析し、ソース・ドレイン・シリサイド１０７とシリコン基板（第１の半導体領域）１００との界面に、ｎ＋型の高濃度不純物層（第３の半導体領域）１０６が形成される。
その後、図３４に示すように、ＴＥＯＳ酸化膜によって形成されている第２の側壁絶縁膜を希フッ酸などによって剥離することにより、図２６に示したような構造が得られる。
なお、本発明は上述した各実施の形態に限定されるものではない。実施の形態では、ｎ型チャネルのＭＩＳ型電界効果トランジスタについて説明したが、本発明をｐ型チャネルのＭＩＳ型電界効果トランジスタに適用することも可能である。また、実施の形態では、第２および第３の半導体領域中の不純物をＡｓとして記載したが、不純物は必ずしもＡｓに限られることはなく、ｎ型の半導体領域を形成する場合にはＰ等のドナーとなる元素、ｐ型の半導体領域を形成する場合にはＢ等のアクセプタとなる元素から選択することが可能である。半導体基板材料としてシリコンを用いたが、必ずしもシリコンに限るものではなく、シリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム（Ｇｅ）、シリコンカーバイド（ＳｉＣ）、ガリウム砒素（ＧａＡｓ）、窒化アルミニウム（ＡｌＮ）等を用いることが可能である。
また、基板材料の面方位は必ずしも（１００）面に限るものではなく、（１１０）面あるいは（１１１）面等を適宜選択することができる。また本発明は、Ｆｉｎ型構造やダブルゲート構造などの三次元型も含み、あらゆるＭＩＳ型電界効果トランジスタに対して適用可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施の形態のＭＩＳ型電界効果トランジスタの素子構造を示す断面図。 第１の実施の形態の作用・効果を説明するバンド図。 ドレイン電流の離間距離依存性を示す図。 ドレイン電流の増加率のゲート長依存性を示す図。 ドレイン電流の増加率のＥＯＴ依存性を示す図。 ドレイン電流の側壁膜厚依存性を示す図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第１の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第１の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第１の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第１の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第１の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第１の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第１の製造工程の問題点を示す断面図。 ドレイン電流増加率の基板ほれ量依存性を示す図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第２の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第２の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第２の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第２の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第２の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第２の製造工程の問題点を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第３の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第３の製造工程を示す断面図。 第１の実施の形態のＭＩＳ型電界効果トランジスタの第３の製造工程を示す断面図。 第２の実施の形態のＭＩＳ型電界効果トランジスタの素子構造を示す断面図。 第３の実施の形態のＭＩＳ型電界効果トランジスタの素子構造を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの素子構造を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。 第４の実施の形態のＭＩＳ型電界効果トランジスタの製造工程を示す断面図。
符号の説明
１００ シリコン基板（第１の半導体領域）
１０１ ゲート絶縁膜
１０２ ゲート電極
１０３ ゲート・シリサイド
１０４ ゲート側壁絶縁膜
１０５ ｎ型のエクステンション拡散層（第２の半導体領域）
１０６ ｎ＋型の高濃度不純物層（第３の半導体領域）
１０７ ソース・ドレイン・シリサイド（ソース電極およびドレイン電極）
１１２ 第２の側壁絶縁膜
１２１ ダミーのゲート側壁絶縁膜
２０１ ＨＡＬＯ拡散層（第４の半導体領域）
３０１ ｎ＋型のディープ拡散層（第５の半導体領域）

Claims (9)

  1. 表面部にチャネル領域が形成される第１導電型の第１の半導体領域と、
    前記チャネル領域上にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介して形成されたゲート長が８０ｎｍ以下のゲート電極と、
    前記チャネル領域の両側に形成されたソース電極およびドレイン電極と、
    前記ソース電極およびドレイン電極と前記チャネル領域との間に形成され、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域と、
    前記ソース電極およびドレイン電極と第１及び第２の半導体領域との間に形成されている前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域と、
    前記ゲート電極の両側面に形成された膜厚が８ｎｍ以下の側壁絶縁膜を具備し、
    前記側壁絶縁膜と、前記ソース電極およびドレイン電極が、０より大きく３０ｎｍ以下の距離をおいて離間している電界効果トランジスタを有することを特徴とする半導体装置。
  2. 前記第３の半導体領域のソース電極およびドレイン電極界面での不純物濃度が８×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下、
    前記ソース電極およびドレイン電極界面から深さ２０ｎｍにおける前記第３の半導体領域の不純物濃度が前記第３の半導体領域のソース電極およびドレイン電極界面での不純物濃度の１／１０以下、
    前記第２の半導体領域がゲート絶縁膜界面で最大不純物濃度を有し前記最大不純物濃度が前記第３の半導体領域のソース電極およびドレイン電極界面での不純物濃度の１／２以下、
    前記ゲート絶縁膜界面から深さ３０ｎｍにおける前記第２の半導体領域の不純物濃度が前記第２の半導体領域のゲート絶縁膜界面での不純物濃度の１／１０以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記第２の半導体領域と前記第１の半導体領域の間に、前記第１の半導体領域よりも不純物濃度の高い第１導電型の第４の半導体領域が形成されていることを特徴とする請求項１記載の半導体装置。
  4. 前記第３の半導体領域の底部と前記第１の半導体領域の間に、第２導電型の第５の半導体領域が形成されていることを特徴とする請求項１記載の半導体装置。
  5. 第１導電型の第１の半導体領域上にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介してゲート長が８０ｎｍ以下のゲート電極を形成する工程と、
    前記ゲート電極の両側面に膜厚が８ｎｍ以下の側壁絶縁膜を形成する工程と、
    前記ゲート電極および前記側壁絶縁膜をマスクに前記第１の半導体領域に不純物をイオン注入し、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域を形成する工程と、
    前記側壁絶縁膜の両側面に膜厚が３０ｎｍ以下の第２の側壁絶縁膜を形成する工程と、
    前記第２導電型の第２の半導体領域の一部を、前記第２の半導体領域深さよりも深い領域までシリサイド化して、ソース電極およびドレイン電極を形成すると共に、シリサイドからの偏析により、前記ソース電極およびドレイン電極と第１及び第２の半導体領域との界面に、前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 第１導電型の第１の半導体領域上にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介してゲート長が８０ｎｍ以下のゲート電極を形成する工程と、
    前記ゲート電極の両側面に下部側面がスソ引き形状を有し、スソのない部分の膜厚が８ｎｍ以下であり、スソの長さが３０ｎｍ以下の側壁絶縁膜を形成する工程と、
    前記ゲート電極および前記側壁絶縁膜をマスクに前記第１の半導体領域に不純物をイオン注入し、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域を形成する工程と、
    前記第２導電型の第２の半導体領域の一部を、前記第２の半導体領域深さよりも深い領域までシリサイド化して、ソース電極およびドレイン電極を形成すると共に、シリサイドからの偏析により、前記ソース電極およびドレイン電極と第１及び第２の半導体領域との界面に、前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記第２の側壁絶縁膜を形成する工程において、前記第２の側壁絶縁膜をＲＩＥ法によりエッチバックすることにより形成する際の基板ほれ量が８ｎｍ以下であることを特徴とする請求項５記載の半導体装置の製造方法。
  8. 前記側壁絶縁膜を形成する工程において、前記側壁絶縁膜をＲＩＥ法によりエッチバックすることにより形成する際の基板ほれ量が８ｎｍ以下であることを特徴とする請求項６記載の半導体装置の製造方法。
  9. 第１導電型の第１の半導体領域上の一部にＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）が４ｎｍ以下のゲート絶縁膜を介してゲート長が８０ｎｍ以下のゲート電極を形成する工程と、
    前記ゲート電極の側壁絶縁膜となる絶縁膜を堆積する工程と、
    前記側壁絶縁膜となる絶縁膜を異方性エッチングにより下層が露出しない限度でエッチングする工程と、
    前記側壁絶縁膜となる絶縁膜上から、前記第１の半導体領域に不純物をイオン注入し、ソースおよびドレインのエクステンション領域となる第２導電型の第２の半導体領域を形成する工程と、
    下層が露出しない限度でエッチングした前記側壁絶縁膜となる絶縁膜をエッチングし、前記ゲート電極の両側面に下部側面がスソ引き形状を有し、スソのない部分の膜厚が８ｎｍ以下であり、スソの長さが３０ｎｍ以下の側壁絶縁膜を形成する工程と、
    前記第２導電型の第２の半導体領域の一部を、前記第２の半導体領域深さよりも深い領域までシリサイド化して、ソース電極およびドレイン電極を形成すると共に、シリサイドからの偏析により、前記ソース電極およびドレイン電極と第１及び第２の半導体領域との界面に、前記第２の半導体領域よりも不純物濃度の高い第２導電型の第３の半導体領域を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。

JP2006171593A 2006-06-21 2006-06-21 半導体装置及びその製造方法 Active JP4410222B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006171593A JP4410222B2 (ja) 2006-06-21 2006-06-21 半導体装置及びその製造方法
TW096121025A TWI437707B (zh) 2006-06-21 2007-06-11 半導體裝置及其製造方法
US11/812,609 US20080001224A1 (en) 2006-06-21 2007-06-20 Semiconductor device and method of manufacturing the same
CN2007101120424A CN101093854B (zh) 2006-06-21 2007-06-21 半导体器件及其制造方法
US12/585,034 US8343870B2 (en) 2006-06-21 2009-09-01 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006171593A JP4410222B2 (ja) 2006-06-21 2006-06-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008004693A JP2008004693A (ja) 2008-01-10
JP4410222B2 true JP4410222B2 (ja) 2010-02-03

Family

ID=38875713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171593A Active JP4410222B2 (ja) 2006-06-21 2006-06-21 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US20080001224A1 (ja)
JP (1) JP4410222B2 (ja)
CN (1) CN101093854B (ja)
TW (1) TWI437707B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
US8936978B2 (en) * 2010-11-29 2015-01-20 International Business Machines Corporation Multigate structure formed with electroless metal deposition
US8884341B2 (en) 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US20140084367A1 (en) * 2012-09-27 2014-03-27 Silicon Storage Technology, Inc. Extended Source-Drain MOS Transistors And Method Of Formation
CN103972089B (zh) * 2013-01-28 2018-09-18 中国科学院微电子研究所 半导体器件及其制造方法
CN106206692B (zh) * 2015-04-30 2019-09-27 中芯国际集成电路制造(上海)有限公司 N型鳍式场效应晶体管的形成方法
US9847388B2 (en) * 2015-09-01 2017-12-19 International Business Machines Corporation High thermal budget compatible punch through stop integration using doped glass
US10374086B2 (en) * 2015-12-04 2019-08-06 The Regents Of The University Of California 3D transistor having a gate stack including a ferroelectric film
US9853148B2 (en) * 2016-02-02 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Power MOSFETs and methods for manufacturing the same
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
JP2020136446A (ja) 2019-02-19 2020-08-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202633B1 (ko) * 1995-07-26 1999-06-15 구본준 반도체 소자 제조방법
US5702972A (en) * 1997-01-27 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating MOSFET devices
US6121090A (en) * 1998-04-20 2000-09-19 Texas Instruments - Acer Incorporated Self-aligned silicided MOS devices with an extended S/D junction and an ESD protection circuit
US6150243A (en) * 1998-11-05 2000-11-21 Advanced Micro Devices, Inc. Shallow junction formation by out-diffusion from a doped dielectric layer through a salicide layer
US6194748B1 (en) * 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation
JP2001237421A (ja) 2000-02-24 2001-08-31 Toshiba Corp 半導体装置、ｓｒａｍおよびその製造方法
JP2002100764A (ja) 2000-09-25 2002-04-05 Hitachi Ltd 半導体装置の製造方法
US6518107B2 (en) * 2001-02-16 2003-02-11 Advanced Micro Devices, Inc. Non-arsenic N-type dopant implantation for improved source/drain interfaces with nickel silicides
KR100429873B1 (ko) * 2001-07-19 2004-05-04 삼성전자주식회사 모스 트랜지스터 및 그 형성방법
JP2004165317A (ja) * 2002-11-12 2004-06-10 Renesas Technology Corp 半導体装置およびその製造方法
US6913980B2 (en) * 2003-06-30 2005-07-05 Texas Instruments Incorporated Process method of source drain spacer engineering to improve transistor capacitance
JP4002219B2 (ja) * 2003-07-16 2007-10-31 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP4439358B2 (ja) * 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
JP4940682B2 (ja) * 2005-09-09 2012-05-30 富士通セミコンダクター株式会社 電界効果トランジスタおよびその製造方法
KR100642648B1 (ko) * 2005-09-13 2006-11-10 삼성전자주식회사 실리사이드막들을 갖는 콘택 구조체, 이를 채택하는반도체소자, 및 이를 제조하는 방법들

Also Published As

Publication number Publication date
CN101093854B (zh) 2012-03-28
US8343870B2 (en) 2013-01-01
JP2008004693A (ja) 2008-01-10
US20080001224A1 (en) 2008-01-03
CN101093854A (zh) 2007-12-26
TW200816479A (en) 2008-04-01
TWI437707B (zh) 2014-05-11
US20090325357A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP4410222B2 (ja) 半導体装置及びその製造方法
US11908862B2 (en) FinFET and fabrication method thereof
US7435657B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
KR100844933B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
CN101295733B (zh) 半导体元件
US20090045456A1 (en) Semiconductor device and method of fabricating the same
US7253481B2 (en) High performance MOS device with graded silicide
US7670914B2 (en) Methods for fabricating multiple finger transistors
WO2011079596A1 (zh) Mosfet结构及其制作方法
US11004752B2 (en) Fin field-effect transistor
JP5715551B2 (ja) 半導体装置およびその製造方法
JP3821707B2 (ja) 半導体装置の製造方法
US20110127614A1 (en) Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material
JP2007042802A (ja) 電界効果トランジスタ及びその製造方法
JP4992710B2 (ja) Ｍｏｓトランジスタ及びその製造方法
JP5367340B2 (ja) 半導体装置および半導体装置の製造方法
CN107785266B (zh) 半导体结构的制造方法
CN110957220B (zh) 半导体结构及其形成方法
CN103943504A (zh) 一种半导体器件及其制备方法
JP5717706B2 (ja) 半導体装置及びその製造方法
CN107492487A (zh) 半导体器件的形成方法
JP6997501B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007027176A (ja) 半導体装置及びその製造方法
JP2005101162A (ja) 半導体装置および半導体装置の製造方法
TW200830415A (en) Method for manufacturing semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091112

R151 Written notification of patent or utility model registration

Ref document number: 4410222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4