KR20060078522A - 엘디모스 채널 형성 방법 - Google Patents

엘디모스 채널 형성 방법 Download PDF

Info

Publication number
KR20060078522A
KR20060078522A KR1020040118489A KR20040118489A KR20060078522A KR 20060078522 A KR20060078522 A KR 20060078522A KR 1020040118489 A KR1020040118489 A KR 1020040118489A KR 20040118489 A KR20040118489 A KR 20040118489A KR 20060078522 A KR20060078522 A KR 20060078522A
Authority
KR
South Korea
Prior art keywords
ldmos
photoresist
channel
boron
semiconductor substrate
Prior art date
Application number
KR1020040118489A
Other languages
English (en)
Other versions
KR100629605B1 (ko
Inventor
성웅제
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040118489A priority Critical patent/KR100629605B1/ko
Priority to US11/320,774 priority patent/US20060148184A1/en
Publication of KR20060078522A publication Critical patent/KR20060078522A/ko
Application granted granted Critical
Publication of KR100629605B1 publication Critical patent/KR100629605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 LDMOS 채널 형성 방법에 관한 것으로, 보다 자세하게는 반도체 기판 상에 도전형 에피택셜층을 형성 단계, 포토레지스트의 경사에 따라 문턱전압 차를 감소시키기 위해 붕소, 비소 이온 주입를 경사 이온 주입 방법으로 하는 단계, 상기 채널 형성이 이루어 진 후 얇은 절연막이 반도체 기판의 모든 표면 영역상에 형성되고 건식 식각 공정 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 LDMOS 채널 형성 방법은 경사 이온 주입 방법으로 LDMOS 채널 영역을 p-body 영역의 고에너지 붕소의 농도에 전혀 영향 받지 않아, 포토레지스트의 경사에 매우 민감한 문턱전압을 일정하게 유지시킬 수 있고, 포토레지스트 경사차에 의해 발생할 수 있는 전류 비대칭 현상과 Gm 왜곡현상을 방지하는 효과가 있다.
LDMOS

Description

엘디모스 채널 형성 방법{Method for forming the LDMOS channel}
도 1은 종래 기술에 의한 엘디모스 단면도.
도 2a 내지 도 2b는 본 발명에 의한 엘디모스 단면도.
본 발명은 LDMOS 채널 형성 방법에 관한 것으로, 보다 자세하게는, 이온 주입 방법으로 LDMOS 채널 영역을 p-body 영역의 고에너지 붕소의 농도에 전혀 영향 받지 않아, 포토레지스트의 경사에 매우 민감한 문턱전압을 일정하게 유지하는 것에 관한 것이다.
전력 집적 회로 분야에서 전력 트랜지스터의 많은 발전이 이루어져왔다. 이러한 발전은 LDMOS 전력 트랜지스터(Lateral trouble Diffused MOS Transistor: 상기 이하 LDMOS 칭함)로 하여금, 1979년 IEDM 기술 다이제스트 pp.238-241에서 개시된 J. A. Appels & H. M. J. Vaes에 의한, '고전압 박층 장치(RESURF 장치)에 의한 표면 전계 감소((Reduced SURface Field: 이하 RESURF 칭함)기술을 통해 낮은 ' 온 저항'(RDSon)과 높은 항복 전압을 동시에 가능하게 함으로써 이루어졌다.
미래의 지능형 집적회로에는 아날로그 기능 및 VLSI 로직을 구비한 고밀도 파워 디바이스가 필요할 것이다. DMOS 트랜지스터는 고전압을 처리할 수 있는 파워 디바이스에 있어 매우 중요한 소자이다. 이와 같은 소자가 갖고 있는 한가지 장점은 유니트 영역당 전류처리능력이나 온-저항 (on-resistnace) 이다. 소정의 전압정격에 대해서 MOS 소자의 셀영역을 축소하면 유니트 영역당 온-저항을 줄일 수 있다.
파워 트랜지스터 분야에 있어서, 게이트 및 소스전극을 각각 형성하는, 폴리실리콘과 콘택영역의 연결된 폭은 상기 소자의 셀피치(cell pitch)로서 정의된다. DMOS 파워 트랜지스터에 관한 종래 기술에 의하면 폴리실리콘 영역의 폭을 줄이기 위해서는 P 웰 접합 깊이를 줄여야 하는데 최소 접합 깊이는 이에 필요한 항복전압에 의해 정의된다.
종래의 구조를 가진 LDMOS의 소자는 그 단순성 때문에 VLSI 프로세스에 적용하기가 매우 적합하긴 하지만 VDMOS (Vertical DMOS)보다 성능이 떨어지는 것으로 인식되어 크게 주목받지 못했다. 최근 들어, 우수한 특정 온-저항값(good specific on-resistance)을 가진 RESURF LDMOS 소자가 등장하였다.
고전압이 집적 인가되는 트랜지스터의 드레인 또는 소오스에 있어서는 드레인 및 소오스와 반도체 기판 사이의 펀치 쓰루(punch through) 전압과 상기 드레인 및 소오스와 웰(well) 또는 기판 사이의 브레이크 다운 전압이 상기 고전압보다 커야 한다.
도 1은 종래 기술에 의한 LDMOS 단면도이다.
먼저, LDMOS 구조는 p형 반도체 기판 상에 형성된 n형 에피택셜층과, 소자간 분리를 위하여 에피택셜층의 소정 부분에 형성된 p+ 격리 확산영역과, 격리 확산영역 사이의 에피택셜층 중앙 상부에 형성된 게이트 산화막 및 게이트 전극과, 게이트 전극을 중심으로 격리 확산영역 사이의 에피택셜층에 형성된 n+ 소오스 및 드레인 영역과, 드레인 영역 하부에 형성된 p형 채널영역과, 소오스 및 드레인 영역 상부에 형성된 소오스 및 드레인 전극과, 에피택셜층 및 각각의 전극 사이의 절연을 위하여 에피택셜층 및 격리 산화막 상부에 형성된 절연막으로 구성된다.
다음, 도 1에 도시된 바와 같이 하나의 마스크(mask)로 주입된 비소, 붕소 불순물은 확산공정을 통해 상대적인 확산계수의 차이에 따라 자동적으로 단(short) 채널을 구현할 수 있다.
또한 p-body영역의 저항을 줄여서 기생 바이폴라 트랜지스터의 동작을 억제하는 용도로 사용하는 고 에너지 붕소 이온 주입도 같은 마스크를 사용하여 주입된다. 이 때, 포토레지스트(Photoresist,11)의 경사 때문에 수평방향으로 붕소가 추가 주입되며, 상기 붕소가 이온 주입된 영역(12)은 p-영역의 농도를 변화시킨다.
상기 p- 영역의 농도 변화로 인해 문턱전압이 증가하고 웨이퍼내, 쇼트 내의 포토레지스트 경사와 모양의 차이에 따라서 문턱전압의 차이를 야기하며 소오스를 양방향으로 사용하는 경우에는 Gm 왜곡현상이 발생할 수 있다.
고에너지로 이온 주입하는 Boron은 기생 NPN 쌍극 트랜지스터(parastic NPN bipolar transistor)의 켜짐(turn on)을 억제하기 위해 사용되며 이는 채녈 (channel)형성에 어떠한 영향을 준다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 이온 주입 방법으로 LDMOS 채널 영역을 p-body 영역의 고에너지 붕소의 농도에 전혀 영향 받지 않아, 포토레지스트의 경사에 매우 민감한 문턱전압을 일정하게 유지함을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 기판 상에 도전형 에피택셜층을 형성 단계, 포토레지스트의 경사에 따라 문턱전압 차를 감소시키기 위해 붕소, 비소 이온 주입를 경사 이온 주입 방법으로 하는 단계, 상기 채널 형성이 이루어 진 후 얇은 절연막이 반도체 기판의 모든 표면 영역상에 형성되고 건식 식각 공정 단계에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 실명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2b는 본 발명에 의한 LDMOS 단면도이다.
먼저, 반도체 기판 상에 도전형 에피택셜층을 형성하고, 도 2a에 도시된 바와 같이 채널 형성에 쓰이는 비소와 얕은 붕소 이온 주입을 경사 이온 주입(Tilt implant,23)으로 주입하고 p-body의 고에너지 붕소 이온 주입은 수직으로 주입(22)하여 채널 영역을 p-body에서 떨어진 곳에서 형성시킨 구조이다. 경사 이온 주입된 비소와 얕게 이온 주입된 붕소만이 채널 형성에 기여한다. 상기 공정 방법으로 포토레지스트(21)의 작은 경사 차이로도 야기될 수 있는 문턱전압의 차이를 극복하고 포토 공정 마진을 확보할 수 있다. 고에너지로 수직 이온 주입시 추가 주입될 수 있는 붕소는 채널형성에 영향을 안준다.
다음, 상기 채널 형성이 이루어 진 후 얇은 절연막이 반도체 기판의 모든 표면 영역상에 형성되고 건식 식각 공정에 의해 일부 제거된다.
다음, 도 2b에 도시된 바와 같이 완성된 구조의 LDMOS이다. 얕게 이온 주입되어진 붕소 이온의 영역(24)이 비소와 함께 스스로 배열된 채널(25)을 이루고 있다.
상술한 본 발명의 실시예는 LDMOS 채널 형성 공정으로 붕소, 비소 이온 주입을 경사 이온 주입 방법으로 LDMOS 채널 영역을 p-body 영역의 고에너지 붕소의 농도에 전혀 영향 받지 않게 분리해 준다. 포토레지스트의 경사에 매우 민감한 문턱전압을 일정하게 유지시킬 수 있고 포토레지스트 경사차에 의해 발생할 수 있는 전류 비대칭 현상과 Gm 왜곡현상을 방지할 수 있다.
또한 포토 공정 마진을 넓게 확보할 수 있으며 진행시점, 제품별 패턴 밀도(pattern density), 포토 진행 장비에 따른 의존도를 제거할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 LDMOS 채널 형성 방법은 경사 이온 주입 방법으로 LDMOS 채널 영역을 p-body 영역의 고에너지 붕소의 농도에 전혀 영향 받지 않아, 포토레지스트의 경사에 매우 민감한 문턱전압을 일정하게 유지시킬 수 있고 포토레지스트 경사차에 의해 발생할 수 있는 전류 비대칭 현상과 Gm 왜곡현상을 방지하는 효과가 있다.

Claims (1)

  1. LDMOS 채널 형성 방법에 있어서,
    반도체 기판 상에 도전형 에피택셜층을 형성 단계;
    포토레지스트의 경사에 따라 문턱전압 차를 감소시키기 위해 붕소, 비소 이온 경사 이온 주입 방법으로 주입하는 단계; 및
    상기 채널 형성이 이루어 진 후 얇은 절연막이 반도체 기판의 모든 표면 영역상에 형성되고 건식 식각 공정 단계
    를 특징으로 하는 주입하여 LDMOS 채널 형성 방법.
KR1020040118489A 2004-12-31 2004-12-31 엘디모스 채널 형성 방법 KR100629605B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040118489A KR100629605B1 (ko) 2004-12-31 2004-12-31 엘디모스 채널 형성 방법
US11/320,774 US20060148184A1 (en) 2004-12-31 2005-12-30 Method for forming LDMOS channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118489A KR100629605B1 (ko) 2004-12-31 2004-12-31 엘디모스 채널 형성 방법

Publications (2)

Publication Number Publication Date
KR20060078522A true KR20060078522A (ko) 2006-07-05
KR100629605B1 KR100629605B1 (ko) 2006-09-27

Family

ID=36641059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118489A KR100629605B1 (ko) 2004-12-31 2004-12-31 엘디모스 채널 형성 방법

Country Status (2)

Country Link
US (1) US20060148184A1 (ko)
KR (1) KR100629605B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770538B1 (ko) * 2006-08-09 2007-10-25 동부일렉트로닉스 주식회사 횡형 디모스 트랜지스터의 제조방법
KR101212476B1 (ko) * 2009-11-18 2013-01-21 마이크렐 인코포레이티드 게이트로서 비대칭 스페이서를 갖는 ｌｄｍｏｓ 트랜지스터

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2497229C2 (ru) * 2011-12-07 2013-10-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводникового прибора
US9941171B1 (en) * 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region
CN112117193B (zh) * 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0537684B1 (en) * 1991-10-15 1998-05-20 Texas Instruments Incorporated Improved performance lateral double-diffused MOS transistor and method of fabrication thereof
US5382536A (en) * 1993-03-15 1995-01-17 Texas Instruments Incorporated Method of fabricating lateral DMOS structure
JP2848757B2 (ja) * 1993-03-19 1999-01-20 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5409848A (en) * 1994-03-31 1995-04-25 Vlsi Technology, Inc. Angled lateral pocket implants on p-type semiconductor devices
EP0689239B1 (en) * 1994-06-23 2007-03-07 STMicroelectronics S.r.l. Manufacturing process for MOS-technology power devices
EP1408542A3 (en) * 1994-07-14 2009-01-21 STMicroelectronics S.r.l. High-speed MOS-technology power device integrated structure, and related manufacturing process
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
EP0817247A1 (en) * 1996-06-26 1998-01-07 STMicroelectronics S.r.l. Process for the fabrication of integrated circuits with contacts self-aligned to active areas
US6297111B1 (en) * 1997-08-20 2001-10-02 Advanced Micro Devices Self-aligned channel transistor and method for making same
US6331873B1 (en) * 1998-12-03 2001-12-18 Massachusetts Institute Of Technology High-precision blooming control structure formation for an image sensor
US6835627B1 (en) * 2000-01-10 2004-12-28 Analog Devices, Inc. Method for forming a DMOS device and a DMOS device
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
JP3431909B2 (ja) * 2001-08-21 2003-07-28 沖電気工業株式会社 Ｌｄｍｏｓトランジスタの製造方法
US7011998B1 (en) * 2004-01-12 2006-03-14 Advanced Micro Devices, Inc. High voltage transistor scaling tilt ion implant method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770538B1 (ko) * 2006-08-09 2007-10-25 동부일렉트로닉스 주식회사 횡형 디모스 트랜지스터의 제조방법
KR101212476B1 (ko) * 2009-11-18 2013-01-21 마이크렐 인코포레이티드 게이트로서 비대칭 스페이서를 갖는 ｌｄｍｏｓ 트랜지스터

Also Published As

Publication number Publication date
KR100629605B1 (ko) 2006-09-27
US20060148184A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
US7649225B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
KR101009399B1 (ko) Ｌｄｍｏｓ 트랜지스터 및 그 제조방법
US9484454B2 (en) Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure
US7605040B2 (en) Method of forming high breakdown voltage low on-resistance lateral DMOS transistor
KR0167273B1 (ko) 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
US7977715B2 (en) LDMOS devices with improved architectures
TWI475614B (zh) 溝渠裝置結構及製造
US5933733A (en) Zero thermal budget manufacturing process for MOS-technology power devices
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20100064264A (ko) 반도체 소자 및 이의 제조 방법
US20060148184A1 (en) Method for forming LDMOS channel
JPWO2011155105A1 (ja) 半導体装置
KR20100067567A (ko) 반도체 소자 및 이의 제조 방법
US7736961B2 (en) High voltage depletion FET employing a channel stopping implant
JPH01272163A (ja) 半導体装置の製造方法
US7851871B2 (en) Semiconductor device and method for fabricating the same
KR20090025757A (ko) Ｄｍｏｓ 트랜지스터 및 그 제조 방법
KR20110078879A (ko) 수평형 디모스 트랜지스터의 제조방법
KR20050104163A (ko) 고전압 트랜지스터 및 그 제조방법
KR100608332B1 (ko) 종형 디모스 트랜지스터 제조방법
KR101585960B1 (ko) 반도체 소자 및 그 제조 방법
KR20190140204A (ko) 고전압 반도체소자의 제조방법
KR20100125955A (ko) 반도체 소자 및 그 제조 방법
KR20100111021A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee