KR20190140204A - 고전압 반도체소자의 제조방법 - Google Patents

고전압 반도체소자의 제조방법 Download PDF

Info

Publication number
KR20190140204A
KR20190140204A KR1020180066708A KR20180066708A KR20190140204A KR 20190140204 A KR20190140204 A KR 20190140204A KR 1020180066708 A KR1020180066708 A KR 1020180066708A KR 20180066708 A KR20180066708 A KR 20180066708A KR 20190140204 A KR20190140204 A KR 20190140204A
Authority
KR
South Korea
Prior art keywords
pattern
region
blocking
blocking pattern
ion implantation
Prior art date
Application number
KR1020180066708A
Other languages
English (en)
Other versions
KR102359373B1 (ko
Inventor
박순열
Original Assignee
에스케이하이닉스 시스템아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 시스템아이씨 주식회사 filed Critical 에스케이하이닉스 시스템아이씨 주식회사
Priority to KR1020180066708A priority Critical patent/KR102359373B1/ko
Priority to US16/276,310 priority patent/US10727063B2/en
Priority to TW108104950A priority patent/TWI781289B/zh
Priority to CN201910167923.9A priority patent/CN110581069A/zh
Publication of KR20190140204A publication Critical patent/KR20190140204A/ko
Application granted granted Critical
Publication of KR102359373B1 publication Critical patent/KR102359373B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Abstract

고전압 반도체소자의 제조방법은, 제2 도전형의 반도체영역 중 제1 도전형의 바디영역이 형성될 제1 영역 위에 불순물이온을 차단하는 블록킹패턴을 형성하는 단계와, 블록킹패턴을 노출시키는 개구부를 갖는 이온주입마스크층패턴을 버퍼절연층 위에 형성하는 단계와, 이온주입마스크층패턴을 마스크로 바디영역 형성을 위한 제1 도전형의 이온주입을 수행하는 단계와, 그리고 이온주입을 수행한 후에 블록킹패턴을 제거하는 단계를 포함한다.

Description

고전압 반도체소자의 제조방법{Method of fabricating a high voltage semiconductor device}
본 개시의 여러 실시예들은 고전압 반도체소자에 관한 것으로서, 특히 웰 근접 효과(WPE; Well Proximity Effect)를 억제할 수 있는 고전압 반도체소자의 제조방법에 관한 것이다.
컨트롤(control) 기능과 드라이버(driver) 기능이 결합된 집적회로는 종종 스마트 전력용 소자(smart power device)로서 지칭되고 있다. 이 스마트 전력용 소자는, 통상적으로 고전압으로 동작하도록 고안된 출력단에 수평형 이중 확산 모스(LDMOS; Lateral Double diffused MOS) 소자와 같은 고전압 반도체소자를 갖는다. 이와 같은 고전압 반도체소자에 있어서 브레이크다운 전압(breakdown voltage) 특성은 소자의 안정성 면에서 중요한 인자가 되며, 온 저항(Ron) 특성은 소자의 동작 특성, 예컨대 전류 구동 능력(current drivability)면에서 중요한 인자가 된다.
본 출원이 해결하고자 하는 과제는, 웰 근접 효과에 의해 바디영역 상부의 채널영역에서의 도핑 농도가 원하지 않게 증가하는 것을 억제할 수 있도록 하는 고전압 반도체소자의 제조방법은 제공하는 것이다.
본 개시의 일 예에 따른 고전압 반도체소자의 제조방법은, 제2 도전형의 반도체영역 중 제1 도전형의 바디영역이 형성될 제1 영역 위에 불순물이온을 차단하는 블록킹패턴을 형성하는 단계와, 블록킹패턴을 노출시키는 개구부를 갖는 이온주입마스크층패턴을 버퍼절연층 위에 형성하는 단계와, 이온주입마스크층패턴을 마스크로 바디영역 형성을 위한 제1 도전형의 이온주입을 수행하는 단계와, 그리고 이온주입을 수행한 후에 블록킹패턴을 제거하는 단계를 포함한다.
본 개시의 일 예에 따른 고전압 반도체소자의 제조방법은, 제2 도전형의 반도체영역 중 제1 도전형의 바디영역이 형성될 제1 영역 위에서 상호 이격되도록 배치되어 불순물이온을 차단하는 제1 블록킹패턴 및 제2 블록킹패턴을 형성하는 단계와, 제1 블록킹패턴 및 제2 블록킹패턴을 노출시키는 개구부를 갖는 이온주입마스크층패턴을 버퍼절연층 위에 형성하는 단계와, 이온주입마스크층패턴을 마스크로 바디영역 형성을 위한 제1 도전형의 이온주입을 수행하는 단계와, 그리고 이온주입을 수행한 후에 제1 블록킹패턴 및 제2 블록킹패턴을 제거하는 단계를 포함한다.
여러 실시예들에 따르면, 바디영역 형성을 위한 불순물이온 주입 전에 바디영역 상부에 블록킹패턴을 형성함으로써, 바디영역 형성을 위한 불순물이온 주입 과정에서 웰 근접 효과에 의해 바디영역 상부의 채널영역에서의 도핑 농도가 원하지 않게 증가하는 현상이 억제되도록 할 수 있다는 이점이 제공된다.
도 1 내지 도 7은 본 개시의 일 예에 따른 고전압 반도체소자의 제조방법을 설명하기 위해 나타내 보인 단면도들이다.
도 8 및 도 9는 본 개시의 다른 예에 따른 고전압 반도체소자의 제조방법을 설명하기 위해 나타내 보인 단면도들이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
고전압 반도체소자의 온 저항(Ron) 특성을 향상시키기 위한 여러 방안들 중 하나는 소자의 채널길이 방향으로의 피치(pitch)를 줄이는 방안이다. 이에 따라 고전압 반도체소자의 바디영역의 폭도 줄어들고 있다. N채널을 갖는 수평형 이중 확산 모스 트랜지스터의 경우, 바디영역 중 게이트전극과 중첩되는 영역을 채널영역으로 작용한다. 채널영역에서의 도핑 농도는 트랜지스터의 문턱전압(threshold voltage)을 결정하므로 정밀하게 제어할 필요가 있다. 바디영역 내의 채널영역의 도핑 농도는 바디영역 형성을 위한 이온주입 과정에 큰 영향을 받는다. 바디영역 형성을 위한 이온주입 과정에서 웰 근접 효과에 의해 바디영역 내의 채널영역의 도핑 농도가 원하지 않게 증가될 수 있다. 웰 근접 효과는 이온주입마스크로 이용되는 포토레지스트층패턴 및 게이트전극층의 측벽들로부터 주입되는 이온들이 산란(scattering)되어 원하지 않는 영역으로 주입되는 현상을 의미한다. 본 개시의 여러 실시예들은, 적어도 하나의 블록킹패턴(blocking pattern)을 이용하여, 웰 근접 효과에 의해 바디영역 내의 채널영역에서의 도핑 농도가 원하지 않게 증가하는 현상을 억제할 수 있도록 하는 고전압 반도체소자의 제조방법을 제공한다.
도 1 내지 도 7은 본 개시의 일 예에 따른 고전압 반도체소자의 제조방법을 설명하기 위해 나타내 보인 단면도들이다. 본 예에서 N채널을 갖는 고전압 반도체소자를 제조하는 과정을 예로 들지만, P채널을 갖는 고전압 반도체소자를 제조하는 방법에도 동일하게 적용될 수 있으며, 다만 이 경우 도핑영역이 갖는 도전형은 반대 도전형으로 대체될 수 있다. 도 1을 참조하면, 제1 도전형, 예컨대 P형의 기판(102) 위에 제2 도전형, 예컨대 N+형 매몰층(N+ buried layer)(104)을 형성한다. 일 예에서 기판(102)은 실리콘기판일 수 있다. 기판(102) 및 N+형 매몰층(104) 위에 P형의 에피택셜층(106)을 형성한다.
도 2를 참조하면, P형의 에피택셜층(도 1의 106)의 하부에 P+형 매몰층(P+ buried layer)(108)을 형성한다. P형의 에피택셜층(도 1의 106)의 상부에 N형의 반도체영역, 예컨대 N형 드리프트영역(N drfit region)(110)을 형성한다. 다음에 N형 드리프트영역(110) 및 P+형 매몰층(108)을 관통하는 P형 웰영역(112)을 형성한다. 일 예에서 P형 웰영역(112)의 바닥은 기판(102)의 상부면에 접할 수 있다. P형 웰영역(112)은, 고전압 반도체소자의 동작시 주변의 다른 집적소자들과의 격리 기능을 수행할 수 있다. 다음에 소자분리층(114)을 형성한다. 일 예에서 소자분리층(114)은 트랜치형 구조로 형성될 수 있다.
도 3을 참조하면, N형 드리프트영역(110), P형 웰영역(112) 및 소자분리층(114)의 표면들 위에 절연층(113)을 형성한다. 절연층(113)은 불순물 이온주입을 위한 버퍼층으로 사용될 수 있다. 또한 절연층(113)은 게이트절연층으로 사용될 수도 있다. 일 예에서 절연층(113)은 옥사이드층으로 형성할 수 있다. 절연층(113) 위에 필드플레이트 절연층패턴(115) 및 블록킹패턴(116)을 형성한다. 블록킹패턴(116)은, 바디영역이 형성될 영역(202)에 위치하도록 형성한다. 필드플레이트 절연층패턴(115)은, 바디영역이 형성될 영역(202)과 소자분리층(114) 사이에 위치하도록 형성한다. 필드플레이트 절연층패턴(115) 및 블록킹패턴(116)은 모두 플래너(planar) 구조를 갖도록 형성될 수 있다. 즉 필드플레이트 절연층패턴(115)의 하부면 및 블록킹패턴(116)의 하부면은 동일한 수평 레벨상에 위치하며, 절연층(113)의 상부면과도 동일한 수평 레벨상에 위치한다.
일 예에서 필드플레이트 절연층패턴(115) 및 블록킹패턴(116)은 동일한 물질층, 예컨대 옥사이드층으로 형성할 수 있다. 일 예에서 필드플레이트 절연층패턴(115) 및 블록킹패턴(116)은 동일한 증착공정 및 패터닝공정으로 형성할 수 있다. 이 경우 먼저 절연층(113) 위에 필드플레이트 절연층패턴(115) 및 블록킹패턴(116) 형성을 위한 절연층을 증착한다. 다음에 증착된 절연층 위에 마스크층패턴을 형성하는 공정과, 이 마스크층패턴을 식각마스크로 한 식각공정을 포함하는 패터닝공정을 수행하여 필드플레이트 절연층패턴(115) 및 블록킹패턴(116)을 형성한다. 다른 예에서 필드플레이트 절연층패턴(115) 및 블록킹패턴(116)은 개별적으로 형성할 수 있다. 이 경우 필드플레이트 절연층패턴(115)을 먼저 형성하고, 블록킹패턴(116)은 별도의 증착공정 및 패터닝공정으로 나중에 형성할 수 있다.
도 4를 참조하면, 필드플레이트 절연층패턴(115) 및 절연층(113) 위에 게이트전극(118) 및 포토레지스트층패턴(120)을 형성한다. 게이트전극(118)과 수직방향으로 중첩되는 절연층(113) 및 필드플레이트 절연층(115)은 게이트절연층으로 작용할 수 있다. 일 예에서 게이트전극(118)은 불순물이 도핑된 폴리실리콘층으로 형성할 수 있다. 포토레지스트층패턴(120)은 바디영역이 형성될 제1 영역(202) 내의 절연층(113) 일부 표면을 노출시키는 개구부(119)를 갖는다. 개구부(119)에 의해 노출되는 포토레지스트층패턴(120)의 측면은 경사진 프로파일을 갖는다. 이와 같은 경사진 측별 프로파일에 의해, 기판(102)에 가까워지는 아래 방향으로 갈수록 개구부(119)의 폭은 점점 감소된다.
개구부(119)를 한정하는 포토레지스트층패턴(120)의 측면은 게이트전극(118) 측면에 정렬될 수 있다. 이에 따라 개구부(119) 내에서 게이트전극(118)의 일 측면 및 포토레지스트층패턴(120)의 일 측면은 노출된다. 이를 위해, 게이트전극(118) 형성을 위해 제1 영역(202)의 절연층(113) 및 블록킹패턴(116)을 덮는 게이트전극의 제거는 포토레지스트층패턴(120)을 식각마스크로 한 식각공정을 통해 수행될 수 있다. 이 경우 개구부(119)에 의해 노출되는 게이트전극(118)의 측벽 프로파일 또한 포토레지스트층패턴(120)과 같이 경사진 프로파일을 갖는다. 비록 도면에 나타내지는 않았지만, 개구부(119) 내에서 노출되는 게이트전극(118)의 일 측면상에는 얇은 두께의 절연층이 배치되도록 할 수도 있다. 도면에서 화살표로 나타낸 바와 같이, 게이트전극(118) 및 포토레지스트층패턴(120)을 이온주입마스크로 하여 P형 바디영역 형성을 위한 P형 불순물이온들(P-type impurity ions)을 주입한다. 일 예에서 P형 불순물이온들은 기판(102) 표면에 대해 수직한 방향으로 주입되도록 할 수 있다. 일 예에서 P형 불순물이온으로 보론(B)을 사용할 수 있다. P형 불순물이온들 주입으로, N형 드리프트영역(110)의 제1 영역(202)에는 P형 불순물이온들이 주입된 도핑영역이 형성된다.
도 5에서 보다 상세하게 나타낸 바와 같이, P형 바디영역 형성을 위한 P형 불순물이온들 주입 과정에서, 블록킹패턴(116)은 웰근접효과(WPE)에 의해 제2 영역(152)에서의 도핑 농도가 원하지 않게 증가하는 현상을 억제시킨다. 여기서 제2 영역(152)은, P형 바디영역 중 게이트전극(118)과 수직방향으로 중첩되는 채널영역을 의미한다. 구체적으로 도면에서 화살표(302)로 나타낸 바와 같이, 주입되는 P형 불순물이온들 중에서 게이트전극(118) 또는 포토레지스트층패턴(120)의 경사진 측벽으로 주입되는 P형 불순물이온은 게이트전극(118) 또는 포토레지스트층패턴(120)의 경사진 측벽으로부터 제2 영역(152)을 향해 산란(scattering) 또는 반사될 수 있다. 본 예에서는 이와 같이 제2 영역(152)을 향해 산란 또는 반사되는 경로상에 블록킹패턴(116)이 위치하여, 도면에서 점선의 화살표(304)로 나타낸 바와 같이, 불순물이온이 제2 영역(152)으로 주입되는 것이 차단된다. 바디영역 형성을 위한 P형 불순물이온을 주입한 후에는 포토레지스트층패턴(120) 및 블록킹패턴(116)을 제거한다. 비록 도면에 나타내지는 않았지만, P형 불순물이온들 주입 후에 채널영역인 제2 영역(152)에서의 문턱전압을 조절하기 위한 N형 불순물이온 주입을 수행할 수 있다.
도 6을 참조하면, 주입된 P형 불순물이온에 대한 확산(diffusion) 공정을 수행하여 P형 바디영역(111)을 형성한다. P형 바디영역(111)을 형성한 후, 게이트전극(118) 측벽에 게이트스페이서층(122)을 형성한다. 그리고 각각의 이온주입마스크패턴을 이용하여 P+형 불순물이온들 및 N+형 불순물이온들을 각각 주입한 후 불순물이온 확산 공정을 수행한다. 이에 따라 N형 드리프트영역(110)에 N+형 드레인영역(132)이 형성된다. P형 바디영역(111) 내에는 N+형 소스영역(134) 및 P+형 소스컨택영역(136)이 형성된다. 또한 P형 웰영역(112) 내에는 P+형 웰컨택영역(138)이 형성된다. 다른 예에서 P형 바디영역(111) 형성을 위한 불순물이온 확산 공정은, N+형 드레인영역(132) 및 N+형 소스영역(136) 형성을 위한 불순물이온 확산 공정과 함께 수행될 수도 있다.
도 7을 참조하면, 전면에 층간절연층(124)을 형성한 후, N+형 드레인영역(132), P+형 소스컨택영역(136), P+형 웰컨택영역(138), 및 게이트전극(118)의 일부 표면을 노출시키는 컨택홀들을 형성한다. 다음에 이 컨택홀들을 도전층으로 매립하여, 드레인컨택(126), 소스컨택(127), 및 웰컨택(128), 및 게이트컨택(129)을 각각 형성한다. 도면에 나타내지는 않았지만, 층간절연층(124)을 형성하기 전에, N+형 드레인영역(132), P+형 소스컨택영역(136), P+형 웰컨택영역(138), 및 게이트전극(118)의 표면 위에 실리사이드층을 형성할 수 있다.
도 8 및 도 9는 본 개시의 다른 예에 따른 고전압 반도체소자의 제조방법을 설명하기 위해 나타내 보인 단면도들이다. 도 8 및 도 9에서 도 1 내지 도 7과 동일한 참조부호는 동일한 구성요소를 나타내며, 이에 따라 중복되는 설명은 생략하기로 한다. 도 8 및 도 9를 참조하면, 본 예에서는 P형 바디영역이 형성될 제1 영역(202)의 절연층(113) 위에 제1 블록킹패턴(416) 및 제2 블록킹패턴(417)이 형성된다는 점에서 도 1 내지 도 7을 참조하여 설명한 실시예와 차이가 있다. 제1 블록킹패턴(416) 및 제2 블록킹패턴(417)은, 채널길이 방향(도면에서 가로 방향)으로 상호 이격되도록 형성된다. 제1 블록킹패턴(416) 및 제2 블록킹패턴(417)은 인접한 게이트전극(118)과도 일정 간격 이격되도록 형성된다. 도 9에서 화살표(502)로 나타낸 바와 같이, 주입되는 P형 불순물이온들 중에서 게이트전극(118) 또는 포토레지스트층패턴(120)의 경사진 측벽으로 주입되어 게이트전극(118) 또는 포토레지스트층패턴(120)의 경사진 측벽으로부터 제2 영역(152)을 향해 산란(scattering) 또는 반사되는 P형 불순물이온은, 도면에서 점선의 화살표(304)로 나타낸 바와 같이, 제1 블록킹패턴(416) 및 제2 블록킹패턴(417)에 의해 제2 영역(152)으로 주입되는 것이 차단된다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
102...기판 104...N+형 매몰층
106...P형 에피택셜층 108...P+형 매몰층
110...N형 드리프트영역 111...P형 바디영역
112...P형 웰영역 113...절연층
114...소자분리층 115...필드플레이트 절연층
116...블록킹패턴 118...게이트전극
119...개구부 120...포토레지스트층패턴
202...바디영역이 형성될 제1 영역 124...층간절연층
126...드레인컨택 127...소스컨택
128...웰컨택 129...게이트컨택
132...N+형 드레인영역 134...N+형 소스영역
136...N+형 소스컨택영역 138...P+형 웰컨택영역

Claims (23)

  1. 제2 도전형의 반도체영역 중 제1 도전형의 바디영역이 형성될 제1 영역 위에 불순물이온을 차단하는 블록킹패턴을 형성하는 단계;
    상기 블록킹패턴을 노출시키는 개구부를 갖는 이온주입마스크층패턴을 상기 버퍼절연층 위에 형성하는 단계;
    상기 이온주입마스크층패턴을 마스크로 상기 바디영역 형성을 위한 제1 도전형의 이온주입을 수행하는 단계; 및
    상기 이온주입을 수행한 후에 상기 블록킹패턴을 제거하는 단계를 포함하는 고전압 반도체소자의 제조방법.
  2. 제1항에 있어서,
    상기 이온주입마스크층패턴은 게이트전극 및 포토레지스트층패턴이 적층되어 구성되는 고전압 반도체소자의 제조방법.
  3. 제2항에 있어서,
    상기 개구부에 의해 노출되는 게이트전극 및 포토레지스트층패턴의 측벽은 경사진 프로파일을 갖는 고전압 반도체소자의 제조방법.
  4. 제3항에 있어서,
    상기 반도체영역 위에 상기 게이트전극과 수직하게 중첩되는 필드플레이트 절연층패턴을 형성하는 단계를 더 포함하는 고전압 반도체소자의 제조방법.
  5. 제4항에 있어서,
    상기 필드플레이트 절연층패턴 및 상기 블록킹패턴은 동일한 증착공정 및 패터닝공정으로 형성하는 고전압 반도체소자의 제조방법.
  6. 제4항에 있어서,
    상기 필드플레이트 절연층패턴 및 상기 블록킹패턴은 동일한 물질층으로 형성하는 고전압 반도체소자의 제조방법.
  7. 제6항에 있어서,
    상기 필드플레이트 절연층패턴 및 상기 블록킹패턴은 옥사이드층으로 형성하는 고전압 반도체소자의 제조방법.
  8. 제4항에 있어서,
    상기 필드플레이트 절연층패턴 및 상기 블록킹패턴은 플래너 구조로 형성하는 고전압 반도체소자의 제조방법.
  9. 제1항에 있어서,
    상기 블로킹패턴을 형성하는 단계는, 상기 이온주입마스크층패턴의 측벽으로부터 산란되어 상기 제1 영역의 양 단부로 향하는 불순물이온들을 차단하는 위치에 배치되도록 수행하는 고전압 반도체소자의 제조방법.
  10. 제1항에 있어서,
    상기 블로킹패턴은 옥사이드층으로 형성하는 고전압 반도체소자의 제조방법.
  11. 제1항에 있어서,
    상기 블로킹패턴은 플래너 구조로 형성하는 고전압 반도체소자의 제조방법.
  12. 제1항에 있어서,
    제1 도전형의 기판 위에 제2 도전형의 매몰층 및 제1 도전형의 에피택셜층을 형성하는 단계;
    상기 제1 도전형의 에피택셜층 상부 및 하부에 각각 제2 도전형의 상기 반도체영역 및 제1 도전형의 매몰층을 형성하는 단계;
    상기 반도체영역 및 상기 제1 도전형의 매몰층을 관통하는 제1 도전형의 웰영역을 형성하는 단계; 및
    상기 제1 도전형의 웰영역 및 상기 제2 도전형의 반도체영역 사이에 소자분리층을 형성하는 단계를 더 포함하는 고전압 반도체소자의 제조방법.
  13. 제1항에 있어서,
    상기 제2 도전형의 반도체영역은 드리프트영역인 고전압 반도체소자의 제조방법.
  14. 제2 도전형의 반도체영역 중 제1 도전형의 바디영역이 형성될 제1 영역 위에서 상호 이격되도록 배치되어 불순물이온을 차단하는 제1 블록킹패턴 및 제2 블록킹패턴을 형성하는 단계;
    상기 제1 블록킹패턴 및 제2 블록킹패턴을 노출시키는 개구부를 갖는 이온주입마스크층패턴을 상기 버퍼절연층 위에 형성하는 단계;
    상기 이온주입마스크층패턴을 마스크로 상기 바디영역 형성을 위한 제1 도전형의 이온주입을 수행하는 단계; 및
    상기 이온주입을 수행한 후에 상기 제1 블록킹패턴 및 제2 블록킹패턴을 제거하는 단계를 포함하는 고전압 반도체소자의 제조방법.
  15. 제14항에 있어서,
    상기 이온주입마스크층패턴은 게이트전극 및 포토레지스트층패턴이 적층되어 구성되는 고전압 반도체소자의 제조방법.
  16. 제15항에 있어서,
    상기 개구부에 의해 노출되는 게이트전극 및 포토레지스트층패턴의 측벽은 경사진 프로파일을 갖는 고전압 반도체소자의 제조방법.
  17. 제16항에 있어서,
    상기 반도체영역 위에 상기 게이트전극과 수직하게 중첩되는 필드플레이트 절연층패턴을 형성하는 단계를 더 포함하는 고전압 반도체소자의 제조방법.
  18. 제17항에 있어서,
    상기 필드플레이트 절연층패턴, 상기 제1 블록킹패턴, 및 상기 제2 블록킹패턴은 동일한 증착공정 및 패터닝공정으로 형성하는 고전압 반도체소자의 제조방법.
  19. 제17항에 있어서,
    상기 필드플레이트 절연층패턴, 상기 제1 블록킹패턴, 및 상기 제2 블록킹패턴은 동일한 물질층으로 형성하는 고전압 반도체소자의 제조방법.
  20. 제19항에 있어서,
    상기 필드플레이트 절연층패턴, 상기 제1 블록킹패턴, 및 상기 제2 블록킹패턴은 옥사이드층으로 형성하는 고전압 반도체소자의 제조방법.
  21. 제17항에 있어서,
    상기 필드플레이트 절연층패턴, 상기 제1 블록킹패턴, 및 상기 제2 블록킹패턴은 플래너 구조로 형성하는 고전압 반도체소자의 제조방법.
  22. 제14항에 있어서,
    상기 제1 블록킹패턴 및 제2 블로킹패턴을 형성하는 단계는, 상기 이온주입마스크층패턴의 측벽으로부터 산란되어 상기 제1 영역의 양 단부로 향하는 불순물이온들을 차단하는 위치에 배치되도록 수행하는 고전압 반도체소자의 제조방법.
  23. 제14항에 있어서,
    상기 제2 도전형의 반도체영역은 드리프트영역인 고전압 반도체소자의 제조방법.
KR1020180066708A 2018-06-11 2018-06-11 고전압 반도체소자의 제조방법 KR102359373B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180066708A KR102359373B1 (ko) 2018-06-11 2018-06-11 고전압 반도체소자의 제조방법
US16/276,310 US10727063B2 (en) 2018-06-11 2019-02-14 Methods of fabricating high voltage semiconductor devices
TW108104950A TWI781289B (zh) 2018-06-11 2019-02-14 製造高電壓半導體裝置的方法
CN201910167923.9A CN110581069A (zh) 2018-06-11 2019-03-06 制造高压半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180066708A KR102359373B1 (ko) 2018-06-11 2018-06-11 고전압 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20190140204A true KR20190140204A (ko) 2019-12-19
KR102359373B1 KR102359373B1 (ko) 2022-02-08

Family

ID=68763616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180066708A KR102359373B1 (ko) 2018-06-11 2018-06-11 고전압 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US10727063B2 (ko)
KR (1) KR102359373B1 (ko)
CN (1) CN110581069A (ko)
TW (1) TWI781289B (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242033A1 (en) * 2007-03-26 2008-10-02 Tower Semiconductor Ltd. Self-Aligned LDMOS Fabrication Method Integrated Deep-Sub-Micron VLSI Process, Using A Self-Aligned Lithography Etches And Implant Process
US20140070315A1 (en) * 2008-10-29 2014-03-13 Tower Semiconductor Ltd. Double-Resurf LDMOS With Drift And PSURF Implants Self-Aligned To A Stacked Gate "BUMP" Structure
US20170186856A1 (en) * 2014-09-02 2017-06-29 Csmc Technologies Fab1 Co., Ltd. Method for manufacturing ldmos device
US20180090613A1 (en) * 2016-09-28 2018-03-29 Monolithic Power Systems, Inc. Method for fabricating ldmos with self-aligned body
US9941171B1 (en) * 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633994B1 (ko) * 2005-07-26 2006-10-13 동부일렉트로닉스 주식회사 반도체 소자의 웰 포토레지스트 패턴 및 그 형성 방법
US7598130B2 (en) * 2006-09-28 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing layout-dependent variations in semiconductor devices
JP4568325B2 (ja) * 2007-12-20 2010-10-27 シャープ株式会社 半導体装置及びその製造方法
CN101673060B (zh) * 2008-09-09 2011-10-26 中芯国际集成电路制造(北京)有限公司 一种光刻后注入离子的方法
KR20100073282A (ko) 2008-12-23 2010-07-01 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242033A1 (en) * 2007-03-26 2008-10-02 Tower Semiconductor Ltd. Self-Aligned LDMOS Fabrication Method Integrated Deep-Sub-Micron VLSI Process, Using A Self-Aligned Lithography Etches And Implant Process
US20140070315A1 (en) * 2008-10-29 2014-03-13 Tower Semiconductor Ltd. Double-Resurf LDMOS With Drift And PSURF Implants Self-Aligned To A Stacked Gate "BUMP" Structure
US20170186856A1 (en) * 2014-09-02 2017-06-29 Csmc Technologies Fab1 Co., Ltd. Method for manufacturing ldmos device
US20180090613A1 (en) * 2016-09-28 2018-03-29 Monolithic Power Systems, Inc. Method for fabricating ldmos with self-aligned body
US9941171B1 (en) * 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region

Also Published As

Publication number Publication date
US20190378721A1 (en) 2019-12-12
TW202001990A (zh) 2020-01-01
CN110581069A (zh) 2019-12-17
KR102359373B1 (ko) 2022-02-08
TWI781289B (zh) 2022-10-21
US10727063B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP5111744B2 (ja) 強化された遮蔽構造を備えた金属酸化膜半導体デバイス
US9536742B2 (en) Lateral double-diffused MOSFET and fabrication method thereof
US8053298B2 (en) Planar split-gate high-performance MOSFET structure and manufacturing method
KR101009399B1 (ko) Ｌｄｍｏｓ 트랜지스터 및 그 제조방법
US9853146B2 (en) Lateral double diffused MOS transistors
US6933560B2 (en) Power devices and methods for manufacturing the same
US20060145250A1 (en) LDMOS transistor
US8354712B2 (en) Semiconductor device and method of manufacturing the same
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
US10002960B2 (en) LDMOS transistor and fabrication method thereof
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9331194B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20200235237A1 (en) Ldmos device and method for manufacturing same
US8723256B1 (en) Semiconductor device and fabricating method thereof
KR102424771B1 (ko) 반도체 소자 및 그 제조 방법
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
KR102359373B1 (ko) 고전압 반도체소자의 제조방법
KR20100046354A (ko) Ｌｄｍｏｓ 트랜지스터 및 그의 제조 방법
CN111354792A (zh) Ldmos器件及其形成方法、半导体器件的形成方法
CN111725319B (zh) 半导体器件及其制造方法
WO2023149043A1 (ja) スイッチングデバイスとその製造方法
US20220376110A1 (en) Power Device and Manufacturing Method Thereof
KR20050104163A (ko) 고전압 트랜지스터 및 그 제조방법
JP7230477B2 (ja) トレンチゲート型のスイッチング素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant