CN103295899A - FinFET器件制造方法 - Google Patents

Abstract

本发明提供一种FinFET器件制造方法，通过在衬底上方外延硅层形成源漏极、沟道区以及围绕沟道区两侧和上方的虚拟栅极结构，接着形成介质层并去除虚拟栅极结构以及沟道区以形成开口，在开口中形成应变硅沟道后回刻蚀应变硅沟道上方两侧的介质层，以使得后续形成的栅极结构与LDD源极区及LDD漏极区有重叠(overlap)，省去了通过高温热处理工艺使源漏极离子扩散到应变硅沟道区形成LDD重叠的步骤，从而在保持鳍形沟道原有的宽长比以及尺寸的同时，不会使得源漏极的结深更深，提高了FinFET器件的驱动电流。

Description

FinFET器件制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种FinFET器件制造方法。

背景技术

MOSFET(金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电(Subthrehhold leakage)现象更容易发生。

鳍式场效晶体管(Fin Field effect transistor，FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构。FinFET结构使得器件更小，性能更高。

如图1A所示，现有技术中一种FinFET包括：衬底10、源极11、漏极12、鳍状应变硅沟道区13、以及围绕在鳍状应变硅沟道区13两侧及上方的导电栅极结构14。其中，源极11、漏极12与鳍状应变硅沟道区13，是通过图案化覆盖于衬底电介质层上的外延硅层以及离子注入工艺获得，所述鳍状应变硅沟道区13厚度极薄，且其凸出的三个面均为受控面，受到栅极的控制。这样，栅极就可以较为容易的在沟道区构造出全耗尽结构，彻底切断沟道的导电通路。

如图1B所示，现有的后栅极工艺技术中，通过虚拟多晶硅栅极工艺形成鳍状应变硅沟道区13和导电栅极结构14的方法一般包括以下过程：

首先，提供半导体衬底10，在所述半导体衬底10上形成外延硅层；

然后，图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源极11、漏极12、LDD区以及位于所述源极11和漏极12之间的鳍状沟道区13；

随后，形成围绕在所述鳍状沟道区13两侧和上方的多晶硅虚拟栅极结构；

其后，在所述半导体衬底10与FinFET基体上方沉积介质层15，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

接着，以所述介质层15为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层以形成一开口；

接下来，在所述开口中形成鳍状应变硅沟道13；

最后，在所述开口处，形成围绕在所述鳍状应变硅沟道13的两侧和上方的导电栅极结构14。

在上述过程中，在所述开口中形成鳍状应变硅沟道13时，由于之前去除了原先形成好的LDD overlap(重叠)区，所以若不对器件进行高温热处理，导电栅极结构14和鳍状应变硅沟道13就不会有LDD overlap(轻掺杂源漏极区重叠)，器件性能不良；若对器件进行高温热处理，开口两侧的源漏极的离子以及LDD区横向扩散到鳍状应变硅沟道13，可以形成LDD overlap，但同时源漏极和LDD区的离子也会纵向扩散，使得结深变深，器件性能也会相对不良。

发明内容

本发明的目的在于提供一种FinFET器件制造方法，通过在原沟道区域范围内形成应变硅沟道，并在保持鳍状沟道的宽长比的同时形成LDD重叠，显著提高FinFET器件的驱动电流。

为解决上述问题，本发明提出一种FinFET器件制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成外延硅层；

图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源极和漏极、LDD源极区和LDD漏极区以及位于所述源极和漏极之间的沟道区；

形成围绕在所述沟道区两侧和上方的多晶硅虚拟栅极结构；

在所述半导体衬底与FinFET基体上方沉积介质层，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

以所述介质层为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层以形成一开口；

在所述开口中形成应变硅沟道；

回刻蚀所述开口两侧的介质层以暴露出其底部的所述应变硅沟道两侧的部分外延硅层，形成所述LDD源极区重叠和LDD漏极区重叠；以及

在所述开口处形成围绕在所述应变硅沟道、所述LDD源极区重叠、LDD漏极区重叠的两侧和上方的栅极结构。

进一步的，所述沟道区为沙漏状或条状。

进一步的，所述介质层包括氧化层和/或氮化层。

进一步的，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层时，所述预定义厚度为10nm～200nm。

进一步的，在所述开口中通过锗硅或碳硅原位掺杂工艺生长应变硅层以形成应变硅沟道。

进一步的，在所述应变硅层中，碳离子或锗离子的浓度为5％～35％。

进一步的，形成应变硅沟道之后向所述应变硅层中注入氟离子。

进一步的，在所述开口处，形成围绕在所述应变硅沟道、LDD源极区重叠、LDD漏极区重叠的两侧和上方的栅极结构的步骤包括：

在所述开口及其两侧介质层上方沉积栅氧化层；以及

在所述开口中形成多晶硅栅极。

进一步的，在所述开口处，形成围绕在所述应变硅沟道、所述LDD源极区重叠及LDD漏极区重叠的两侧和上方的栅极结构的步骤包括：

在所述开口及其两侧介质层上方依次沉积栅氧化层和高K介质层；以及

在所述开口中填充金属电极，以形成高K金属栅极。

进一步的，形成所述栅极结构之后，还包括：

移除所述介质层；以及

在所述半导体衬底、FinFET基体及栅极结构上方沉积应力高于所述介质层的应力材料层。

与现有技术相比，本发明提供的FinFET器件制造方法及结构，通过在衬底上方外延硅层形成源漏极、沟道区以及围绕沟道区两侧和上方的虚拟栅极结构，接着形成介质层并去除虚拟栅极结构以及沟道区以形成开口，在开口中形成应变硅沟道后回刻蚀应变硅沟道上方两侧的介质层，以使得后续形成的栅极结构与LDD源极区及LDD漏极区有重叠(overlap)，省去了通过高温热处理工艺使源漏极离子扩散到应变硅沟道区形成LDD重叠的步骤，从而在保持鳍形沟道原有的宽长比以及尺寸的同时，不会使得源漏极的结深更深，提高了FinFET器件的驱动电流。

附图说明

图1A是现有技术的一种FinFET的立体结构示意图；

图1B是现有技术的一种FinFET的沟道区的剖面结构示意图；

图2是本发明具体实施例的FinFET制造工艺的流程图；

图3A至3H是本发明具体实施例的FinFET制造工艺的立体结构示意图或剖面结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的FinFET器件制造方法作进一步详细说明。

如图2所示，本发明提出一种FinFET器件制造方法，包括：

S201，提供半导体衬底，在所述半导体衬底上形成外延硅层；

S202，图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源极和漏极、LDD源极区和LDD漏极区以及位于所述源极和漏极之间的沟道区；

S203，形成围绕在所述沟道区两侧和上方的多晶硅虚拟栅极结构；

S204，在所述半导体衬底与FinFET基体上方沉积介质层，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

S205，以所述介质层为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层以形成一开口；

S206，在所述开口中形成应变硅沟道；

S207，回刻蚀所述开口两侧的介质层以暴露出其底部两侧的部分LDD源极区、LDD漏极区，形成所述LDD源极区重叠和LDD漏极区重叠；

S208，在所述开口处形成围绕在所述应变硅沟道、LDD源极区重叠、LDD漏极区重叠的两侧和上方的栅极结构。

下面结合附图3A～3H对图2所示的S201～S207步骤作进一步详细说明。

如图3A所示，在步骤S201中，在所述半导体衬底300上，通过诸如化学气相沉积等的常规方式形成外延硅层301，外延硅层301可以为纯硅层、SiGe层或者SiC层。

如图3B所示，在步骤S202中，图案化所述外延硅层301，形成垂直与所述半导体衬底300的FinFET基体，所述FinFET基体包括源极302a、漏极302b、LDD源极区(图3B中未图示，可参见图3D的301a)、LDD漏极区(图3B中未图示，可参见图3D的301b)及沟道区303a，其中，图案化所述外延硅层301后会形成源区、漏区和沟道区303a，然后通过对源区和漏区进行轻掺杂源/漏区(LDD)离子注入以及源/漏极离子注入，可以形成源极302a、漏极302b和LDD源极区、LDD漏极区。另外，沟道区303a的形状可以为条状(如图1A中13所示)或沙漏状。需要说明的是，理论和研究都已表明，提高载流子迁移率、栅极电容、沟道的宽长比及降低阈值电压等均对FinFET器件的驱动电流增大有利，采用沙漏状的沟道区相比条状的沟道区，沟道的宽长比更大，使得FinFET器件的驱动电流显著提高，以此获得的FinFET器件性能更高。

如图3C所示，在步骤S203中，可以在沟道区303a两侧及上方沉积多晶硅层(未图示)并刻蚀形成围绕在所述沟道区303a两侧和上方的多晶硅虚拟栅极结构304a。本步骤中，沟道区303a相对多晶硅虚拟栅极结构304a就是FinFET器件的鳍形沟道区，并且多晶硅虚拟栅极结构304a与LDD源极区、LDD漏极区有LDD overlap即LDD重叠(图3C中未图示，可参见图3D的301c)。

如图3D所示，在步骤S204中，在半导体衬底300以及FinFET基体上方沉积介质层305，化学机械平坦化介质层305至多晶硅虚拟栅极结构304a顶部，介质层305可以包括氧化层和氮化层的一种或两种。

如图3E所示，在步骤S205中，以介质层305为掩膜或者接触蚀刻终止层(CESL)，采用干法刻蚀工艺移除多晶硅虚拟栅极结构304a及其下方的预定义厚度的外延硅层，该预定义厚度D优选为10nm～200nm，此时相当于预留了形成后续形成的应变硅沟道的所需的一开口304b。由于重新制造应变硅沟道，在刻蚀预定义厚度的外延硅层形成开口304b的过程中，原来形成好的用于栅极结构和LDD源极区301a、LDD漏极区301b重叠的LDD重叠301c同时被刻蚀掉了，若不对器件进行高温热处理，导电栅极结构14和鳍状应变硅沟道13就不会有LDD overlap(轻掺杂源漏极区重叠)，影响器件的短沟道效应、结电容以及结漏电流等，使得器件性能不良；若对器件进行高温热处理，开口两侧的源漏极的离子以及LDD区横向扩散到鳍状应变硅沟道13，可以形成LDD overlap，但同时源漏极和LDD区的离子也会纵向扩散，使得结深变深，器件性能也会相对不良，因此后续步骤在制作新的应变硅沟道的过程中，需要一并制造性能较高的LDD重叠区。

如图3F所示，在步骤S206中，在开口304b中通过锗硅或碳硅原位掺杂(In-situ doping)工艺外延生长出应变硅层303c，也就是应变硅外延生长的同时向应变硅中掺杂锗(Ge)离子或碳离子，原位掺杂工艺在简化工艺步骤的同时，特别是省略了现有技术中耗时的退火扩散工艺，还可以保证获得应变硅层303c的应力性能。应变硅层303c中Ge离子或碳离子的浓度为5％～35％，优选的，向应变硅层303c中注入氟离子，以改善锗离子或碳离子掺杂产生的结构缺陷。进一步的，应变硅沟道303还可以由一层应变锗硅层和一层应变碳硅层构成，应变碳硅层可通过向所述开口304a下方的外延硅层303b中注入碳离子形成，也可以在生长出厚度小于开口304b深度的应变锗硅层之后，在其上方的开口304b中通过碳硅原位掺杂工艺形成，即应变碳硅层的厚度与所述应变锗硅层的厚度之和为所述预定义厚度D，该应变碳硅层303d中碳离子的浓度可以为2％～13％。

需要说明的是，应变硅沟道303在开口304b中形成，因此保持FinFET器件的鳍形沟道的宽长比以及尺寸；同时，应变硅沟道303只有应变锗硅层或应变碳硅层时，应变锗硅层或应变碳硅层与底部的外延硅层303b晶格失配而产生的应力可以满足一些FinFET器件对驱动电流的要求；而应变硅沟道303有一层应变碳硅层和一层应变锗硅层时，可以造成应变硅沟道303与底部的外延硅层303b晶格失配以及应变硅沟道303自身内部两层的晶格失配，从而进一步增大应变硅沟道303的应力，以满足更高驱动电流的FinFET器件的需求。因此，应变锗硅层和/或应变碳硅层可以造成晶格失配，从而在沟道区303a产生应力，进一步提高了载流子的迁移率。

如图3G所示，在步骤S207中，回刻蚀所述开口304b两侧的介质层305以暴露出其底部两侧的部分LDD源极区、LDD漏极区，形成所述LDD源极区重叠301d1和LDD漏极区重叠301d2，以使得后续制得的栅极结构与LDD源极区、LDD漏极区有LDD overlap，提高器件的性能。

如图3H所示，在步骤S208中，可以在所述应变硅沟道303两侧及上方重新沉积栅氧化层306及栅极层307，然后依次刻蚀栅极层307及栅氧化层306，形成围绕在所述应变硅沟道303两侧和上方的栅极结构。本步骤中，应变硅沟道303相对栅极结构就是FinFET器件的鳍形应变硅沟道。栅极结构可以为多晶硅栅极结构，也可以为高K金属栅极结构。

请继续参考如图3H，在本实施例中，在所述开口304b处形成围绕在所述应变硅沟道303、LDD源极区重叠301d1、LDD漏极区重叠301d2的两侧和上方的栅极结构的步骤包括：首先，在所述开口304b及其两侧介质层305上方沉积栅氧化层306；接着，在所述开口304b中形成多晶硅栅极307。

请继续参考如图3H，在本发明的其他实施例中，在所述开口304b处形成围绕在所述应变硅沟道303、所述LDD源极区重叠301d1及LDD漏极区重叠301d2的两侧和上方的栅极结构的步骤包括：首先，在所述开口304b及其两侧介质层305上方依次沉积栅氧化层305和高K介质层(未图示)；接着，在所述开口304b中填充金属电极307，以形成高K金属栅极。

在本发明的其他实施例中，在形成栅极结构之后，还包括：移除所述介质层305，在所述半导体衬底300、FinFET基体及栅极结构上方沉积应力高于所述介质层305的应力材料层。

需要说明的是，应力材料层在栅极结构上施加的高应力，FinFET器件的应变硅沟道303的载流子迁移率可以得到很大的提高，驱动电流进一步提高。应力材料层可以是通过炉管沉积、原子层沉积(ALD)及等离子增强化学气相沉积(PECVD)形成，包括氧化硅、氮化硅及氮氧化硅的一种或几种。影响应力材料层应力的因素较多，其中主要有沉积速率和沉积温度，本发明应力材料层306的沉积速率小于

沉积温度为200℃～700℃、沉积厚度为50nm～800nm。应力材料层沉积之后进行氮等离子体处理和紫外线处理，进一步提高应力材料层的应力，进而提高FinFET器件的驱动电流。

综上所述，本发明提供的FinFET器件制造方法，通过在衬底上方外延硅层形成源漏极、沟道区以及围绕沟道区两侧和上方的虚拟栅极结构，接着形成介质层并去除虚拟栅极结构以及沟道区以形成开口，在开口中形成应变硅沟道后回刻蚀应变硅沟道上方两侧的介质层，以使得后续形成的栅极结构与LDD源极区及LDD漏极区有重叠(overlap)，省去了通过高温热处理工艺使源漏极离子扩散到应变硅沟道区形成LDD重叠的步骤，从而在保持鳍形沟道原有的宽长比以及尺寸的同时，不会使得源漏极的结深更深，提高了FinFET器件的驱动电流。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种FinFET器件制造方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上形成外延硅层；

图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源极和漏极、LDD源极区和LDD漏极区以及位于所述源极和漏极之间的沟道区；

形成围绕在所述沟道区两侧和上方的多晶硅虚拟栅极结构；

在所述半导体衬底与FinFET基体上方沉积介质层，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

以所述介质层为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层以形成一开口；

在所述开口中形成应变硅沟道；

回刻蚀所述开口两侧的介质层以暴露出其底部两侧的部分LDD源极区、LDD漏极区，形成所述LDD源极区重叠和LDD漏极区重叠；以及

在所述开口处形成围绕在所述应变硅沟道、LDD源极区重叠、LDD漏极区重叠的两侧和上方的栅极结构。

2.如权利要求1所述的FinFET器件制造方法，其特征在于，所述沟道区为沙漏状或条状。

3.如权利要求1所述的FinFET器件制造方法，其特征在于，所述介质层包括氧化层和/或氮化层。

4.如权利要求1所述的FinFET器件制造方法，其特征在于，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层时，所述预定义厚度为10nm～200nm。

5.如权利要求1所述的FinFET器件制造方法，其特征在于，在所述开口中通过锗硅或碳硅原位掺杂工艺生长应变硅层以形成应变硅沟道。

6.如权利要求5所述的FinFET器件制造方法，其特征在于，在所述应变硅层中，碳离子或锗离子的浓度为5％～35％。

7.如权利要求1所述的FinFET器件制造方法，其特征在于，形成应变硅沟道之后向所述应变硅层中注入氟离子。

8.如权利要求1所述的FinFET器件制造方法，其特征在于，在所述开口处，形成围绕在所述应变硅沟道、LDD源极区重叠、LDD漏极区重叠的两侧和上方的栅极结构的步骤包括：

在所述开口及其两侧介质层上方沉积栅氧化层；以及

在所述开口中形成多晶硅栅极。

9.如权利要求1所述的FinFET器件制造方法，其特征在于，在所述开口处，形成围绕在所述应变硅沟道、所述LDD源极区重叠及LDD漏极区重叠的两侧和上方的栅极结构的步骤包括：

在所述开口及其两侧介质层上方依次沉积栅氧化层和高K介质层；以及

在所述开口中填充金属电极，以形成高K金属栅极。

10.如权利要求1所述的FinFET器件制造方法，其特征在于，形成所述栅极结构之后，还包括：

移除所述介质层；以及

在所述半导体衬底、FinFET基体及栅极结构上方沉积应力高于所述介质层的应力材料层。

Images