CN113497034A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113497034A
CN113497034A CN202010197887.3A CN202010197887A CN113497034A CN 113497034 A CN113497034 A CN 113497034A CN 202010197887 A CN202010197887 A CN 202010197887A CN 113497034 A CN113497034 A CN 113497034A
Authority
CN
China
Prior art keywords
initial
side wall
isolation layer
forming
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010197887.3A
Other languages
English (en)
Inventor
张庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010197887.3A priority Critical patent/CN113497034A/zh
Publication of CN113497034A publication Critical patent/CN113497034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括稀疏区和密集区，所述稀疏区上具有第一鳍部，所述密集区上具有第二鳍部；在所述稀疏区上形成第一隔离层，所述第一隔离层覆盖第一鳍部的部分侧壁表面；在所述密集区上形成第二隔离层，所述第二隔离层覆盖第二鳍部的部分侧壁表面，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面；在所述第一隔离层上形成横跨所述第一鳍部的第一栅极结构，所述第一栅极结构侧壁表面具有第一侧墙，且所述第一栅极结构顶部表面齐平于第一侧墙。所述方法能够有效提高形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层顶部表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构侧壁表面的侧墙；位于所述栅极结构和侧墙两侧的鳍部内的源区和漏区。
然而，现有技术形成的半导体结构的性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底包括稀疏区和密集区，所述稀疏区上具有第一鳍部，所述密集区上具有第二鳍部；位于所述稀疏区上的第一隔离层，所述第一隔离层覆盖第一鳍部的部分侧壁表面；位于所述密集区上的第二隔离层，所述第二隔离层覆盖第二鳍部的部分侧壁表面，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面；位于所述第一隔离层上且横跨所述第一鳍部的第一栅极结构，所述第一栅极结构侧壁表面具有第一侧墙，且所述第一栅极结构顶部表面齐平于第一侧墙。
可选的，还包括：位于所述第二隔离层上且横跨所述第二鳍部的第二栅极结构，所述第二栅极结构侧壁表面具有第二侧墙，且所述第二栅极结构顶部表面齐平于第二侧墙。
可选的，所述第一栅极结构和第二栅极结构的顶部表面齐平。
可选的，相邻第一栅极结构之间的间距，大于相邻第二栅极结构之间的间距。
可选的，所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面的范围为20埃～60埃。
可选的，所述第一隔离层的顶部表面低于所述第一鳍部的顶部表面，所述第二隔离层的顶部表面低于所述第二鳍部的顶部表面。
可选的，还包括：位于第一隔离层第二隔离层上的介质层，所述介质层覆盖所述第一侧墙和第二侧墙的侧壁表面。
可选的，所述第一隔离层的材料为绝缘材料；所述第二隔离层的材料为绝缘材料。
可选的，所述绝缘材料包括：氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
可选的，所述第一侧墙的材料和第一隔离层的材料不同。
可选的，所述第二侧墙的材料和第二隔离层的材料不同。
可选的，所述第一栅极结构包括：位于所述第一鳍部部分顶部表面和侧壁表面、以及第一隔离层表面的第一栅介质层、位于所述第一栅介质层表面的第一功函数层、以及位于所述第一功函数层表面的第一栅电极层。
可选的，所述第一栅电极层的材料包括：金属。
可选的，所述第二栅极结构包括：位于所述第二鳍部部分顶部表面和侧壁表面、以及第二隔离层表面的第二栅介质层、位于所述第二栅介质层表面的第二功函数层、以及位于所述第二功函数层表面的第二栅电极层。
可选的，所述第二栅电极层的材料包括：金属。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括稀疏区和密集区，所述稀疏区上具有第一鳍部，所述密集区上具有第二鳍部；在所述稀疏区上形成第一隔离层，所述第一隔离层覆盖第一鳍部的部分侧壁表面；在所述密集区上形成第二隔离层，所述第二隔离层覆盖第二鳍部的部分侧壁表面，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面；在所述第一隔离层上形成横跨所述第一鳍部的第一栅极结构，所述第一栅极结构侧壁表面具有第一侧墙，且所述第一栅极结构顶部表面齐平于第一侧墙。
可选的，还包括：在所述第二隔离层上形成横跨所述第二鳍部的第二栅极结构，所述第二栅极结构侧壁表面具有第二侧墙，且所述第二栅极结构顶部表面齐平于第二侧墙。
可选的，所述第一栅极结构和第二栅极结构的顶部表面齐平。
可选的，相邻第一栅极结构之间的间距，大于相邻第二栅极结构之间的间距。
可选的，所述第一隔离层和第二隔离层的形成方法包括：在所述稀疏区和密集区上形成隔离材料膜，所述隔离材料膜覆盖所述第一鳍部和第二鳍部部分侧壁表面；在所述隔离材料膜表面形成图形化层，所述图形化层暴露出密集区上的隔离材料膜；以所述图形化层为掩膜，刻蚀所述隔离材料膜，在所述稀疏区上形成第一隔离层，在所述密集区上形成第二隔离层，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面。
可选的，所述第一栅极结构和第二栅极结构的形成方法包括：在所述第一隔离层上形成横跨所述第一鳍部的第一伪栅极结构；在所述第二隔离层上形成横跨所述第二鳍部的第二伪栅极结构；在所述第一伪栅极结构侧壁表面形成第一初始侧墙材料膜；在所述第二伪栅极结构侧壁表面形成第二初始侧墙材料膜；在所述基底上形成介质膜，且所述介质膜覆盖所述第一伪栅极结构和第二伪栅极结构的顶部表面；平坦化所述介质膜，在所述基底上形成介质层，且使第一初始侧墙材料膜为第一初始侧墙，使第二初始侧墙材料膜为第二初始侧墙；去除所述第一伪栅极结构，在介质层内形成第一开口，去除所述第二伪栅极结构，在所述介质层内形成第二开口；在所述第一开口内形成第一栅极结构，在所述第二开口内形成第二栅极结构。
可选的，所述第一初始侧墙的顶部表面高于或者齐平于所述第二初始侧墙的顶部表面。
可选的，所述平坦化所述介质膜的工艺对稀疏区上的第一初始侧墙材料膜具有第一抛光速率，所述平坦化所述介质膜的工艺对密集区上的第二初始侧墙材料膜具有第二抛光速率，且所述第一抛光速率大于第二抛光速率。
可选的，在所述第一开口内形成第一栅极结构和在第二开口内形成第二栅极结构的方法包括：在所述第一开口内形成第一初始栅极材料膜，所述第一初始侧墙位于所述第一初始栅极材料膜侧壁表面；在所述第二开口内形成第二初始栅极材料膜，所述第二初始侧墙位于所述第二初始栅极材料膜侧壁表面；平坦化所述第一初始栅极材料膜、第二初始栅极材料膜、第一初始侧墙以及第二初始侧墙，在所述第一隔离层上形成第一栅极结构、以及位于所述第一栅极结构侧壁表面的第一侧墙，在所述第二隔离层形成第二栅极结构、以及位于所述第二栅极结构侧壁表面的第二侧墙，且所述第二栅极结构的顶部表面高于第二鳍部的顶部表面的距离达到预设值。
可选的，所述第一初始栅极材料膜的顶部表面高于所述第一初始侧墙的顶部表面，所述第二初始栅极材料膜的顶部表面高于所述第二初始侧墙的顶部表面
可选的，平坦化所述第一初始栅极材料膜、第二初始栅极材料膜、第一初始侧墙以及第二初始侧墙的方法包括：采用第一平坦化工艺，平坦所述第一初始栅极材料膜和第二初始栅极材料膜，在所述第一隔离层上形成第一初始栅极结构，在所述第二隔离层上形成第二初始栅极结构，且所述第二初始栅极结构顶部表面高于第二初始侧墙的顶部表面；采用第二平坦化工艺，平坦所述第一初始栅极结构、第一初始侧墙、第二初始栅极结构以及第二初始侧墙，使第一初始栅极结构形成第一栅极结构，使第一初始侧墙形成第一侧墙，使第二初始栅极结构形成第二栅极结构，使第二初始侧墙形成第二侧墙，且所述第二栅极结构的顶部表面高于第二鳍部的顶部表面的距离达到预设值。
可选的，所述第一平坦化工艺对所述第一初始栅极材料膜和第二初始栅极材料膜具有第三抛光速率，所述第二平坦化工艺对所述第一初始栅极材料膜和第二初始栅极材料膜具有第四抛光速率，且所述第三抛光速率大于所述第四抛光速率。
可选的，所述第一伪栅极结构的顶部表面高于第二伪栅极结构的顶部表面。
可选的，所述第一伪栅极结构和第二伪栅极结构的形成方法包括：在所述第一隔离层上形成第一初始伪栅极材料膜，在所述第二隔离层上形成第二初始伪栅极材料膜，且所述第一初始伪栅极材料膜顶部表面高于所述第二初始伪栅极材料膜顶部表面；图形化所述第一初始伪栅极材料膜和第二初始伪栅极材料膜，在所述第一隔离层上形成横跨所述第一鳍部的第一伪栅极材料膜，且所述第一伪栅极材料膜覆盖所述第一鳍部部分顶部表面和侧壁表面，在所述第二隔离层上形成横跨所述第二鳍部的第二伪栅极材料膜，且所述第二伪栅极材料膜覆盖所述第二鳍部部分顶部表面和侧壁表面；平坦化所述第一伪栅极材料膜和第二伪栅极材料膜，使所述第一伪栅极材料膜形成所述第一伪栅极结构，使所述第二伪栅极材料膜形成所述第二伪栅极结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，所述稀疏区的器件密度小于密集区的器件密度，通过在所述稀疏区上形成的第一隔离层的顶部表面高于第二隔离层的顶部表面，为后续进行平坦化介质膜的过程留有足够的余量，保证后续在第一隔离层上形成的第一初始侧墙的顶部表面，高于或者等于在第二隔离层上形成的第二初始侧墙的顶部表面。进而后续在密集区上形成的第二栅极结构达到目标高度时，能够使所述第一栅极结构的顶部表面齐平于所述第一侧墙的顶部表面，从而在保证第二栅极结构达到工艺要求的同时，有效保证了第一侧墙的顶部表面上没有第一栅极结构材料的残留，使得形成的半导体结构的性能较好。
进一步，所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面的范围为20埃～60埃。选择所述范围的原因在于，若所述范围小于20埃时，所述第二隔离层低于第一隔离层的厚度较少，无法保证后续形成的第一初始侧墙的高度大于或者等于第二初始侧墙，进而后续平坦化第一初始栅极材料膜和位于第一初始栅极材料膜侧壁表面的第一初始侧墙、以及第二初始栅极材料膜和位于第二初始栅极材料膜侧壁表面的第二初始侧墙的过程中，无法保证当密集区上形成的第二栅极结构达到目标高度时，所述稀疏区上的第一初始侧墙的顶部表面齐平于所述第一栅极结构的顶部表面；若所述范围大于60埃时，所述厚度差值在能够满足使第一栅极结构的顶部表面齐平于第一侧墙的要求下，形成两者差值较大的第一隔离层和第二隔离层，相应需要增大刻蚀隔离材料膜的工艺时间，不利于提高生产效率。
附图说明
图1至图4是一种半导体结构形成方法各步骤的结构示意图；
图5至图15是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图4是一种半导体结构形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100包括稀疏区I和密集区II，所述稀疏区I上具有第一鳍部110，所述密集区II上具有第二鳍部120，且所述稀疏区I和密集区II上具有覆盖所述第一鳍部110和第二鳍部120的隔离层130。
请参考图2，在所述稀疏区I和密集区II上形成介质层(图中未示出)，且所述介质层内具有位于部分隔离层130表面的第一伪栅极结构151和第二伪栅极结构152，且所述第一伪栅极结构151侧壁表面具有第一初始侧墙161，所述第二伪栅极结构152侧壁表面具有第二初始侧墙162。
请参考图3，去除所述第一伪栅极结构151，在所述介质层内形成第一开口171；去除所述第二伪栅极结构152，在所述介质层内形成第二开口172。
请参考图4，在所述第一开口171内形成第一栅极材料膜(图中未示出)，在所述第二开口172内形成第二栅极材料膜(图中未示出)；刻蚀所述第一栅极材料膜、第二栅极材料膜、第一初始侧墙161、以及第二初始侧墙162，在所述稀疏区I上形成第一栅极结构181、以及位于所述第一栅极结构181侧壁表面的第一侧墙191，在所述密集区II上形成第二栅极结构182、以及位于所述第二栅极结构182侧壁表面的第二侧墙192。
上述方法中，所述介质层、第一初始侧墙161和第二初始侧墙162的形成方法包括：在所述隔离层130上形成第一伪栅极材料膜和第二伪栅极材料膜，所述第一伪栅极材料膜横跨所第一鳍部110，所述第二伪栅材料膜横跨所述第二鳍部120；在所述第一伪栅极材料膜侧壁表面形成第一初始侧墙材料膜，在所述第二伪栅极材料膜侧壁表面形成第二初始侧墙材料膜；在所述隔离层130上形成覆盖所述第一初始侧墙材料膜、第二初始侧墙材料膜的介质膜；平坦化介质膜，在所述隔离层130上形成所述介质层，使第一初始侧墙材料膜为第一初始侧墙161，使第二初始侧墙材料膜为第二初始侧墙162。
由于所述稀疏区I用于形成无效器件，所述密集区II用于形成有效器件，通常所述稀疏区I上的无效器件密度大于所述密集区II上的有效器件的器件密度，例如，相邻第一栅极结构181之间的间距大于相邻第二栅极结构182之间的间距，或者第一栅极结构181的特征尺寸小于第二栅极结构182的特征尺寸。然而，在平坦化介质膜的过程中，对稀疏区I上的所述第一初始侧墙材料膜的抛光速率，大于密集区II上的第二初始侧墙材料膜的抛光速率。由于第一初始材料膜的顶部表面和第二初始材料膜的顶部表面高度相同，导致在稀疏区I上形成第一初始侧墙161的高度低于密集区II上形成的第二初始侧墙162的高度。进而，后续在密集区II上形成的第二栅极结构182的高度达到目标高度时，第二栅极结构182的高度和第二侧墙的高度相同，同时，所述第二栅极结构182和所述第一栅极结构181的高度相同。由于所述第一初始侧墙161的高度小于第二初始侧墙162的高度，导致平坦化后在稀疏区I上的第一侧墙191的顶部表面低于第一栅极结构181的顶部表面，即，第一侧墙191顶部表面有第一栅极结构181材料的残留，使得形成的半导体结构的性能较差。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：在所述稀疏区上形成第一隔离层，所述第一隔离层覆盖第一鳍部的部分侧壁表面；在所述密集区上形成第二隔离层，所述第二隔离层覆盖第二鳍部的部分侧壁表面，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面。通过在所述稀疏区上形成的第一隔离层的顶部表面高于第二隔离层的顶部表面，为后续进行平坦化介质膜的过程留有足够的余量，进而后续在密集区上形成的第二栅极结构达到目标高度时，能够使所述第一栅极结构的顶部表面齐平于所述第一侧墙的顶部表面，使得形成的半导体结构的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图15是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图5，所述基底200包括稀疏区I和密集区II，所述稀疏区I上具有第一鳍部210，所述密集区II上具有第二鳍部220。
所述第一鳍部210和第二鳍部220的形成方法包括：在所述基底200上形成鳍部材料膜；图形化所述鳍部材料膜，直至暴露出基底200表面，形成所述第一鳍部210和第二鳍部220。
所述基底200的材料包括：硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述第一鳍部210和第二鳍部的材料包括：硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
在实施例中，所述基底200和第一鳍部210、以及第二鳍部220的材料均为单晶硅。
所述稀疏区I的器件密度小于所述密集区的器件密度。
接着，在所述稀疏区I上形成第一隔离层，所述第一隔离层覆盖第一鳍部210的部分侧壁表面；在所述密集区II上形成第二隔离层，所述第二隔离层覆盖第二鳍部220的部分侧壁表面，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面，具体形成所述第一隔离层和第二隔离层的过程请参考图6至图7。
请参考图6，在所述稀疏区I和密集区II上形成隔离材料膜230，所述隔离材料膜230覆盖所述第一鳍部210和第二鳍部220部分侧壁表面。
所述隔离材料膜230为后续形成第一隔离层和第二隔离层提供材料。
所述隔离材料膜230的材料包括：绝缘材料；所述绝缘材料包括：氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
在本实施例中，所述隔离材料膜230的材料为氧化硅。
所述隔离材料膜230的形成工艺包括：化学沉积工艺或者物理气相沉积工艺。
请参考图7，在所述隔离材料膜230表面形成图形化层231，所述图形化层231暴露出密集区II上的隔离材料膜；以所述图形化层231为掩膜，刻蚀所述隔离材料膜230，在所述稀疏区I上形成第一隔离层232，在所述密集区II上形成第二隔离层233，且所述第二隔离层233的顶部表面低于所述第一隔离层232的顶部表面。
由于所述第一隔离层232和第二隔离层233通过刻蚀所述隔离材料膜239而形成，相应的，所述第一隔离层232和第二隔离层233的材料为绝缘材料。
在本实施例中，所述第一隔离层23和第二隔离层233的材料均为氧化硅。
所述第二隔离层233的顶部表面低于所述第一隔离层232的顶部表面的范围为20埃～60埃。
所述第一隔离层232和第二隔离层233用于实现不同器件的电隔离。
所述第一隔离层232的顶部表面高于所述第二隔离层233的顶部表面，从而后续在第一隔离层232上形成的第一伪栅极结构的顶部表面，高于在第二隔离层233上形成的第二伪栅极结构的顶部表面，以保证后续平坦化介质膜的过程有足够的余量，使在第一伪栅极结构侧壁形成的第一初始侧墙的顶部表面，高于在第二伪栅极结构侧壁形成的第二初始侧墙的顶部表面，
所述第二隔离层233的顶部表面低于所述第一隔离层232的顶部表面的范围为20埃～60埃。
选择所述范围的原因在于，若所述范围小于20埃时，所述第二隔离层233低于第一隔离层232的厚度较少，无法保证后续平坦化介质膜过程有足够的余量，保证后续形成的第一初始侧墙的高度大于或者等于第二初始侧墙，进而后续平坦化第一初始栅极材料膜和位于第一初始栅极材料膜侧壁表面的第一初始侧墙、以及第二初始栅极材料膜和位于第二初始栅极材料膜侧壁表面的第二初始侧墙的过程中，无法保证当密集区II上形成的第二栅极结构达到目标高度时，所述稀疏区I上的第一侧墙的顶部表面齐平于所述第二栅极结构的顶部表面；若所述范围大于60埃时，所述厚度差值在能够满足使第一栅极结构的顶部表面齐平于第一侧墙的要求下，形成两者差值较大的第一隔离层232和第二隔离层233，相应需要增大刻蚀隔离材料膜的工艺时间，不利于提高生产效率。
在本实施例中，形成所述第一隔离层232和第二隔离层233之后，还包括：去除所述图形化层231。
形成所述第一隔离层232和第二隔离层233之后，在所述第一隔离层232上形成横跨所述第一鳍部210的第一伪栅极结构；在所述第二隔离层233上形成横跨所述第二鳍部22的第二伪栅极结构，具体形成所述第一伪栅极结构和第二伪栅极结构的过程请参考图8至图9。
请参考图8，在所述第一隔离层232上形成第一初始伪栅极材料膜241，在所述第二隔离层233上形成第二初始伪栅极材料膜242，且所述第一初始伪栅极材料膜顶部表面241高于所述第二初始伪栅极材料膜242顶部表面。
所述第一初始伪栅极材料膜241为后续形成第一伪栅极结构提供材料，所述第二初始伪栅极材料膜242为后续形成第二伪栅极结构提供材料。
由于所述第一隔离层232的顶部表面高于所述第二隔离层233的顶部表面的高度，在所述第一隔离层232上形成的第一初始伪栅极材料膜241的顶部表面，高于在所述第二隔离层233上形成的第二初始伪栅极材料膜242的顶部表面。
所述第一初始伪栅极材料膜241包括：位于所述第一鳍部210顶部表面和侧壁表面的第一伪栅介质材料膜(图中未示出)、以及位于所述第一位栅介质材料膜表面的第一伪栅极材料膜(图中未示出)。
所述第二初始伪栅极材料膜242包括：位于所述第二鳍部220顶部表面和侧壁表面的第二伪栅介质材料膜(图中未示出)、以及位于所述第一位栅介质材料膜表面的第二伪栅极材料膜(图中未示出)。
请参考图9，图形化所述第一初始伪栅极材料膜241和第二初始伪栅极材料膜242，在所述第一隔离层232上形成横跨所述第一鳍部210的第一伪栅极材料膜，且所述第一伪栅极材料膜覆盖所述第一鳍部210部分顶部表面和侧壁表面，在所述第二隔离层233上形成横跨所述第二鳍部220的第二伪栅极材料膜，且所述第二伪栅极材料膜覆盖所述第二鳍部220部分顶部表面和侧壁表面；平坦化所述第一伪栅极材料膜和第二伪栅极材料膜，使所述第一伪栅极材料膜形成所述第一伪栅极结构251，使所述第二伪栅极材料膜形成所述第二伪栅极结构252。
需要说明的是，在本实施例中，通过所述图形化所述第一初始伪栅极材料膜和第二初始伪栅极材料膜的过程，在所述稀疏区I上形成的相邻的第一初始伪栅极材料膜之间的间距，大于在所述密集区II上形成的相邻的第二初始伪栅极材料膜之间的间距，使得稀疏区I上的器件密度大于所述密集区II上的器件密度。相应的，后续通过后栅工艺，取代所述第一伪栅极结构251的位置形成的相邻的第一栅极结构之间的间距，大于取代所述第二伪栅极结构252的位置形成的相邻的第二栅极结构之间的间距。
所述第一伪栅极结构251的顶部表面高于第二伪栅极结构252的顶部表面。
请参考图10，在所述第一伪栅极结构251侧壁表面形成第一初始侧墙材料膜261；在所述第二伪栅极结构252侧壁表面形成第二初始侧墙材料膜262；在所述基底200上形成介质膜263，且所述介质膜263覆盖所述第一伪栅极结构251和第二伪栅极结构252的顶部表面。
所述第一初始侧墙材料膜261为后续第一初始侧墙提供材料，所述第二初始侧墙材料膜262为后续形成第二初始侧墙提供材料，所述介质膜为后续形成介质层提供材料。
具体的，所述介质膜263还位于所述第一初始侧墙材料膜261的顶部表面和侧壁表面、以及第二初始侧墙材料膜262的顶部表面和侧壁表面。
所述第一初始侧墙材料膜261和第二初始侧墙材料膜262的形成方法包括：在所述第一伪栅极结构251和第二伪栅极结构252的顶部表面和侧壁表面形成侧墙材料层(图中未示出)；回刻蚀所述侧墙材料层，直至暴露出第一伪栅极结构251和第二伪栅极结构252的顶部表面，在所述第一伪栅极结构251侧壁表面形成所述第一初始侧墙材料膜261，在所述第二伪栅极结构252侧壁表面形成第二初始侧墙材料膜262。
所述第一初始侧墙材料膜261的材料和第一隔离层232的材料不同，所述第二初始侧墙材料膜262的材料和第二隔离层233的材料不同。
在本实施例中，所述第一初始侧墙材料膜261和第二初始侧墙材料膜262的材料，均为氮化硅。
请参考图11，平坦化所述介质膜263，在所述基底200上形成介质层(图中未示出)，且使第一初始侧墙材料膜261为第一初始侧墙271，使第二初始侧墙材料膜262为第二初始侧墙272。
所述平坦化所述介质膜263的工艺对稀疏区I上的第一初始侧墙材料膜261具有第一抛光速率，所述平坦化所述介质膜263的工艺对密集区II上的第二初始侧墙材料膜262具有第二抛光速率，且所述第一抛光速率大于第二抛光速率。
虽然所述第一抛光速率大于第二抛光速率，由于所述第一初始侧墙材料膜261的顶部表面高于所述第二初始侧墙材料膜272的顶部表面，两者顶部表面的高度差保证了为平坦化介质膜的过程提供足够的余量，使得形成的第一初始侧墙271的顶部表面高于或者齐平于所述第一初始侧墙的顶部表面。
平坦化介质膜工艺之后，所述第一初始侧墙271的顶部表面高于或者齐平于所述第二初始侧墙272的顶部表面。
在本实施例中，所述第一初始侧墙271的顶部表面齐平于所述第一初始侧墙272的顶部表面。
请参考图12，去除所述第一伪栅极结构251，在介质层内形成第一开口273，去除所述第二伪栅极结构252，在所述介质层内形成第二开口274。
所述第一开口273为后续形成第一栅极结构提供空间，所述第二开口274位后续形成第二栅极结构提供空间。
去除所述第一伪栅极结构251和第二伪栅极结构252的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除所述第一伪栅极结构251和第二伪栅极结构252的工艺为湿法刻蚀工艺。
接着，在所述第一开口273内形成第一栅极结构，在所述第二开口274内形成第二栅极结构，具体形成所述第一栅极结构和第二栅极结构的过程请参考图13至图15。
请参考图13，在所述第一开口273内形成第一初始栅极材料膜281，所述第一初始侧墙271位于所述第一初始栅极材料膜281侧壁表面；在所述第二开口274内形成第二初始栅极材料膜282，所述第二初始侧墙272位于所述第二初始栅极材料膜282侧壁表面。
所述第一初始栅极材料膜281为后续形成第一栅极结构提供材料，所述第二初始栅极材料膜282为后续形成第二栅极结构提供材料。
需要说明的是，所述第一初始栅极材料膜281的顶部表面高于所述第一初始侧墙271的顶部表面，所述第二初始栅极材料膜282的顶部表面高于所述第二初始侧墙272的顶部表面，且所述第一初始栅极材料膜281和第二初始栅极材料膜228还位于介质层表面。
在本实施例中，所述第一初始伪栅极材料膜281包括：位于所述第一鳍部210顶部表面和侧壁表面的第一栅介质材料膜(图中未示出)、以及位于所述第一栅介质材料膜表面的第一功函数膜、以及位于所述第一功函数膜表面的第一栅极材料膜(图中未示出)。
所述第一栅极材料膜的材料包括：金属。在本实施例中，所述第一栅极材料膜的材料为钨。
在本实施例中，所述第二初始伪栅极材料膜282包括：位于所述第二鳍部220顶部表面和侧壁表面的第二栅介质材料膜(图中未示出)、以及位于所述第二栅介质材料膜表面的第二功函数膜、以及位于所述第二功函数膜表面的第二栅极材料膜(图中未示出)。
所述第二栅极材料膜的材料包括：金属。在本实施例中，所述第二栅极材料膜的材料为钨。
形成所述第一初始栅极材料膜281和所述第二初始栅极材料膜282之后，平坦化所述第一初始栅极材料膜281、第二初始栅极材料膜282、第一初始侧墙271以及第二初始侧墙272，在所述第一隔离层231上形成第一栅极结构、以及位于所述第一栅极结构侧壁表面的第一侧墙，在所述第二隔离层232形成第二栅极结构、以及位于所述第二栅极结构侧壁表面的第二侧墙，且所述第二栅极结构的顶部表面高于第二鳍部220的顶部表面的距离达到预设值。
请参考图14，采用第一平坦化工艺，平坦所述第一初始栅极材料膜281和第二初始栅极材料膜282，在所述第一隔离层232上形成第一初始栅极结构283，在所述第二隔离层233上形成第二初始栅极结构284，且所述第二初始栅极结构284顶部表面高于第二初始侧墙272的顶部表面。
在本实施例中，通过所述第一平坦化工艺，所述第一初始栅极结构283的顶部表面齐平于所述第二初始栅极结构284的顶部表面，且所述第一初始栅极结构283的顶部表面高于所述第一初始侧墙271的顶部表面。
所述第一平坦化工艺对所述第一初始栅极材料膜281和第二初始栅极材料膜282具有第三抛光速率。
所述第一平坦化工艺对第一初始栅极材料膜281和第二初始栅极材料膜282的抛光速率较大，有利于提高生产效率。
通过所述第一平坦化工艺，在所述稀疏区I上的第一初始栅极结构283的顶部表面，与所述密集区II上的第二初始栅极材料膜282的顶部表面齐平，有利于后续形成的第一栅极结构的顶部表面与第二栅极结构的顶部表面齐平。
请参考图15，采用第二平坦化工艺，平坦所述第一初始栅极结构283、第一初始侧墙271、第二初始栅极结构284以及第二初始侧墙272，使第一初始栅极结构283形成第一栅极结构291，使第一初始侧墙271形成第一侧墙293，使第二初始栅极结构284形成第二栅极结构292，使第二初始侧墙272形成第二侧墙292，且所述第二栅极结构292的顶部表面高于第二鳍部220的顶部表面的距离达到预设值。
所述第二平坦化工艺对所述第一初始栅极材料膜281和第二初始栅极材料膜282具有第四抛光速率，且所述第三抛光速率大于所述第四抛光速率。
所述第三抛光速率与第四抛光速率的比例范围为15:1至5:1。
所述第二平坦化工艺使得形成的第一栅极结构291和第二栅极结构292的顶部表面形貌较好。
至此，在所述第一隔离层232上形成横跨所述第一鳍部210的第一栅极结构291，所述第一栅极结构291侧壁表面具有第一侧墙293，且所述第一栅极结构291顶部表面齐平于第一侧墙293。
具体的，所述半导体结构的形成方法还包括：在所述第二隔离层233上形成横跨所述第二鳍部220的第二栅极结构292，所述第二栅极结构292侧壁表面具有第二侧墙294，且所述第二栅极结构292顶部表面齐平于第二侧墙294。
由于在稀疏区I上的第一初始侧墙271的顶部表面，高于或者齐平于在所述密集区II上的第二初始侧墙272的顶部表面，使所述第二平坦化工艺之后，在密集区II上形成的第二栅极结构292达到目标高度时，能够保证所述第一栅极结构291的顶部表面齐平于所述第一侧墙293的顶部表面，从而在保证第二栅极结构292达到工艺要求的同时，有效保证了第一侧墙293的顶部表面上没有第一栅极结构291材料的残留，使得形成的半导体结构的性能较好。
需要说明的是，第二栅极结构292的顶部表面高于第二鳍部220的顶部表面的距离达到预设值时，使所述第二栅极结构292的高度达到了目标高度，从而满足具体的工艺需求。
相应的，本发明还提供一种采用上述方法形成的半导体结构，请继续参考图15，包括：基底200，所述基底200包括稀疏区I和密集区II，所述稀疏区I上具有第一鳍部210，所述密集区II上具有第二鳍部220；位于所述稀疏区I上的第一隔离层232，所述第一隔离层232覆盖第一鳍部210的部分侧壁表面；位于所述密集区II上的第二隔离层233，所述第二隔离层233覆盖第二鳍部220的部分侧壁表面，且所述第二隔离层220的顶部表面低于所述第一隔离层232的顶部表面；位于所述第一隔离层232上且横跨所述第一鳍部210的第一栅极结构291，所述第一栅极结构291侧壁表面具有第一侧墙293，且所述第一栅极结构291顶部表面齐平于第一侧墙293。
以下结合附图进行详细说明。
在本实施例中，所述半导体结构还包括：位于所述第二隔离层233上且横跨所述第二鳍部220的第二栅极结构292，所述第二栅极结构292侧壁表面具有第二侧墙294，且所述第二栅极结构292顶部表面齐平于第二侧墙294。
所述第一栅极结构291和第二栅极结构292的顶部表面齐平。
在本实施例中，相邻第一栅极结构291之间的间距，大于相邻第二栅极结构292之间的间距。
所述第二隔离层233的顶部表面低于所述第一隔离层232的顶部表面的范围为20埃～60埃。
所述第一隔离层232的顶部表面低于所述第一鳍部210的顶部表面，所述第二隔离层233的顶部表面低于所述第二鳍部220的顶部表面。
所述半导体结构还包括：位于第一隔离层231和第二隔离层233上的介质层(图中未示出)，所述介质层覆盖所述第一侧墙293和第二侧墙的侧壁表面294。
所述第一隔离层232的材料为绝缘材料；所述第二隔离层233的材料为绝缘材料。
所述绝缘材料包括：氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
在本实施例中，所述第一隔离层232和第二隔离层233的材料相同，均为氧化硅。
所述第一侧墙293的材料和第一隔离层232的材料不同。
所述第二侧墙294的材料和第二隔离层233的材料不同。
具体的，所述第一栅极结构291包括：位于所述第一鳍部210部分顶部表面和侧壁表面、以及第一隔离层232表面的第一栅介质层(图中未示出)、位于所述第一栅介质层表面的第一功函数层(图中未示出)、以及位于所述第一功函数层表面的第一栅电极层(图中未示出)。
所述第一栅电极层的材料包括：金属。
所述第二栅极结构包括：位于所述第二鳍部220部分顶部表面和侧壁表面、以及第二隔离层233表面的第二栅介质层(图中未示出)、位于所述第二栅介质层表面的第二功函数层(图中未示出)、以及位于所述第二功函数层表面的第二栅电极层(图中未示出)。
所述第二栅电极层的材料包括：金属。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (29)

1.一种半导体结构，其特征在于，包括：
基底，所述基底包括稀疏区和密集区，所述稀疏区上具有第一鳍部，所述密集区上具有第二鳍部；
位于所述稀疏区上的第一隔离层，所述第一隔离层覆盖第一鳍部的部分侧壁表面；
位于所述密集区上的第二隔离层，所述第二隔离层覆盖第二鳍部的部分侧壁表面，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面；
位于所述第一隔离层上且横跨所述第一鳍部的第一栅极结构，所述第一栅极结构侧壁表面具有第一侧墙，且所述第一栅极结构顶部表面齐平于第一侧墙。
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第二隔离层上且横跨所述第二鳍部的第二栅极结构，所述第二栅极结构侧壁表面具有第二侧墙，且所述第二栅极结构顶部表面齐平于第二侧墙。
3.如权利要求2所述的半导体结构，其特征在于，所述第一栅极结构和第二栅极结构的顶部表面齐平。
4.如权利要求2所述的半导体结构，其特征在于，相邻第一栅极结构之间的间距，大于相邻第二栅极结构之间的间距。
5.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面的范围为20埃～60埃。
6.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的顶部表面低于所述第一鳍部的顶部表面，所述第二隔离层的顶部表面低于所述第二鳍部的顶部表面。
7.如权利要求2所述的半导体结构，其特征在于，还包括：位于第一隔离层第二隔离层上的介质层，所述介质层覆盖所述第一侧墙和第二侧墙的侧壁表面。
8.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的材料为绝缘材料；所述第二隔离层的材料为绝缘材料。
9.如权利要求8所述的半导体结构，其特征在于，所述绝缘材料包括：氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
10.如权利要求1所述的半导体结构，其特征在于，所述第一侧墙的材料和第一隔离层的材料不同。
11.如权利要求2所述的半导体结构，其特征在于，所述第二侧墙的材料和第二隔离层的材料不同。
12.如权利要求1所述的半导体结构，其特征在于，所述第一栅极结构包括：位于所述第一鳍部部分顶部表面和侧壁表面、以及第一隔离层表面的第一栅介质层、位于所述第一栅介质层表面的第一功函数层、以及位于所述第一功函数层表面的第一栅电极层。
13.如权利要求12所述的半导体结构，其特征在于，所述第一栅电极层的材料包括：金属。
14.如权利要求2所述的半导体结构，其特征在于，所述第二栅极结构包括：位于所述第二鳍部部分顶部表面和侧壁表面、以及第二隔离层表面的第二栅介质层、位于所述第二栅介质层表面的第二功函数层、以及位于所述第二功函数层表面的第二栅电极层。
15.如权利要求14所述的半导体结构，其特征在于，所述第二栅电极层的材料包括：金属。
16.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括稀疏区和密集区，所述稀疏区上具有第一鳍部，所述密集区上具有第二鳍部；
在所述稀疏区上形成第一隔离层，所述第一隔离层覆盖第一鳍部的部分侧壁表面；
在所述密集区上形成第二隔离层，所述第二隔离层覆盖第二鳍部的部分侧壁表面，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面；
在所述第一隔离层上形成横跨所述第一鳍部的第一栅极结构，所述第一栅极结构侧壁表面具有第一侧墙，且所述第一栅极结构顶部表面齐平于第一侧墙。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：在所述第二隔离层上形成横跨所述第二鳍部的第二栅极结构，所述第二栅极结构侧壁表面具有第二侧墙，且所述第二栅极结构顶部表面齐平于第二侧墙。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一栅极结构和第二栅极结构的顶部表面齐平。
19.如权利要求17所述的半导体结构的形成方法，其特征在于，相邻第一栅极结构之间的间距，大于相邻第二栅极结构之间的间距。
20.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第一隔离层和第二隔离层的形成方法包括：在所述稀疏区和密集区上形成隔离材料膜，所述隔离材料膜覆盖所述第一鳍部和第二鳍部部分侧壁表面；在所述隔离材料膜表面形成图形化层，所述图形化层暴露出密集区上的隔离材料膜；以所述图形化层为掩膜，刻蚀所述隔离材料膜，在所述稀疏区上形成第一隔离层，在所述密集区上形成第二隔离层，且所述第二隔离层的顶部表面低于所述第一隔离层的顶部表面。
21.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一栅极结构和第二栅极结构的形成方法包括：在所述第一隔离层上形成横跨所述第一鳍部的第一伪栅极结构；在所述第二隔离层上形成横跨所述第二鳍部的第二伪栅极结构；在所述第一伪栅极结构侧壁表面形成第一初始侧墙材料膜；在所述第二伪栅极结构侧壁表面形成第二初始侧墙材料膜；在所述基底上形成介质膜，且所述介质膜覆盖所述第一伪栅极结构和第二伪栅极结构的顶部表面；平坦化所述介质膜，在所述基底上形成介质层，且使第一初始侧墙材料膜为第一初始侧墙，使第二初始侧墙材料膜为第二初始侧墙；去除所述第一伪栅极结构，在介质层内形成第一开口，去除所述第二伪栅极结构，在所述介质层内形成第二开口；在所述第一开口内形成第一栅极结构，在所述第二开口内形成第二栅极结构。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，所述第一初始侧墙的顶部表面高于或者齐平于所述第二初始侧墙的顶部表面。
23.如权利要求21所述的半导体结构的形成方法，其特征在于，所述平坦化所述介质膜的工艺对稀疏区上的第一初始侧墙材料膜具有第一抛光速率，所述平坦化所述介质膜的工艺对密集区上的第二初始侧墙材料膜具有第二抛光速率，且所述第一抛光速率大于第二抛光速率。
24.如权利要求21所述的半导体结构的形成方法，其特征在于，在所述第一开口内形成第一栅极结构和在第二开口内形成第二栅极结构的方法包括：在所述第一开口内形成第一初始栅极材料膜，所述第一初始侧墙位于所述第一初始栅极材料膜侧壁表面；在所述第二开口内形成第二初始栅极材料膜，所述第二初始侧墙位于所述第二初始栅极材料膜侧壁表面；平坦化所述第一初始栅极材料膜、第二初始栅极材料膜、第一初始侧墙以及第二初始侧墙，在所述第一隔离层上形成第一栅极结构、以及位于所述第一栅极结构侧壁表面的第一侧墙，在所述第二隔离层形成第二栅极结构、以及位于所述第二栅极结构侧壁表面的第二侧墙，且所述第二栅极结构的顶部表面高于第二鳍部的顶部表面的距离达到预设值。
25.如权利要求24所述的半导体结构的形成方法，其特征在于，所述第一初始栅极材料膜的顶部表面高于所述第一初始侧墙的顶部表面，所述第二初始栅极材料膜的顶部表面高于所述第二初始侧墙的顶部表面。
26.如权利要求24所述的半导体结构的形成方法，其特征在于，平坦化所述第一初始栅极材料膜、第二初始栅极材料膜、第一初始侧墙以及第二初始侧墙的方法包括：采用第一平坦化工艺，平坦所述第一初始栅极材料膜和第二初始栅极材料膜，在所述第一隔离层上形成第一初始栅极结构，在所述第二隔离层上形成第二初始栅极结构，且所述第二初始栅极结构顶部表面高于第二初始侧墙的顶部表面；采用第二平坦化工艺，平坦所述第一初始栅极结构、第一初始侧墙、第二初始栅极结构以及第二初始侧墙，使第一初始栅极结构形成第一栅极结构，使第一初始侧墙形成第一侧墙，使第二初始栅极结构形成第二栅极结构，使第二初始侧墙形成第二侧墙，且所述第二栅极结构的顶部表面高于第二鳍部的顶部表面的距离达到预设值。
27.如权利要求26所述的半导体结构的形成方法，其特征在于，所述第一平坦化工艺对所述第一初始栅极材料膜和第二初始栅极材料膜具有第三抛光速率，所述第二平坦化工艺对所述第一初始栅极材料膜和第二初始栅极材料膜具有第四抛光速率，且所述第三抛光速率大于所述第四抛光速率。
28.如权利要求21所述的半导体结构的形成方法，其特征在于，所述第一伪栅极结构的顶部表面高于第二伪栅极结构的顶部表面。
29.如权利要求21所述的半导体结构的形成方法，其特征在于，所述第一伪栅极结构和第二伪栅极结构的形成方法包括：在所述第一隔离层上形成第一初始伪栅极材料膜，在所述第二隔离层上形成第二初始伪栅极材料膜，且所述第一初始伪栅极材料膜顶部表面高于所述第二初始伪栅极材料膜顶部表面；图形化所述第一初始伪栅极材料膜和第二初始伪栅极材料膜，在所述第一隔离层上形成横跨所述第一鳍部的第一伪栅极材料膜，且所述第一伪栅极材料膜覆盖所述第一鳍部部分顶部表面和侧壁表面，在所述第二隔离层上形成横跨所述第二鳍部的第二伪栅极材料膜，且所述第二伪栅极材料膜覆盖所述第二鳍部部分顶部表面和侧壁表面；平坦化所述第一伪栅极材料膜和第二伪栅极材料膜，使所述第一伪栅极材料膜形成所述第一伪栅极结构，使所述第二伪栅极材料膜形成所述第二伪栅极结构。
CN202010197887.3A 2020-03-19 2020-03-19 半导体结构及其形成方法 Pending CN113497034A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010197887.3A CN113497034A (zh) 2020-03-19 2020-03-19 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010197887.3A CN113497034A (zh) 2020-03-19 2020-03-19 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113497034A true CN113497034A (zh) 2021-10-12

Family

ID=77993456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010197887.3A Pending CN113497034A (zh) 2020-03-19 2020-03-19 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113497034A (zh)

Similar Documents

Publication Publication Date Title
CN109786458B (zh) 半导体器件及其形成方法
JP5391423B2 (ja) 解像度以下のケイ素フィーチャおよびそれを形成するための方法
CN107785315B (zh) 半导体结构的形成方法
CN109979986B (zh) 半导体器件及其形成方法
CN108305850B (zh) 半导体结构及其形成方法
CN108630549B (zh) 半导体器件及其形成方法
CN108573870B (zh) 鳍式场效应管及其形成方法
CN107968053B (zh) 半导体器件及其形成方法
CN110556338B (zh) 半导体器件及其形成方法
CN113497034A (zh) 半导体结构及其形成方法
CN110690218B (zh) 半导体器件及其形成方法
TWI518792B (zh) 半導體製程
CN107516674B (zh) 鳍式场效应晶体管的形成方法
CN114188277A (zh) 一种半导体结构及其形成方法
CN113224157B (zh) 半导体结构及其形成方法
CN113903805B (zh) 半导体结构及其形成方法
CN111384172B (zh) 半导体器件及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN111508842B (zh) 半导体器件及其形成方法
CN110197788B (zh) 栅极凹槽的形成方法
CN114267593A (zh) 一种半导体结构的形成方法
CN114792628A (zh) 半导体结构的形成方法
CN105336676A (zh) 接触插塞的形成方法
CN113658865A (zh) 半导体结构的形成方法
CN113363207A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination