CN114188277A - 一种半导体结构及其形成方法 - Google Patents

一种半导体结构及其形成方法 Download PDF

Info

Publication number
CN114188277A
CN114188277A CN202010962087.6A CN202010962087A CN114188277A CN 114188277 A CN114188277 A CN 114188277A CN 202010962087 A CN202010962087 A CN 202010962087A CN 114188277 A CN114188277 A CN 114188277A
Authority
CN
China
Prior art keywords
layer
forming
side wall
region
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010962087.6A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010962087.6A priority Critical patent/CN114188277A/zh
Publication of CN114188277A publication Critical patent/CN114188277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其方法包括：以所述侧墙结构为掩膜，刻蚀所述复合层和所述初始第一区，形成第一区和位于所述第一区上的两个相互分立的第一鳍部，两个所述第一鳍部之间具有第一开口，所述第一鳍部包括位于所述第一区上的第一底部结构、位于第一底部结构上的若干层重叠的第一牺牲层、以及位于相邻两层第一牺牲层之间的第一沟道层，在所述第一开口内形成第一隔离结构，所述第一鳍部和所述第一开口以所述侧墙结构为掩膜，采用一次刻蚀同步形成，不依赖于图形化层，所述第一鳍部和所述第一开口的宽度和位置不受图案转移的光刻技术的限制，因此可以实现自对准形成第一隔离结构，降低了对光刻工艺的要求。

Description

一种半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，FinFET本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。
环绕式栅极(gate-all-around，GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状(可以理解为棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。
然而环绕式栅极器件作为行业内发展的一个重要方向，目前还在不断研发和改进阶段。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以改善半导体结构性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括初始第一区，在所述衬底上形成复合层，所述复合层包括若干层重叠的初始牺牲层以及位于相邻两层初始牺牲层之间的初始沟道层，在所述初始第一区上的所述复合层表面形成多个侧墙结构，所述侧墙结构包括两个相互分立的第一侧墙，以所述侧墙结构为掩膜，刻蚀所述复合层和所述初始第一区，形成第一区和位于所述第一区上的两个相互分立的第一鳍部，两个所述第一鳍部之间具有第一开口，所述第一鳍部包括位于所述第一区上的第一底部结构、位于第一底部结构上的若干层重叠的第一牺牲层、以及位于相邻两层第一牺牲层之间的第一沟道层，在所述第一开口内形成第一隔离结构。
可选的，所述侧墙结构的形成方法包括：在部分所述复合层上形成多个第一轴心层；在所述第一轴心层侧壁和所述复合层上形成第一侧墙材料层；回刻蚀所述第一侧墙材料层，使所述复合层表面和所述第一轴心层表面暴露，形成第一轴心层结构，所述第一轴心层结构包括所述第一轴心层以及所述第一轴心层侧壁的两个第一侧墙；去除所述初始第一区上所述复合层表面的所述第一轴心层。
可选的，去除所述初始第一区上所述复合层表面的所述第一轴心层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
可选的，包括：所述第一轴心层的材料与第一侧墙的材料不同；所述第一轴心层的材料与所述复合层表面的材料不同；所述第一轴心层的材料包括无定型硅。
可选的，所述衬底还包括第二区；所述半导体结构的形成方法还包括：在所述第二区上形成多个第二鳍部，所述第二鳍部包括位于所述第二区上的第二底部结构、位于第二底部结构上的若干层重叠的第二牺牲层、以及位于相邻两层第二牺牲层之间的第二沟道层。
可选的，还包括：在所述衬底上形成第二隔离结构，所述第二隔离结构覆盖所述第一鳍部的第一底部结构侧壁。
可选的，所述第二隔离结构还覆盖所述第二鳍部的第二底部结构侧壁。
可选的，包括：所述第二隔离结构的材料为绝缘介质材料；所述第二隔离结构的材料包括氧化硅。
可选的，所述衬底还包括初始第二区，所述复合层还位于初始第二区上；所述第二鳍部和所述第二区的形成方法包括：在所述初始第二区上的所述复合层表面形成多个第二侧墙；以所述第二侧墙为掩膜刻蚀所述复合层和所述初始第二区，形成所述第二区、以及位于所述第二区上的多个相互分立的第二鳍部。
可选的，所述第二侧墙的形成方法包括：在所述初始第二区上所述复合层表面形成第二轴心层；覆盖所述第二轴心层和所述复合层表面上形成第二侧墙材料层；回刻蚀所述第二侧墙材料层，使所述复合层表面和所述第二轴心层表面暴露；去除所述第二轴心层形成所述第二侧墙。
可选的，去除所述第二轴心层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
可选的，所述第二侧墙与所述第一侧墙同时形成，所述第一侧墙和第二侧墙的形成方法包括：所述第一轴心层结构还位于所述初始第二区上的复合层部分表面；去除所述初始第一区上所述第一轴心层，在所述初始第一区上所述复合层表面形成所述第一侧墙；去除所述初始第二区上所述第一轴心层，在所述初始第二区上所述复合层表面形成所述第二侧墙。
可选的，包括：所述第二侧墙的材料为绝缘介质材料；所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
可选的，所述侧墙结构还包括位于所述第一侧墙侧壁的第三侧墙；所述第三侧墙的形成方法包括：在形成第一轴心层结构后，在所述复合层表面形成第一辅助层，所述第一辅助层还位于所述第一轴心层结构侧壁；去除所述初始第一区上的所述复合层表面的所述第一轴心层，在所述第一侧墙内形成沟槽；在所述沟槽侧壁形成第三侧墙。
可选的，包括：所述第三侧墙的材料为绝缘介质材料；所述第三侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅等绝缘材料中的一种或多种。
可选的，包括：所述第一辅助层的材料与所述复合层表面的材料不同；所述第一辅助层的材料与所述第三轴心层结构的材料不同；所述第一辅助层的材料与所述第二侧墙的材料不同；所述第一辅助层材料包括无定型碳或光刻胶。
可选的，在形成第一鳍部之前，形成所述第二鳍部；所述第二鳍部的形成方法还包括：在所述沟槽内形成第三轴心层，以所述第三轴心层和所述侧墙结构形成第三轴心层结构；在形成第三轴心层结构后，去除所述第一辅助层；以所述第二侧墙为掩膜刻蚀所述复合层和所述初始第二区，形成所述第二区以及所述第二区上的所述第二鳍部。
可选的，去除所述第一辅助层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
可选的，包括：所述第三轴心层的材料与所述复合层表面的材料不同；所述第三轴心层的材料与所述侧墙结构的材料不同；所述第三轴心层的材料包括碳化硅。
可选的，还包括：以所述第三轴心层结构为掩膜刻蚀所述复合层和所述初始第一区，形成初始第一鳍部；在所述衬底表面形成第二辅助层，所述第二辅助层还位于所述第二鳍部的侧壁和所述初始第一鳍部的侧壁；去除所述第三轴心层，以所述侧墙结构为掩膜刻蚀所述初始第一鳍部，在所述初始第一鳍部内形成所述第一开口，形成所述第一鳍部。
可选的，还包括：在形成所述第一隔离结构后，去除所述第二辅助层；去除所述第二辅助层后形成所述第二隔离结构。
可选的，去除所述第二辅助层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
可选的，包括：所述第二辅助层的材料与所述衬底的材料不同；所述第二辅助层的材料与所述复合层的材料不同；所述第二辅助层的材料包括无定型碳或光刻胶。
可选的，还包括：形成横跨所述第一鳍部的第一伪栅，所述第一伪栅位于所述第一鳍部的部分顶部表面和部分侧壁表面；在所述第一伪栅两侧的一个所述第一鳍部中形成第一源漏区；在所述第一伪栅两侧的另一第一鳍部中形成第二源漏区；在所述衬底表面和所述第一鳍部表面形成层间介质层，所述层间介质层还位于所述第一伪栅侧壁，且暴露出所述第一伪栅顶部表面；去除所述第一伪栅，在所述层间介质层内形成第一栅开口；去除所述第一栅开口底部暴露出的第一牺牲层，在所述第一栅开口暴露出的第一沟道层之间形成第一凹槽；在所述第一区上的所述第一栅开口和所述第一凹槽内形成第一栅极。
可选的，所述第一源漏区的掺杂离子为N型，所述第二源漏区的掺杂离子为P型。
可选的，还包括：形成横跨所述第二鳍部的第二伪栅，所述第二伪栅位于所述第二鳍部的部分顶部表面和部分侧壁表面；在所述第二伪栅两侧的所述第二鳍部内形成第三源漏区；所述层间介质层还位于所述第二鳍部表面和所述第二伪栅侧壁，且暴露出所述第二伪栅顶部表面；去除所述第二伪栅，在所述层间介质层内形成第二栅开口；去除所述第二栅开口底部暴露出的第二牺牲层，所述第二栅开口暴露出的第二沟道层之间形成第二凹槽；在所述第二区上所述第二栅开口和第二凹槽内形成第二栅极。
可选的，所述初始牺牲层的材料与所述初始沟道层的材料不同。
可选的，所述初始牺牲层的材料包括硅；所述初始沟道层的材料包括锗硅。
可选的，包括：所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
可选的，包括：所述第一隔离结构的材料为绝缘介质材料；所述第一隔离结构的材料包括氧化硅。
可选的，还包括：在形成所述侧墙结构之前，在所述复合层表面形成硬掩膜层。
可选的，包括：所述硬掩膜层的材料与所述第一侧墙的材料不同；所述硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
相应的，本发明的技术方案还提供一种半导体结构，包括：衬底，所述衬底包括第一区，所述第一区上多个相互分立的第一鳍部，所述第一鳍部包括若干层重叠的第一牺牲层，位于相邻两层第一牺牲层之间的第一沟道层，以及位于所述第一区上的第一底部结构，相邻的所述第一鳍部内的第一隔离结构。
可选的，所述衬底还包括第二区，所述第二区上具有多个第二鳍部，所述第二鳍部包括若干层重叠的第二牺牲层，位于相邻两层第二牺牲层之间的第二沟道层，以及位于所述第二区上的第二底部结构。
可选的，所述第二鳍部与所述第一鳍部的宽度不同。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，以所述侧墙结构为掩膜，刻蚀所述复合层和所述初始第一区，形成第一区和位于所述第一区上的两个相互分立的第一鳍部，两个所述第一鳍部之间具有第一开口，所述第一鳍部包括位于所述第一区上的第一底部结构、位于第一底部结构上的若干层重叠的第一牺牲层、以及位于相邻两层第一牺牲层之间的第一沟道层在所述第一开口内形成第一隔离结构，所述第一鳍部用于形成环绕式栅极器件的源漏区及沟道区，所述第一鳍部和所述第一开口以所述侧墙结构为掩膜，采用一次刻蚀同步形成，不依赖于图形化层，所述第一鳍部和所述第一开口的宽度和位置不受图案转移的光刻技术的限制，因此可以实现自对准形成第一隔离结构，降低了对光刻工艺的要求。
进一步，由于所述第一鳍部以所述侧墙结构为掩膜形成，所述第二鳍部以所述第二侧墙为掩膜形成，可以通过调整所述侧墙结构和所述第二侧墙的宽度来调整所述第一鳍部和所述第二鳍部的宽度，实现所述第一鳍部和所述第二鳍部的宽度不同，因此可以在同一芯片上形成不同宽度的鳍部，以满足不同的器件设计需求。
附图说明
图1至图2是一种半导体结构形成过程的剖面示意图；
图3至图13是本发明一实施例半导体结构形成方法中各步骤对应的剖面结构示意图；
图14至图28是本发明另一实施例半导体结构形成方法中各步骤对应的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中形成的半导体器件的性能有待改善。现结合一种半导体的结构进行说明分析。
图1至图2是一种半导体结构形成过程的剖面示意图。
请参考图1，提供衬底100，所述衬底100包括：基底101、以及位于所述基底表面的鳍部102；在所述衬底100表面形成硬掩膜材料层103，在所述硬掩膜材料层103上形成图形化的光刻胶层104。
请参考图2，以所述光刻胶层104刻蚀所述硬掩膜材料层103，形成硬掩膜层105，所述硬掩膜层105使所述鳍部102表面部分暴露，以所述硬掩膜层105为掩膜刻蚀所述衬底100，形成隔断沟槽(图中未标出)；在隔断沟槽内填满氧化硅、氮化硅等绝缘介质，以形成隔断结构106。
上述方法被用于GAA器件的鳍部隔离结构中，所述鳍部102包括若干层重叠的牺牲层以及位于相邻两层牺牲层之间的沟道层，所述GAA器件的隔离沟槽在所述鳍部102形成后，以图形化的硬掩膜层105为膜版刻蚀所述衬底形成，所述隔断沟槽位于所述基底101和所述鳍部102内。随着器件尺寸的不断缩小，对光刻工艺的精度要求越来越高。由于受光刻技术的影响，光刻胶层105图案转移到所述衬底100上时，图案的尺寸会发生变化，从而影响隔断沟槽的尺寸和所述鳍部102的尺寸，也会使所述隔断沟槽的位置不精确。同时所述鳍部102和所述隔离沟槽采用两步刻蚀工艺形成，工艺复杂增加了生产成本。
为了解决上述问题，本发明提供一种半导体结构形成方法，以所述侧墙结构为掩膜，刻蚀所述复合层和所述初始第一区，形成第一区和位于所述第一区上的两个相互分立的第一鳍部，两个所述第一鳍部之间具有第一开口，所述第一鳍部包括位于所述第一区上的第一底部结构、位于第一底部结构上的若干层重叠的第一牺牲层、以及位于相邻两层第一牺牲层之间的第一沟道层，在所述第一开口内形成第一隔离结构，所述第一鳍部用于形成环绕式栅极器件的沟道区，所述第一鳍部和所述第一开口以所述侧墙结构为掩膜，采用一次刻蚀同步形成，简化了生产工序，而且不依赖于图形化层，所述第一鳍部和所述第一开口的宽度和位置不受图案转移的光刻技术的限制，因此可以实现自对准形成第一隔离结构，降低了对光刻工艺的要求。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图13是本发明一实施例半导体结构形成方法中各步骤对应的剖面结构示意图。
请参考图3，提供衬底200，所述衬底200包括初始第一区201；在所述衬底200上形成复合层203，所述复合层203包括若干层重叠的初始牺牲层204以及位于相邻两层初始牺牲层之间的初始沟道层205。
所述衬底200还包括基底202。所述衬底200的材料包括单晶硅。
所述初始第一区201用于形成第一区以及位于所述第一区上所述第一鳍部的第一底部结构。
所述复合层203用于形成第一鳍部。
所述初始牺牲层204的材料与所述初始沟道层205的材料不同。所述初始沟道层205用于形成沟道层，用于形成器件的源漏区和沟道区。所述初始牺牲层204用于后续形成第一牺牲层，所述第一牺牲层在后续会被去除。所述初始牺牲层204的材料相对所述初始沟道层205的材料具有较高的刻蚀选择比，以使后续去除所述第一牺牲层时对所述第一沟道层的影响较小；所述初始牺牲层204的材料相对于所述初始沟道层205的材料具有较好的晶格匹配，以得到平滑的所述初始牺牲层204和所述初始沟道层205界面，使后续形成的第一沟道层表面平整，利于得到良好性能的器件。
所述初始牺牲层204的材料包括硅；所述初始沟道层205的材料包括锗硅。本实施例中，所述初始牺牲层204的材料为硅；所述初始沟道层205的材料为锗硅。其他实施例中，所述初始沟道层205为Ge或者GeSi。其他实施例中，所述初始牺牲层2的材料可以为ZnS，ZnSe，BeS或GaP等。
本实施例中，还包括：在所述复合层203表面形成硬掩膜层206，所述硬掩膜层206的材料为氧化硅。其他实施例中，所述硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。所述硬掩膜层206用于保护所述复合层203，避免后续在所述复合层203表面进行刻蚀等处理时所述复合层203受到损伤。所述硬掩膜层的材料与后续形成的第一侧墙的材料不同，且所述第一侧墙的材料较硬掩膜材料具有较大的刻蚀选择比，避免后续在形成第一侧墙的刻蚀过程中，所述硬掩膜层被刻蚀掉。
本实施例中，所述复合层203的最上层为所述初始沟道层205，其他实施例中，所述复合层203的最上层为初始牺牲层。
后续，在所述复合层203表面形成多个侧墙结构，所述侧墙结构包括两个相互分立的第一侧墙。所述侧墙结构的形成方法如图4至图6所示。
请参考图4，在部分所述复合层203上形成多个第一轴心层207。
所述第一轴心层207的材料包括无定型硅。
所述第一轴心层207的材料与后续形成的第一侧墙的材料不同。
所述第一轴心层207的材料与所述复合层203表面的材料不同。
本实施例中，所述复合层203表面为硬掩膜层206，所述复合层203表面的材料为氧化硅，所述第一轴心层207的材料为无定型硅。后续会在所述第一轴心层207侧壁形成第一侧墙，形成所述第一侧墙后去除所述第一轴心层207，因此在刻蚀去除所述第一轴心层207的过程中，为避免所述第一侧墙和所述复合层203表面的材料受到损伤，需要所述第一轴心层207的材料相比所述复合层203表面的材料具有较大的刻蚀选择比；所述第一轴心层207的材料相比第一侧墙具有较大的刻蚀选择比。
请参考图5，在所述第一轴心层207侧壁和所述复合层203上形成第一侧墙材料层(图中未标出)；回刻蚀所述第一侧墙材料层，使所述复合层203表面和所述第一轴心层207表面暴露，形成第一轴心层结构209，所述第一轴心层结构209包括所述第一轴心层207以及所述第一轴心层207侧壁的两个第一侧墙。
本实施例中，还包括：去除所述初始第一区201上所述复合层203表面的所述第一轴心层207。所述侧墙结构208包括两个相互分立的第一侧墙。
所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。本实施例中，所述第一侧墙的材料为氮化硅。每个所述侧墙结构209后续用于形成两个相互分立的第一鳍部，两个所述第一鳍部之间具有第一开口，在所述第一开口内形成第一隔离结构。因此，所述侧墙结构209需要两个相互分立的第一侧墙，以所述第一侧墙为掩膜形成所述第一鳍部。
请参考图6，以所述侧墙结构209为掩膜，刻蚀所述复合层203和所述初始第一区201，形成第一区210和位于所述第一区210上的两个相互分立的第一鳍部212，两个所述第一鳍部212之间具有第一开口213，所述第一鳍部212包括位于所述第一区210上的第一底部结构214、位于第一底部结构214上的若干层重叠的第一牺牲层215、以及位于相邻两层第一牺牲层215之间的第一沟道层216。
刻蚀所述复合层203和所述初始第一区201的工艺为干法刻蚀工艺。
本实施例中，所述硬掩膜层206被刻蚀形成第一硬掩膜层217。所述第一鳍部212的最上层为第一沟道层216，所述第一鳍部212表面具有第一硬掩膜层217。另一实施例中，所述第一鳍部的最上层为第一牺牲层，所述第一鳍部表面具有第一硬掩膜层。另一实施例中，所述第一鳍部的最上层为第一牺牲层，所述第一鳍部表面无第一硬掩膜层。
请参考图7，在所述第一开口213内形成第一隔离结构218；在所述衬底200上形成第二隔离结构219，所述第二隔离结构219覆盖所述第一鳍部212的第一底部结构214侧壁。
所述第一隔离结构218的材料为绝缘介质材料。本实施例中，所述第一隔离结构218的材料为氧化硅。其他实施例中，所述第一隔离结构的材料为氮化硅等绝缘介质材料。
所述第二隔离结构219的材料为绝缘介质材料。本实施例中，所述第二隔离结构219的材料为氧化硅。其他实施例中，所述第二隔离结构的材料为氮化硅等绝缘介质材料。
所述第一隔离结构218和所述第二隔离结构219用于不同器件的电隔离。
所述第一隔离结构218形成工艺包括HDP CVD(high density plasma chemicalvapor deposition，高密度等离子体化学气相沉积)工艺。HDP CVD工艺是用高密度的离子电浆轰击溅射刻蚀，防止化学气相沉积时，第一开口213过早封闭，在第一开口213内产生空洞现象，HDP CVD的台阶覆盖率非常好，可以有效地填充所述第一开口213的空隙。
所述第二隔离结构219的形成工艺包括HDP CVD工艺。HDP CVD工艺优点如上所述，在此不再赘述。
请参考图8和图9，图9是图8沿Y方向的俯视图，形成横跨所述第一鳍部212的第一伪栅220，所述第一伪栅220位于所述第一鳍部212的部分顶部表面和部分侧壁表面。
本实施例，形成所述第一伪栅220前，还包括：去除所述侧墙结构209；去除所述第一硬掩膜层217。其他实施例中，所述第一硬掩膜层被保留，仅去除所述侧墙结构；或者所侧墙结构和所述第一硬掩膜层均被保留。
形式所述第一伪栅220的方法包括：在所述衬底200上形成第一伪栅材料层，在所述第一伪栅材料层上形成图形化层，以所述图形化层为掩膜，刻蚀所述第一伪栅材料层，直到露出所述衬底200表面，形成所述第一伪栅220。
本实施例中，所述第一伪栅220的表面与所述第一隔离结构218齐平。其他实施例中，所述第一伪栅横跨相邻的两个第一鳍部，并覆盖部分第一隔离结构218表面。
刻蚀所述第一伪栅材料层的工艺包括干法刻蚀工艺。
请参考图8和图10，图10是图8沿Y方向的俯视图，在所述第一伪栅220两侧的一个所述第一鳍部212中形成第一源漏区221；在所述伪栅两侧的另一第一鳍部212中形成第二源漏区222。
本实施例中，所述第一隔离结构218隔离PMOS和NMOS器件，所述第一源漏区的掺杂离子为N型，所述第二源漏区的掺杂离子为P型。本实施例中，先形成所述第一源漏区221后形成所述第二源漏区222，另一实施例先形成所述第二源漏区222，后形成所述第一源漏区221。其他实施例中，所述第一源漏区221和所述第二源漏区222的导电类型相同。
请参考图11，在所述衬底200表面和所述第一鳍部212表面形成层间介质层223，所述层间介质层223还覆盖所述第一伪栅220侧壁，且暴露出所述第一伪栅220顶部表面。
所述层间介质层223用于后续器件制造工艺中隔离金属互连线与器件，降低金属与衬底之间的寄生电容，改善金属横跨不同的区域而形成寄生的场效应晶体管。
所述层间介质层208的材料包括氧化硅。
本实施例中，所述层间介质层223的形成方法包括：采用化学气相沉积法，在所述衬底200表面形成层间介质材料层，所述层间介质材料层还位于所述伪栅220的侧壁和表面，采用机械化学研磨法平坦化所述层间介质材料层，直到暴露出所述伪栅220顶部表面。
请参考图12，去除所述第一伪栅220，在所述层间介质层223内形成第一栅开口224；去除所述第一栅开口224底部暴露出的第一牺牲层215，在所述第一栅开口224暴露出的第一沟道层216之间形成第一凹槽225。
去除所述伪栅220的工艺包括湿法刻蚀工艺。本实施例中，去除所述伪栅220的工艺为湿法刻蚀工艺。去除所述伪栅220的方法包括：采用的溶液包括四甲基氢氧化铵或氢氧化钾溶液，从而在去除所述伪栅220的刻蚀过程中，能够使伪栅220相对于所述层间介质223、所述第一隔离结构218具有较大的刻蚀选择比。
去除所述栅开口224底部暴露出的第一牺牲层215的工艺包括湿法刻蚀工艺。
请参考图13，在所述第一区210上的所述第一栅开口224和所述第一凹槽225内形成第一栅极226。
所述第一栅极226的材料包括金属。
所述第一栅极226的形成工艺为原子层沉积工艺。所述原子层沉积工艺具有很好的台阶覆盖率，使所述栅极开口得到很好的填充。
图14至图28是本发明另一实施例半导体结构形成方法中各步骤对应的剖面结构示意图。
请参考图14，提供衬底300，所述衬底300包括初始第一区301和初始的第二区302；在所述衬底300上形成复合层304，所述复合层304包括若干层重叠的初始牺牲层305以及位于相邻两层初始牺牲层之间的初始沟道层306。
所述衬底300还包括基底303。所述衬底300的材料包括单晶硅。
所述初始第一区301用于形成第一区以及位于所述第一区上所述第一鳍部的第一底部结构；所述初始第二区302用于形成第二区以及位于所述第二区上所述第二鳍部的第二底部结构。
所述复合层304用于形成第一鳍部和第二鳍部。
所述初始牺牲层305的材料与所述初始沟道层306的材料不同。所述初始沟道层306用于形成第一沟道层和第二沟道层，用于形成器件的源漏区和沟道区。所述初始牺牲层305用于后续形成第一牺牲层和第二牺牲层，所述第一牺牲层和第二牺牲层在后续会被去除。所述初始牺牲层305的材料相对所述初始沟道层306的材料具有较高的刻蚀选择比，以使后续去除所述第一牺牲层和第二牺牲层时对所述第一牺牲层和第二牺牲层的影响较小；所述初始牺牲层305的材料相对于所述初始沟道层306的材料具有较好的晶格匹配，以得到平滑的所述初始牺牲层305和所述初始沟道层306界面，使后续形成的第一沟道层和第二沟道层表面平整，利于得到良好性能的器件。
所述初始牺牲层305的材料包括硅；所述初始沟道层306的材料包括锗硅。本实施例中，所述初始牺牲层305的材料为硅；所述初始沟道层306的材料为锗硅。其他实施例中，所述初始沟道层205为Ge或者GeSi。其他实施例中，所述初始牺牲层305的材料可以为ZnS，ZnSe，BeS或GaP等。
本实施例中，还包括：在所述复合层304表面形成硬掩膜层307，所述硬掩膜层307的材料为氧化硅。其他实施例中，所述硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。所述硬掩膜层307用于保护所述复合层304，避免后续在所述复合层304表面进行刻蚀等处理时所述复合层304受到损伤。所述硬掩膜层307的材料与后续形成的第一侧墙的材料不同，且所述第一侧墙的材料较硬掩膜材料具有较大的刻蚀选择比，避免后续在形成第一侧墙的刻蚀过程中，所述硬掩膜层被刻蚀掉。
本实施例中，所述复合层304的最上层为所述初始沟道层306，其他实施例中，所述复合层的最上层为初始牺牲层。
后续，在所述初始第一区301上的所述复合层304表面形成多个侧墙结构，所述侧墙结构包括两个相互分立的第一侧墙，所述侧墙结构还包括位于所述第一侧墙侧壁的第三侧墙；在所述初始第二区302上的所述复合层304表面形成多个第二侧墙。其他实施例中，所述侧墙结构只包括第一侧墙，不包括第三侧墙。所述第二侧墙和所述侧墙结构的形成方法参考图15至图18。
请参考图15，在部分所述复合层304上形成多个第一轴心层308；在所述第一轴心层308侧壁和所述复合层304上形成第一侧墙材料层；回刻蚀所述第一侧墙材料层，使所述复合层表面和所述第一轴心层表面暴露，形成第一轴心层结构310，所述第一轴心层结构310包括所述第一轴心层308以及所述第一轴心层侧壁的两个第一侧墙309。
所述第一轴心层310的材料包括无定型硅。本实施例中，所述第一轴心层308的材料为无定型硅。
所述第一轴心层310的材料与第一侧墙309的材料不同。
所述第一轴心层310的材料与所述复合层304表面的材料不同。
本实施例中，所述复合层304表面为硬掩膜层307，所述复合层304表面的材料为氧化硅，所述第一轴心层308的材料为无定型硅。后续需去除所述第一轴心层308，保留所述第一轴心层侧壁的两个第一侧墙，为避免所述第一侧墙和所述复合层304表面的材料受到损伤，因此在刻蚀去除所述第一轴心层308的过程中，需要所述第一轴心层308的材料相比所述复合层304表面的材料具有较大的刻蚀选择比；所述第一轴心层308的材料相比第一侧墙309具有较大的刻蚀选择比。
所述第一侧墙309的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。本实施例中，所述第一侧墙309的材料为氮化硅。
本实施例中，所述第一轴心层结构310还位于所述初始第二区302上的复合层304部分表面。所述第一轴心层结构310用于形成第一侧墙和第二侧墙。后续，去除所述初始第二区302上所述第一轴心层308，在所述初始第二区302上所述复合层304表面形成所述第二侧墙。其他实施例中，在所述初始第二区上所述复合层表面形成第二轴心层。覆盖所述第二轴心层和所述复合层表面上形成第二侧墙材料层；回刻蚀所述第二侧墙材料层，使所述复合层表面和所述第二轴心层表面暴露；去除所述第二轴心层形成所述第二侧墙。
请参考图16，在形成第一轴心层结构310后，在所述复合层304表面形成第一辅助层311，所述第一辅助层311还位于所述第一轴心层结构310侧壁；去除所述初始第一区301上的所述复合层304表面的所述第一轴心层308，在所述第一侧墙309内形成沟槽312。
所述第一辅助层311材料包括无定型碳或光刻胶。本实施例中，所述第一辅助层311的材料为无定型碳。
所述第一辅助层311的材料与所述复合层304表面的材料不同。所述第一辅助层311的材料与所述第一轴心层结构310的材料不同。所述第一辅助层311的材料与所述第二侧墙的材料不同。
后续，需要去除所述第一辅助层311，保留所述复合层304表面的所述第二侧墙，第三轴心层结构，为避免所述复合层304表面的材料，所述第二侧墙，所述第三轴心层结构受到损伤，因此，在去除所述第一辅助层311的过程中，所述第一辅助层311的材料相对所述第三轴心层结构的材料具有较大的刻蚀选择比；所述第一辅助层311相比所述复合层304表面的材料具有较大的刻蚀选择比；所述第一辅助层311相比第二侧墙具有较大的刻蚀选择比。
本实施例中，所述复合层304表面为硬掩膜层307，所述复合层304表面的材料为氧化硅，所述第一辅助层311的材料为无定型碳。
去除所述初始第一区301上的所述复合层304表面的所述第一轴心层308的工艺包括干法刻蚀和湿法刻蚀中的一者或者两者的结合。本实施例中，去除所述初始第一区301上的所述复合层304表面的所述第一轴心层308的工艺为湿法刻蚀。
请参考图17，在所述沟槽312侧壁形成第三侧墙313。
所述侧墙结构314还包括位于所述第一侧墙309侧壁的第三侧墙313。
所述侧墙结构314用于后续作为掩膜形成所述第一区301上的第一鳍部。
所述第三侧墙313的形成方法为：覆盖所述第一辅助层311表面，所述第一轴心层结构310表面和所述沟槽312表面形成第三侧墙材料层，刻蚀所述第三侧墙材料层，直到暴露出所述第一辅助层311表面，所述第一轴心层结构310表面，和所述沟槽312底部表面。
刻蚀所述第三侧墙材料层的工艺包括干法刻蚀工艺。
所述第三侧墙313的材料为绝缘介质材料；所述第三侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅等绝缘材料中的一种或多种。本实施例中，所述第三侧墙313的材料为SiN。
请参考图18，在所述沟槽内形成第三轴心层315，以所述第三轴心层315和所述侧墙结构314形成第三轴心层结构；在形成第三轴心层结构后，去除所述第一辅助层311；去除所述初始第二区302上所述第一轴心层308，在所述初始第二区302上所述复合层304表面形成所述第二侧墙316。
所述第三轴心层315的材料包括碳化硅。
后续会去除所述第三轴心层315，而保留所述复合层304表面的所述侧墙结构314，为防止在去除所述第三轴心层315过程中，所述复合层304表面的材料，所述侧墙结构314受到损伤，因此所述第三轴心层315的材料与所述复合层304表面的材料不同；所述第三轴心层315的材料与所述侧墙结构314的材料不同。去除所述第三轴心层315过程中，所述第三轴心层315的材料相比所述复合层304表面的材料具有较大的选择比，所述第三轴心层315较所述侧墙结构314具有较大的选择比。
去除所述第一辅助层311的工艺包括干法刻蚀和湿法刻蚀工艺中的一者或者两者。
去除所述初始第二区302上所述第一轴心层308的工艺包括干法刻蚀和湿法刻蚀工艺中的一者或者两者。
本实施例中，去除所述第一辅助层311的工艺为干法刻蚀，去除所述第一轴心层308的工艺为干法刻蚀，所述第一辅助层311和所述第一轴心层308分两次刻蚀去除。在其他实施例中，所述第一辅助层311和所述第一轴心层308同时被去除。
请参考图19，以所述第二侧墙316为掩膜刻蚀所述复合层304和所述初始第二区302，形成所述第二区317以及所述第二区317上的所述第二鳍部318(如图18所示)。
所述第二鳍部318包括位于所述第二区317上的第二底部结构320、位于第二底部结构320上的若干层重叠的第二牺牲层321、以及位于相邻两层第二牺牲层321之间的第二沟道层322。
本实施例中，所述第二鳍部318和所述第二侧墙316之间还具有第二硬掩膜层323。
刻蚀所述复合层304和所述初始第一区301的工艺为干法刻蚀工艺。
本实施例中，还包括：以所述第三轴心层结构为掩膜刻蚀所述复合层304和所述初始第一区301，形成初始第一鳍部319。所述初始第一鳍部319和所述第二鳍部318同时形成。所述初始第一鳍部319用于后续形成第一鳍部，所述第一鳍部在所述第二鳍部形成后形成。其他实施例中，所述第二鳍部和所述第一鳍部同时形成。
所述初始第一区301上的硬掩膜层306被刻蚀形成初始第一硬掩膜层324。
所述初始第一区301被刻蚀形成过渡第一区325。
其他实施例中，在形成所述第二鳍部之前去除所述初始第一区301上的所述复合层304表面的第一轴心层315，以所述侧墙结构314和所述第二侧墙316为掩膜同时刻蚀所述复合层304形成所述第一鳍部和所述第二鳍部。
请参考图20，在所述衬底300表面形成第二辅助层326，所述第二辅助层326还位于所述第二鳍部318的侧壁和所述初始第一鳍部319(如图19所示)的侧壁。
所述第二辅助层326的材料与所述衬底300的材料不同。
所述第二辅助层326的材料与所述复合层304的材料不同。
所述第二辅助层326的材料包括无定型碳或光刻胶。
所述第二辅助层326用于在形成第一鳍部的刻蚀中，保护所述第二鳍部318，在形成所述第一鳍部后，需去除所述第二辅助层326，在去除所述第二辅助层326的过程中，需要保护所述衬底300和所述复合层304，因此所述第二辅助层326的材料与所述衬底300，所述复合层304的材料均不相同。在刻蚀去除所述第二辅助层326的过程中，所述第二辅助层326相对所述衬底300具有较大的选择比，所述第二辅助层326相对所述复合层304具有较大的选择比。
请参考图21，去除所述第三轴心层315，以所述侧墙结构为掩膜刻蚀所述初始第一鳍部319，在所述初始第一鳍部319(如图19所示)内形成所述第一开口327，形成所述第一鳍部328。
去除所述第三轴心层315的工艺包括干法刻蚀和湿法刻蚀中的一者或者两者。本实施例中，去除所述第三轴心层315的工艺为湿法刻蚀。
所述第一鳍部328包括位于所述第一区332上的第一底部结构329、位于第一底部结构329上的若干层重叠的第一牺牲层330、以及位于相邻两层第一牺牲层330之间的第一沟道层331。
所述过渡第一区325被刻蚀形成第一区332。
本实施例中，所述初始第一硬掩膜层324被刻蚀形成第一硬掩膜层333，所述第一鳍部328和所述侧墙结构314之间具有第一硬掩膜层333。
请参考图22，在所述第一开口327内形成第一隔离结构334；在形成所述第一隔离结构334后，去除所述第二辅助层326；去除所述第二辅助层326后形成所述第二隔离结构335。
本实施例中，所述第一隔离结构334用于作为PMOS器件和NMOS器件的隔离器件，后续会在所述第一隔离结构334两侧分别形成P型掺杂区和N型掺杂区。
所述第二隔离结构335覆盖所述第一鳍部328的第一底部结构329侧壁，所述第二隔离结构335还覆盖所述第二鳍部318的第二底部结构320侧壁。
所述第一隔离结构334的材料为绝缘介质材料。本实施例中，所述第一隔离结构334的材料为氧化硅。其他实施例中，所述第一隔离结构的材料为氮化硅等绝缘介质材料。
所述第二隔离结构335的材料为绝缘介质材料。本实施例中，所述第二隔离结构335的材料为氧化硅。其他实施例中，所述第二隔离结构的材料为氮化硅等绝缘介质材料。
所述第一隔离结构334和所述第二隔离结构335用于不同器件的电隔离。
所述第一隔离结构334形成工艺包括HDP CVD(high density plasma chemicalvapor deposition，高密度等离子体化学气相沉积)工艺。HDP CVD工艺是用高密度的离子电浆轰击溅射刻蚀，防止化学气相沉积时，第一开口327过早封闭，在第一开口327内产生空洞现象，HDP CVD的台阶覆盖率非常好，可以有效地填充所述第一开口327的空隙。
所述第二隔离结构335的形成工艺包括HDP CVD工艺。HDP CVD工艺优点如上所述，在此不再赘述。
去除所述第二辅助层326的工艺包括干法刻蚀和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，去除所述第二辅助层326的工艺为湿法刻蚀。
请参考图23和参考图24，参考图24是图23沿Y方向的俯视图，形成横跨所述第一鳍部328的第一伪栅336，所述第一伪栅336位于所述第一鳍部328的部分顶部表面和部分侧壁表面；形成横跨所述所述第二鳍部318的第二伪栅337，所述第二伪栅337位于所述第二鳍部318的部分顶部表面和部分侧壁表面。
本实施中，形成所述第一伪栅336和所述第二伪栅337之前，还包括：去除所述第二侧墙316和所述第二硬掩膜层323；去除所述侧墙结构314和所述第一硬掩膜层333。其他实施例中，所述第一硬掩膜层和所述第二硬掩膜层被保留，仅去除所述侧墙结构和所述第二侧墙；或者所侧墙结构，所述第一硬掩膜层，所述第二侧墙和所述第二硬掩膜层均被保留。
本实施例中，所述第一伪栅336的顶部与第一隔离结构334的顶部表面齐平。其他实施例中，所述第一伪栅横跨相邻的两个第一鳍部，并覆盖部分第一隔离结构334表面。
本实施例中，所述第一伪栅336和所述第二伪栅337同时形成，其形成方法包括：在所述衬底300表面形成伪栅材料层，所述伪栅材料层还覆盖所述第一鳍部328和所述第二鳍部318的顶部和侧壁；在所述伪栅材料层表面形成图形化层，所述图形化层暴露出所述衬底300表面，并暴露出部分所述第一鳍部328和所述第二鳍部318的顶部和侧壁；以所述图形化层刻蚀所述伪栅材料层，形成所述第一伪栅336和所述第二伪栅337。
所述第一伪栅336和第二伪栅337的材料包括硅。本实施例中，所述第一伪栅336和第二伪栅337的材料为多晶硅。
请参考图23和参考图25，参考图25是图23沿Y方向的俯视图，在所述第一伪栅336两侧的一个所述第一鳍部328中形成第一源漏区338；在所述伪栅336两侧的另一第一鳍部328中形成第二源漏区339；在所述第二伪栅337两侧的所述第二鳍部318内形成第三源漏区340。
所述第一源漏区338内的掺杂离子为N型或P型；所述第二源漏区339内的掺杂离子为N型或P型；所述第三源漏区340内的掺杂离子为N型或P型。本实施例中，所述第二鳍部318用于形成N型器件，所述第三源漏区340内的掺杂离子为N型离子；所述第一隔离结构334两侧分别形成P型掺杂区和N型掺杂区，所述第一源漏区338内的掺杂离子为N型离子，所述第二源漏区339内的掺杂离子为P型离子。
请参考图26，在所述衬底300表面和所述第一鳍部328表面形成层间介质层341，所述层间介质层341还位于所述第一伪栅336侧壁，且暴露出所述第一伪栅336顶部表面，所述层间介质层341还位于所述第二鳍部318表面和所述第二伪栅337侧壁，且暴露出所述第二伪栅337顶部表面。
所述层间介质层341用于后续器件制造工艺中隔离金属互连线与器件，降低金属与衬底之间的寄生电容，改善金属横跨不同的区域而形成寄生的场效应晶体管。
所述层间介质层341的材料包括氧化硅。
本实施例中，所述层间介质层341的形成方法包括：采用化学气相沉积法，在所述衬底300表面形成层间介质材料层，所述层间介质材料层还位于所述第一伪栅336和第二伪栅337的侧壁和表面，采用机械化学研磨法平坦化所述层间介质材料层，直到暴露出所述第一伪栅336和第二伪栅337顶部表面。
请参考图27，去除所述第一伪栅336，在所述层间介质层341内形成第一栅开口342；去除所述第二伪栅337，在所述层间介质层341内形成第二栅开口343；去除所述第一栅开口342底部暴露出的第一牺牲层330(如图26所示)，在所述第一栅开口342暴露出的第一沟道层331之间形成第一凹槽344；去除所述第二栅开口343底部暴露出的第二牺牲层321(如图26所示)，在所述第二栅开口343暴露出的第二沟道层322之间形成第二凹槽345。
去除所述第一伪栅336和第二伪栅337的工艺包括湿法刻蚀工艺。本实施例中，为节省工序，所述第一伪栅336和所述第二伪栅337同时被去除，去除所述第一伪栅336和所述第二伪栅337的工艺为湿法刻蚀工艺。去除所述第一伪栅336和所述第二伪栅337的方法包括：采用的溶液包括四甲基氢氧化铵或氢氧化钾溶液，从而在去除所述伪栅336的刻蚀过程中，能够使所述第一伪栅336和所述第二伪栅337具有较大的选择比。
去除所述第一栅开口342底部暴露出的第一牺牲层330和去除所述第二栅开口343底部暴露出的第二牺牲层321的工艺包括湿法刻蚀工艺。本实施例中，所述第一牺牲层330和所述第二牺牲层321采用同一步工艺刻蚀去除，减少工艺工序，节省生产成本。刻蚀过程中，所述第一牺牲层330和所述第二牺牲层321具有较大的选择比，可以保护第一沟道层331和第二沟道层322不受损伤。
所述第一凹槽344为所述第一牺牲层330去除后形成的，占据原第一牺牲层330的位置。本实施例中，所述第一凹槽344还位于所述第一沟道层331和所述第一底部结构329之间。
请参考图28，在所述第一区332上的所述第一栅开口342和所述第一凹槽344内形成第一栅极346；在所述第二区317上所述第二栅开口343和第二凹槽345内形成第二栅极347。
所述第一栅极346和所述第二栅极347的材料包括金属。
所述第一栅极344和所述第二栅极345的形成工艺为原子层沉积工艺。所述原子层沉积工艺具有很好的台阶覆盖率，使所述栅极开口得到很好的填充。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (35)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括初始第一区；
在所述衬底上形成复合层，所述复合层包括若干层重叠的初始牺牲层以及位于相邻两层初始牺牲层之间的初始沟道层；
在所述初始第一区上的所述复合层表面形成多个侧墙结构，所述侧墙结构包括两个相互分立的第一侧墙；
以所述侧墙结构为掩膜，刻蚀所述复合层和所述初始第一区，形成第一区和位于所述第一区上的两个相互分立的第一鳍部，两个所述第一鳍部之间具有第一开口，所述第一鳍部包括位于所述第一区上的第一底部结构、位于第一底部结构上的若干层重叠的第一牺牲层、以及位于相邻两层第一牺牲层之间的第一沟道层；
在所述第一开口内形成第一隔离结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙结构的形成方法包括：在部分所述复合层上形成多个第一轴心层；在所述第一轴心层侧壁和所述复合层上形成第一侧墙材料层；回刻蚀所述第一侧墙材料层，使所述复合层表面和所述第一轴心层表面暴露，形成第一轴心层结构，所述第一轴心层结构包括所述第一轴心层以及所述第一轴心层侧壁的两个第一侧墙；去除所述初始第一区上所述复合层表面的所述第一轴心层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述初始第一区上所述复合层表面的所述第一轴心层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，包括：所述第一轴心层的材料与第一侧墙的材料不同；所述第一轴心层的材料与所述复合层表面的材料不同；所述第一轴心层的材料包括无定型硅。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述衬底还包括第二区；所述半导体结构的形成方法还包括：在所述第二区上形成多个第二鳍部，所述第二鳍部包括位于所述第二区上的第二底部结构、位于第二底部结构上的若干层重叠的第二牺牲层、以及位于相邻两层第二牺牲层之间的第二沟道层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成第二隔离结构，所述第二隔离结构覆盖所述第一鳍部的第一底部结构侧壁。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二隔离结构还覆盖所述第二鳍部的第二底部结构侧壁。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，包括：所述第二隔离结构的材料为绝缘介质材料；所述第二隔离结构的材料包括氧化硅。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述衬底还包括初始第二区，所述复合层还位于初始第二区上；所述第二鳍部和所述第二区的形成方法包括：在所述初始第二区上的所述复合层表面形成多个第二侧墙；以所述第二侧墙为掩膜刻蚀所述复合层和所述初始第二区，形成所述第二区、以及位于所述第二区上的多个相互分立的第二鳍部。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二侧墙的形成方法包括：在所述初始第二区上所述复合层表面形成第二轴心层；覆盖所述第二轴心层和所述复合层表面上形成第二侧墙材料层；回刻蚀所述第二侧墙材料层，使所述复合层表面和所述第二轴心层表面暴露；去除所述第二轴心层形成所述第二侧墙。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述第二轴心层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二侧墙与所述第一侧墙同时形成，所述第一侧墙和第二侧墙的形成方法包括：所述第一轴心层结构还位于所述初始第二区上的复合层部分表面；去除所述初始第一区上所述第一轴心层，在所述初始第一区上所述复合层表面形成所述第一侧墙；去除所述初始第二区上所述第一轴心层，在所述初始第二区上所述复合层表面形成所述第二侧墙。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，包括：所述第二侧墙的材料为绝缘介质材料；所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
14.如权利要求9所述的半导体结构的形成方法，其特征在于，所述侧墙结构还包括位于所述第一侧墙侧壁的第三侧墙；所述第三侧墙的形成方法包括：在形成第一轴心层结构后，在所述复合层表面形成第一辅助层，所述第一辅助层还位于所述第一轴心层结构侧壁；去除所述初始第一区上的所述复合层表面的所述第一轴心层，在所述第一侧墙内形成沟槽；在所述沟槽侧壁形成第三侧墙。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，包括：所述第三侧墙的材料为绝缘介质材料；所述第三侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅等绝缘材料中的一种或多种。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，包括：所述第一辅助层的材料与所述复合层表面的材料不同；所述第一辅助层的材料与所述第三轴心层结构的材料不同；所述第一辅助层的材料与所述第二侧墙的材料不同；所述第一辅助层材料包括无定型碳或光刻胶。
17.如权利要求14所述的半导体结构的形成方法，其特征在于，在形成第一鳍部之前，形成所述第二鳍部；所述第二鳍部的形成方法还包括：在所述沟槽内形成第三轴心层，以所述第三轴心层和所述侧墙结构形成第三轴心层结构；在形成第三轴心层结构后，去除所述第一辅助层；以所述第二侧墙为掩膜刻蚀所述复合层和所述初始第二区，形成所述第二区以及所述第二区上的所述第二鳍部。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，去除所述第一辅助层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
19.如权利要求17所述的半导体结构的形成方法，其特征在于，包括：所述第三轴心层的材料与所述复合层表面的材料不同；所述第三轴心层的材料与所述侧墙结构的材料不同；所述第三轴心层的材料包括碳化硅。
20.如权利要求17所述的半导体结构的形成方法，其特征在于，还包括：以所述第三轴心层结构为掩膜刻蚀所述复合层和所述初始第一区，形成初始第一鳍部；在所述衬底表面形成第二辅助层，所述第二辅助层还位于所述第二鳍部的侧壁和所述初始第一鳍部的侧壁；去除所述第三轴心层，以所述侧墙结构为掩膜刻蚀所述初始第一鳍部，在所述初始第一鳍部内形成所述第一开口，形成所述第一鳍部。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一隔离结构后，去除所述第二辅助层；去除所述第二辅助层后形成所述第二隔离结构。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，去除所述第二辅助层的工艺包括湿法刻蚀和干法刻蚀中的一者或两者的结合。
23.如权利要求20所述的半导体结构的形成方法，其特征在于，包括：所述第二辅助层的材料与所述衬底的材料不同；所述第二辅助层的材料与所述复合层的材料不同；所述第二辅助层的材料包括无定型碳或光刻胶。
24.如权利要求5所述的半导体结构的形成方法，其特征在于，还包括：形成横跨所述第一鳍部的第一伪栅，所述第一伪栅位于所述第一鳍部的部分顶部表面和部分侧壁表面；在所述第一伪栅两侧的一个所述第一鳍部中形成第一源漏区；在所述第一伪栅两侧的另一第一鳍部中形成第二源漏区；在所述衬底表面和所述第一鳍部表面形成层间介质层，所述层间介质层还位于所述第一伪栅侧壁，且暴露出所述第一伪栅顶部表面；去除所述第一伪栅，在所述层间介质层内形成第一栅开口；去除所述第一栅开口底部暴露出的第一牺牲层，在所述第一栅开口暴露出的第一沟道层之间形成第一凹槽；在所述第一区上的所述第一栅开口和所述第一凹槽内形成第一栅极。
25.如权利要求24所述的半导体结构的形成方法，其特征在于，所述第一源漏区的掺杂离子为N型，所述第二源漏区的掺杂离子为P型。
26.如权利要求24所述的半导体形成方法，其特征在于，还包括：形成横跨所述第二鳍部的第二伪栅，所述第二伪栅位于所述第二鳍部的部分顶部表面和部分侧壁表面；在所述第二伪栅两侧的所述第二鳍部内形成第三源漏区；所述层间介质层还位于所述第二鳍部表面和所述第二伪栅侧壁，且暴露出所述第二伪栅顶部表面；去除所述第二伪栅，在所述层间介质层内形成第二栅开口；去除所述第二栅开口底部暴露出的第二牺牲层，所述第二栅开口暴露出的第二沟道层之间形成第二凹槽；在所述第二区上所述第二栅开口和第二凹槽内形成第二栅极。
27.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始牺牲层的材料与所述初始沟道层的材料不同。
28.如权利要求27所述的半导体结构的形成方法，其特征在于，所述初始牺牲层的材料包括硅；所述初始沟道层的材料包括锗硅。
29.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
30.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：所述第一隔离结构的材料为绝缘介质材料；所述第一隔离结构的材料包括氧化硅。
31.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述侧墙结构之前，在所述复合层表面形成硬掩膜层。
32.如权利要求31所述的半导体结构的形成方法，其特征在于，包括：所述硬掩膜层的材料与所述第一侧墙的材料不同；所述硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
33.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区；
所述第一区上多个相互分立的第一鳍部，所述第一鳍部包括若干层重叠的第一牺牲层，位于相邻两层第一牺牲层之间的第一沟道层，以及位于所述第一区上的第一底部结构；
相邻的所述第一鳍部内的第一隔离结构。
34.如权利要求33所述的半导体结构，其特征在于，所述衬底还包括第二区，所述第二区上具有多个第二鳍部，所述第二鳍部包括若干层重叠的第二牺牲层，位于相邻两层第二牺牲层之间的第二沟道层，以及位于所述第二区上的第二底部结构。
35.如权利要求34所述的半导体结构，其特征在于，所述第二鳍部与所述第一鳍部的宽度不同。
CN202010962087.6A 2020-09-14 2020-09-14 一种半导体结构及其形成方法 Pending CN114188277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010962087.6A CN114188277A (zh) 2020-09-14 2020-09-14 一种半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010962087.6A CN114188277A (zh) 2020-09-14 2020-09-14 一种半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114188277A true CN114188277A (zh) 2022-03-15

Family

ID=80539311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010962087.6A Pending CN114188277A (zh) 2020-09-14 2020-09-14 一种半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114188277A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080054A (zh) * 2023-09-22 2023-11-17 深圳市新凯来技术有限公司 半导体结构的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080054A (zh) * 2023-09-22 2023-11-17 深圳市新凯来技术有限公司 半导体结构的制备方法
CN117080054B (zh) * 2023-09-22 2023-12-15 深圳市新凯来技术有限公司 半导体结构的制备方法

Similar Documents

Publication Publication Date Title
US11251184B2 (en) Semiconductor arrangement having continuous spacers and method of manufacturing the same
CN102054705B (zh) 形成集成电路结构的方法
US7285456B2 (en) Method of fabricating a fin field effect transistor having a plurality of protruding channels
TWI385734B (zh) 形成場效電晶體之方法，形成場效電晶體閘極之方法，形成具有電晶體閘極陣列及在該閘極陣列週邊之電路的積體電路之方法，以及形成包含具有第一閘極與第二接地絕緣閘極之電晶體閘極陣列的積體電路之方法
CN113555285B (zh) 半导体结构的形成方法
CN115360145B (zh) 一种半导体结构及其制造方法
US20070048938A1 (en) Method of manufacturing MOS transistor with multiple channel structure
CN114188277A (zh) 一种半导体结构及其形成方法
CN114823339A (zh) 半导体结构的形成方法
CN110943131A (zh) 半导体元件
TW202009995A (zh) 半導體裝置的製造方法
CN113838934B (zh) 半导体结构及其形成方法
CN111384172B (zh) 半导体器件及其形成方法
CN114792730A (zh) 半导体结构及其形成方法
CN113903807B (zh) 半导体结构及其形成方法
CN112768408B (zh) 鳍式场效应晶体管的形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN113113486B (zh) 半导体器件及其形成方法
CN111613532B (zh) 一种场效应管的形成方法和场效应管
CN110875183B (zh) 半导体器件及其形成方法
CN111200011B (zh) 半导体器件及其形成方法
CN114765220A (zh) 半导体结构及其形成方法
CN115020492A (zh) 半导体结构及其形成方法
CN114267593A (zh) 一种半导体结构的形成方法
CN118281045A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination