CN111613532B - 一种场效应管的形成方法和场效应管 - Google Patents
一种场效应管的形成方法和场效应管 Download PDFInfo
- Publication number
- CN111613532B CN111613532B CN201910138677.4A CN201910138677A CN111613532B CN 111613532 B CN111613532 B CN 111613532B CN 201910138677 A CN201910138677 A CN 201910138677A CN 111613532 B CN111613532 B CN 111613532B
- Authority
- CN
- China
- Prior art keywords
- electrode
- gate
- etching
- fin
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 230000005669 field effect Effects 0.000 title claims abstract description 83
- 239000000463 material Substances 0.000 claims abstract description 124
- 238000005530 etching Methods 0.000 claims abstract description 113
- 238000002955 isolation Methods 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 21
- 230000008569 process Effects 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底上形成鳍部、栅极、源极和漏极，并在衬底上形成浅沟槽隔离层；在浅沟槽隔离层上沉积厚度均匀的牺牲材料层；刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层；去除源极、栅极、漏极周侧的牺牲材料层；刻蚀源极与栅极之间的鳍部，以及刻蚀漏极和栅极之间的鳍部，至低于浅沟槽隔离层顶部所在的位置，或与浅沟槽隔离层的顶部平齐的位置。本发明提供的场效应管的形成方法操作简单、便捷，可以有效地增大分别刻蚀栅极与源极和漏极之间的鳍部后形成的沟槽，因此可以增大设置该在沟槽内的外延层的体积，进而减小短沟道效应。本发明还提供了一种由该方法形成的性能更稳定的场效应管。
Description
技术领域
本发明涉及半导体制造工艺设计领域，特别涉及一种场效应管的形成方法和根据该方法形成的场效应管。
背景技术
为了跟上摩根定律的脚步，集成电路器件的尺寸正在不断减小，以达到高器件密度、高性能、低成本的要求。比如二极管、三极管等，在器件尺寸减小的同时，器件源极和漏极的距离也在缩短。由此导致栅极对沟道的控制能力变差，容易产生短沟道效应。
为了抑制短沟道效应，立体场效应管逐渐占领舞台，例如鳍式场效应管(FinFET)。与平面型场效应管相比，FinFET的栅极对沟道的控制能力更强，能够较好的抑制短沟道效应。但是，现有技术中，对于短沟道效应的改善，仍无法满足场效应管在集成时的需求。
随着技术不断发展，立体场效应管的体积逐渐缩小，现在已经能够达到10nm以下的制程节点，则要求FinFET的栅极线最小可以达到30-80nm以下。但是，目前使用的主流光刻方式，例如深紫外光刻(Deep Ultraviolet Lithography，DUV)等，均不能对尺寸如此小的器件进行刻蚀，也不能形成30nm以下的栅极线。
现在已经有例如自对准双重成像技术(Self-aligned Double Patterning，SADP)等新技术可以利用作为立体场效应管的加工方式。具体来说，SADP就是在一次光刻完成后，相继使用非光刻工艺步骤实现对光刻图形的空间倍频。最后，使用另外一次光刻和刻蚀把多余的图形去掉。但是，采用SADP进行立体场效应管加工的过程，流程较为复杂，成品率底。
另外，现有技术中，场效应管上会形成有两种类型的掩膜：栅掩膜(GM)和阱掩膜(GT)。栅掩膜用在栅极线的关键尺寸较小的场效应管上；阱掩膜用在栅极线的关键尺寸较大的场效应管上。由此，需要分别在不同场合调整工艺步骤，来对关键尺寸不同的场效应管进行刻蚀，更进一步导致了加工流程复杂的问题。
发明内容
本发明的目的在于解决现有技术中的FinFET性能不佳的问题。本发明提供了一种场效应管的形成方法，操作简单、便捷，并且优品率高。更进一步，能够有效地增大刻蚀源极与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部后形成的沟槽，因此可以增大设置该在沟槽内的外延层的体积，从而通过外延层的体积增大，可以减小源极与漏极之间的电阻，减小短沟道效应，提高FinFET的性能。
为解决上述技术问题，本发明的实施方式公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底上形成鳍部、栅极、源极和漏极，并在衬底上形成浅沟槽隔离层；在浅沟槽隔离层上沉积厚度均匀的牺牲材料层；刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层；去除源极、栅极、漏极周侧的牺牲材料层；刻蚀源极与栅极之间的鳍部，以及刻蚀漏极和栅极之间的鳍部，至鳍部的顶部低于浅沟槽隔离层顶部所在的位置，或鳍部的顶部与浅沟槽隔离层的顶部平齐的位置。
采用上述技术方案，可以使FinFET的制作过程更加简单、便捷，并且优品率高。更进一步，能够还可以有效地增大刻蚀源极与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部后形成的沟槽，因此可以增大设置该在沟槽内的外延层的体积，从而通过外延层的体积增大，可以减小源极与漏极之间的电阻，进而减小短沟道效应，有效地提高了FinFET的性能。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，在鳍部和浅沟槽隔离层上设置硬掩膜层；在刻蚀源极与栅极之间的鳍部，以及刻蚀漏极和栅极之间的鳍部之前，还包括刻蚀硬掩膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，硬掩膜层为栅掩膜或阱掩膜。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，当硬掩膜层为阱掩膜时，在刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层的同时，还包括：刻蚀源极与栅极之间的鳍部顶部的牺牲材料层，以及刻蚀漏极和栅极之间的鳍部的顶部的牺牲材料层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，在去除源极、栅极、漏极周侧的所述牺牲材料层之前，还包括刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部至高于浅沟槽隔离层顶部所在的位置。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，L>S/2，其中，L为沉积在栅掩膜上的牺牲材料层的厚度，S为源极到漏极之间的距离。
采用上述技术方案，可以使栅掩膜上的牺牲材料层完全覆盖场效应管。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，在刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部，至低于浅沟槽隔离层顶部所在的位置，或与浅沟槽隔离层的顶部平齐的位置之后，还包括：在刻蚀鳍部形成的沟槽内形成源漏外延层。
采用上述技术方案，可以进一步增大栅极到源极、漏极之间的距离、减小源极与漏极之间的电阻，进一步抑制短沟道效应；进一步地，可以增强FinFET的性能。
本发明还公开了一种基于上述制备方法中任意一项制备得到的场效应管。
采用上述技术方案得到的场效应管，由于减小了短沟道效应，性能更佳。
本发明的实施方式还公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底内部形成源极、漏极和栅极，并在衬底上形成氧化隔离层；在氧化隔离层上形成硬掩膜层，在硬掩膜层上沉积牺牲材料层；刻蚀牺牲材料层；刻蚀硬掩膜层和氧化隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，形成源极和漏极的方法包括，LDD离子注入法和源漏注入法。
采用上述技术方案，可以精确地控制源极和漏极的形成，并且在一定程度上也可以抑制短沟道效应。
采用上述技术方案，可以使FinFET的制作过程更加简单、便捷；进一步地，可以将本方法应用于平面型场效应管。
附图说明
图1是本发明实施例提供的场效应管的形成方法流程图；
图2示出本发明实施例提供的场效应管的立体结构示意图；
图3a至图3e示出本发明实施例提供的形成场效应管的工艺流程示意图；
图4a至图4f示出本发明实施例提供的形成场效应管的另一工艺流程的示意图；
图5是本发明另一实施例提供的场效应管的形成方法流程图；
图6示出本发明实施例提供的另一场效应管的立体结构示意图。
附图标记：
1.衬底；11.鳍部；12.栅极；13.源极；14.漏极；2.浅沟槽隔离层；3.牺牲材料层；4.薄膜层；5.硬掩膜层；51.栅掩膜；52.阱掩膜；6.外延层；7.氧化隔离层。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
实施例一：
为解决现有技术中，现有技术中的FinFET性能不佳的问题，提出一种场效应管的形成方法。具体的，请参见图1，本实施例提供的场效应管的形成方法，包括：
步骤S11：在半导体衬底上形成鳍部、栅极、源极和漏极，在衬底上形成浅沟槽隔离层。更为具体地，提供半导体衬底，先在半导体衬底上形成鳍部，然后形成栅极、源极和漏极，最后并在衬底上形成浅沟槽隔离层。衬底设置在场效应管的最底端，由半导体材料制成。更具体地，衬底的材料可以但不限于是蓝宝石衬底、碳化硅衬底、硅衬底，本实施例采用硅衬底。
进一步地，鳍部形成在衬底上，栅极横跨鳍部，源极和漏极设置在鳍部的两侧。具体的，鳍部的顶部低于栅极的顶部。更进一步地，浅沟槽隔离层是用浅槽隔离技术(ShallowTrench Isolation；STI)形成的元件隔离结构。
步骤S12，在浅沟槽隔离层上沉积厚度均匀的牺牲材料层。具体的，在浅沟槽隔离层上依次沉积有薄膜层和厚度均匀的牺牲材料层。牺牲材料层用于保护源极、栅极、漏极等器件不被刻蚀。牺牲材料层的材料可以但不限于是氧化硅、多晶硅、光刻胶，本领域技术人员可根据实际设计和使用需要任意选择。具体地，为防止刻蚀时损坏器件、或者刻蚀粗糙、牺牲材料层层部分脱落的问题，牺牲材料层的厚度应该是均匀的。
需要说明的是，在牺牲材料层下方还沉积有薄膜层。薄膜层具体是绝缘薄膜，用于交叉导体的绝缘和元件的保护。还需要说明的是，牺牲材料层和薄膜层均位于浅沟槽隔离层的上部，且牺牲材料层和薄膜层还完全覆盖源极、漏极、鳍部和栅极。
步骤S13，刻蚀去除覆盖栅极、源极、漏极顶部的牺牲材料层。具体的，用刻蚀的方式去除栅极、漏极、源极顶部的牺牲材料层。即由上一步的叙述可知，牺牲材料层和薄膜层是覆盖在浅沟槽隔离层上的，同时也覆盖在鳍部、栅极、源极、漏极等器件之上，而本步骤的刻蚀去除的是部分牺牲材料层，也就是覆盖在栅极、源极、漏极上方的牺牲材料层，而栅极、源极、漏极周侧形成的牺牲材料层在本步骤中不被刻蚀。
步骤S14，刻蚀去除栅极、源极、漏极周侧的牺牲材料层。具体的，去除源极、漏极、栅极周侧的牺牲材料层。在之前对牺牲材料层的刻蚀过程中，仅仅刻蚀了覆盖在源极、栅极和漏极顶部的牺牲材料层，此步骤将源极、栅极、漏极周侧剩余的牺牲材料层部分去除掉，是为了去除多余的图形，为接下来刻蚀鳍部做好准备。更进一步，去除牺牲材料层的方式可以但不限于是刻蚀或腐蚀，本实施例对此不做限定，本领域技术人员可根据实际情况任意选择。
步骤S15，刻蚀源极与栅极、漏极与栅极之间的鳍部。具体的，刻蚀源极13与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部，一直到将鳍部刻蚀至低于浅沟槽隔离层所在的顶部的位置，或者刻蚀到鳍部与浅沟槽隔离层的顶部平齐的位置。此步骤中对鳍部的刻蚀，是为了增大栅极到源极和漏极之间的距离，也就是说，未刻蚀鳍部之前，栅极到源极和漏极之间的距离为栅极到源极、栅极到漏极的直线距离，而刻蚀鳍部之后，栅极到源极之间的距离为栅极到源极，再加上栅极和源极到鳍部的距离。栅极到漏极之间的距离为栅极到漏极，再加上栅极和漏极到鳍部的距离。由此，源极与漏极之间的导电沟道长度增加，栅极对导电沟道的控制能力更好，以此来实现栅极对沟道更好的控制作用，减小短沟道效应。
本发明提供的场效应管的形成方法，采用了先沉积后刻蚀的方法。即先在衬底上形成薄膜层、牺牲材料层后，再进行逐次刻蚀。相比于现有技术中沉积牺牲材料层，刻蚀，沉积薄膜层，刻蚀的方法步骤，本发明省去了分次沉积中间穿插刻蚀的方法，使得操作步骤更简便，大大提升了制造效率与优品率。
并且，对鳍部进行刻蚀，也增大了栅极实际到源极和漏极的距离，使得栅极对沟道的控制能力进一步增强，减少了漏电流的产生，也使可以在刻蚀后的鳍部形成的沟道中填入的外延层体积更大，抑制了短沟道效应，使得FinFET的性能更好。
进一步地，在鳍部和浅沟槽隔离层上设置硬掩膜层。即硬掩膜层设置在浅沟槽隔离的上方、牺牲材料层、薄膜层的下方，且包饶鳍部；也就是说，硬掩膜层完全覆盖浅沟槽隔离层和鳍部。具体的，硬掩膜层的制作材料可以是硼硅酸盐玻璃或石英，也可以是其他具有良好的尺寸稳定性和曝光波长的传播性能的材料。本实施例对此不做具体限定。更进一步地，在刻蚀源极和栅极、漏极和栅极之间的鳍部之前，还包括刻蚀硬掩膜层的步骤。
进一步地，在本发明所提供的技术方案中，硬掩膜层可以是栅掩膜；硬掩膜层也可以是阱掩膜。具体的，栅掩膜用于关键尺寸为0-30nm的FinFET，也就是关键尺寸偏小的FinFET；阱掩膜用于关键尺寸为30-80nm的FinFET，也就是关键尺寸较大的FinFET。
进一步地，当硬掩膜层为阱掩膜时，在刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层的同时，还包括刻蚀源极与栅极之间的鳍部的顶部的牺牲材料层，以及刻蚀漏极和栅极之前的鳍部的顶部的牺牲材料层。也就是说，由于阱掩膜覆盖的FinFET尺寸较大，源极与栅极、漏极与栅极之间的距离也较大，因此源极与栅极之间的鳍部的顶部、漏极和栅极之前的鳍部的顶部上也沉积有牺牲材料层，在此步刻蚀过程中，要将源极与栅极之间的鳍部的顶部、漏极和栅极之前的鳍部的顶部上的牺牲材料层一并去除。
更进一步地，当硬掩膜层为阱掩膜时，在去除源极、栅极、漏极周侧的牺牲材料层之前，还包括：刻蚀源极与栅极之间的鳍部，以及刻蚀漏极和栅极之前的鳍部，至高于浅沟槽隔离层顶部所在的位置。也就是说，由于阱掩膜覆盖的FinFET尺寸较大，刻蚀鳍部分为了两部刻蚀。即在刻蚀去除源极、栅极、漏极周侧的牺牲材料层之前，还会刻蚀鳍部；在刻蚀去除源极、栅极、漏极周侧的牺牲材料层的同时或者之后，再继续刻蚀鳍部。
需要理解的是，刻蚀牺牲材料层的方法包括干法刻蚀和湿法刻蚀。为了防止在刻蚀过程中误将源极、栅极、漏极周侧的牺牲材料层刻蚀，而湿法刻蚀由于其同向腐蚀的特性，在图形转换时保真度较低，因此本实施例优选采用干法刻蚀。
进一步地，在栅掩膜上沉积的牺牲材料层的厚度L与源极到漏极之间的距离S存在一定的关系，即L>S/2。也就是说，为了保证牺牲材料层的足以填满源极与栅极、漏极与栅极之间的空间，对牺牲材料层的厚度应该有一定的限制。当牺牲材料层的厚度L大于源极到漏极之间的距离S的一半时，牺牲材料层可以完全填满源极与栅极、漏极与栅极之间的空间。
对牺牲材料层的厚度进行限制，确保牺牲材料层的能够填满源极与栅极、漏极与栅极之间的空间，防止在刻蚀的时候误将除源极、栅极、漏极顶部以外的部位进行刻蚀。提高了刻蚀精度。
进一步地，在刻蚀源极与栅极之间的鳍部、以及刻蚀漏极与栅极之间的鳍部，至低于浅沟槽隔离层顶部所在的位置，或与浅沟槽隔离层的顶部平齐的位置之后，还包括：在刻蚀鳍部形成的沟槽内形成外延层。
外延层可以降低场效应管的导通压降与功耗，并且能起到隔离的作用。本实施例中的外延层也不例外的能够降低源极与漏极之间的导通压降，提高了导电沟道处载流子的迁移率，因此提高了场效应管的运行速度；进一步地，由于外延层的隔离作用，使栅极到源极和漏极的实际距离更长，进一步抑制了短沟道效应，提高了FinFET的性能。
本实施例还提供一种用上述方法中任意一项而制备得到的场效应管。具体的，该场效应管的制程节点小于80纳米，可以是40纳米、20纳米、14纳米或7纳米。这意味着本实施例提供的场效应管的形成方法，可以适用多种场效应管，既包括普通的场效应管，还包括体积更小的，例如20纳米或7纳米以下的场效应管。这样可以进一步缩小集成电路的体积，顺应摩根定律的发展。且本实施例提供的场效应管，由于减小了短沟道效应，性能更佳。
实施例二：
基于实施例一提供的场效应管的形成方法，本实施例提供了一种硬掩膜层为栅掩膜的场效应管的形成方法。具体的，请参见图3a-图3e，采用栅掩膜51作为其硬掩膜层5的FinFET的形成的工艺的步骤具体可以是：
第一步，请参见图3a，提供半导体衬底1，在半导体衬底上形成鳍部11、栅极12、源极13和漏极14，并在衬底1上形成浅沟槽隔离层2。
第二步，请参见图3b，在浅沟槽隔离层2上沉积厚度均匀的牺牲材料层3。
第三步，请参见图3c，刻蚀去除覆盖栅极12、源极13和漏极14顶部的牺牲材料层3。
第四步，请参见图3d，去除源极13、栅极12、漏极14周侧的牺牲材料层3；刻蚀栅掩膜51；刻蚀源极13与栅极12、以及漏极14和栅极12之间的鳍部11，至低于浅沟槽隔离层2顶部所在的位置，或与浅沟槽隔离层2的顶部平齐的位置。
第五步，请参见图3e，在刻蚀鳍部11形成的沟槽内形成源漏外延层6。
需要理解的是，对于由栅掩膜覆盖的FinFET，去除源极、漏极、栅极周侧的牺牲材料层，至刻蚀硬掩膜层，再至刻蚀源极与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部的步骤又可以细分为以下三种情况：
第一种：参见图3d和图3e，先去除源极13、漏极14、栅极12周侧的牺牲材料层3，再对硬掩膜层5进行刻蚀，然后刻蚀源极与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部；
第二种：参见图3d和图3e，去除源极13、漏极14、栅极12周侧的牺牲材料层3的同时，对硬掩膜层5进行刻蚀，然后再刻蚀源极与栅极之间的鳍部，以及刻蚀漏极与栅极之间的鳍部；
第三种：参见图3d和图3e，去除源极13、漏极14、栅极12周侧的牺牲材料层3之后，再对硬掩膜层5进行刻蚀，刻蚀硬掩膜层5的同时，对源极13和栅极之间的鳍部、以及漏极14和栅极12之间的鳍部11进行刻蚀。但由于硬掩膜层5是覆盖在鳍部11之上的，因此，即使是同时对硬掩膜层5和鳍部11进行刻蚀，也是硬掩膜层5在鳍部11之前被刻蚀。设置硬掩膜层5的目的是为了提供刻蚀的图案，而刻蚀硬掩膜层5则可以让硬掩膜层5上的材料经过刻蚀，转移至其他材料层上，以待进一步刻蚀。
进一步地，请参见图3e和图4f，在刻蚀源极13与栅极12、以及漏极14与栅极12之间的鳍部11，至低于浅沟槽隔离层2顶部所在的位置，或与浅沟槽隔离层2的顶部平齐的位置之后，还包括在刻蚀鳍部11形成的沟槽内形成外延层6。外延层6的形状与刻蚀后的鳍部11形成的沟槽形状相吻合。
外延层6可以降低场效应管的导通压降与功耗，并且能起到隔离的作用。本实施例中的外延层6也不例外的能够降低源极13与漏极14之间的导通压降，提高了导电沟道处载流子的迁移率，因此提高了场效应管的运行速度；进一步地，由于外延层6的隔离作用，使栅极12到源极13和漏极14的实际距离更长，进一步抑制了短沟道效应，提高了FinFET的性能。
实施例三：
基于实施例一提供的场效应管的形成方法，本实施例提供了一种硬掩膜层为阱掩膜的场效应管的形成方法。具体的，请参见图4a-图4f，采用阱掩膜52作为其硬掩膜层5的FinFET的形成的工艺的步骤具体可以是：
第一步，请参见图4a，提供半导体衬底1，在半导体衬底1上形成鳍部11、栅极12、源极13和漏极14，并在衬底1上形成浅沟槽隔离层2。
第二步，请参见图4b，在浅沟槽隔离层2上沉积厚度均匀的牺牲材料层3。
第三步，请参见图4c，刻蚀去除覆盖栅极12、源极13和漏极14顶部的牺牲材料层3。
第四步，请参见图4d，刻蚀源极13与栅极12、以及漏极14和栅极12之间的鳍部11的顶部的牺牲材料层3；刻蚀源极13与栅极12、以及漏极14和栅极12之间的鳍部11至高于浅沟槽隔离层2顶部所在的位置。
第五步，请参见图4e，去除源极13、栅极12、漏极14周侧的牺牲材料层3；刻蚀阱掩膜52；刻蚀源极13与栅极12、以及漏极14和栅极12之间的鳍部，至低于浅沟槽隔离层2顶部所在的位置，或与浅沟槽隔离层2的顶部平齐的位置。
第六步，请参见图4f，在刻蚀鳍部11形成的沟槽内形成外延层6。
进一步地，参见图4c和图4d，当硬掩膜层5为阱掩膜52时，在刻蚀去除覆盖栅极12、源极13和漏极14顶部的牺牲材料层3的同时，还包括：刻蚀源极13与栅极12之间的鳍部11，以及刻蚀漏极14与栅极12之间的鳍部11的顶部的牺牲材料层3。也就是说，对于由阱掩膜52覆盖的FinFET，由于栅极12、源极13和漏极14之间的间隔距离较大，牺牲材料层3覆盖在浅沟槽隔离层2、以及栅极12、源极13、漏极14和鳍部11上时，栅极12与源极13、漏极14之间还会有一部分覆盖有牺牲材料层3的鳍部11露出来。具体的，此步骤在去除覆盖栅极12、源极13和漏极14顶部的牺牲材料层3的同时，将覆盖在鳍部11上的牺牲材料层3也一同去除。也可以将此过程理解为，去除所有除源极13、栅极12、漏极14周侧之外的牺牲材料层3。
根据上述实施例，对于由阱掩膜覆盖的FinFET，在刻蚀覆盖在栅极12、源极13、漏极14顶部的牺牲材料层3时，对覆盖在鳍部11顶部的牺牲材料层3进行刻蚀，只用一道刻蚀步骤就完成了去除所有除源极13、栅极12、漏极14周侧之外的牺牲材料层3的过程，简化了工艺流程，使操作步骤更简单。
进一步地，参见图4d和图4e，在刻蚀源极13与栅极12之间的鳍部11、以及刻蚀漏极14与栅极12之间的鳍部11，至低于浅沟槽隔离层2顶部所在的位置，或与浅沟槽隔离层2的顶部平齐的位置之前，还包括刻蚀源极13与栅极12、漏极14与栅极12之间的鳍部11至高于浅沟槽隔离层2顶部所在的位置。也就是说，对于由阱掩膜52覆盖的FinFET，对鳍部11的刻蚀分为两个阶段：第一阶段是，先将鳍部11刻蚀到高于浅沟槽隔离层2顶部的位置；第二个阶段是，继续刻蚀鳍部11，一直到将鳍部11刻蚀到浅沟槽隔离层2以下的位置。
需要理解的是，对鳍部11进行两步刻蚀，是因为对于由阱掩膜52覆盖的FinFET，由于栅极12、源极13和漏极14之间的间隔距离较大，在有牺牲材料层3覆盖时，鳍部11仍会露出来，为了防止刻蚀鳍部11时出现刻蚀不完全等问题，将对于由阱掩膜52覆盖的FinFET的鳍部11分两次进行刻蚀。而对于由栅掩膜51覆盖的FinFET，由于FinFET的尺寸较小，在有牺牲材料层3覆盖时，源极13与栅极12、漏极14与栅极12之间的空间也被牺牲材料层3覆盖，因此无法对鳍部11进行刻蚀。
还需要理解的是，对于由阱掩膜52覆盖的FinFET，从刻蚀源极13与栅极12之间的鳍部11的顶部的牺牲材料层3，以及漏极14与栅极12之间的鳍部11的顶部的牺牲材料层3的步骤，到刻蚀硬掩膜层5，再到刻蚀源极13与栅极12之间的鳍部11，以及刻蚀漏极14和栅极12之间的鳍部11至高于所述浅沟槽隔离层2顶部所在的位置的步骤又可以分为以下四种情况：
第一种：参见图4d和图4e，先刻蚀源极13与栅极12之间的鳍部11的顶部的牺牲材料层3，以及漏极14与栅极12之间的鳍部11的顶部的牺牲材料层3，再刻蚀硬掩膜层5，最后再刻蚀漏极14和栅极12之间的鳍部11至高于所述浅沟槽隔离层2顶部所在的位置；
第二种：参见图4d和图4e，在刻蚀源极13与栅极12之间的鳍部11的顶部的牺牲材料层、以及漏极14与栅极12之间的鳍部11的顶部的牺牲材料层3的同时，刻蚀硬掩膜层5，然后再刻蚀漏极14和栅极12之间的鳍部11至高于所述浅沟槽隔离层2顶部所在的位置；
第三种：参见图4d和图4e，先刻蚀源极13与栅极12之间的鳍部11的顶部的牺牲材料层、以及漏极14与栅极12之间的鳍部11的顶部的牺牲材料层3，然后刻蚀硬掩膜层5，在刻蚀硬掩膜层5的同时，刻蚀漏极14和栅极12之间的鳍部11至高于所述浅沟槽隔离层2顶部所在的位置；
第四种：参见4d和图4e，同时刻蚀牺牲材料层3、硬掩膜层5和鳍部11。
但由于牺牲材料层3、硬掩膜层5和鳍部11的位置关系，不论刻蚀步骤为分步刻蚀还是同时刻蚀，顺序都是，先刻蚀牺牲材料层3，再是硬掩膜层5被刻蚀，然后是鳍部11被刻蚀。
进一步，在去除源极、漏极、栅极周侧的牺牲材料层3，到刻蚀源极13与栅极12之间的鳍部11，以及刻蚀漏极14与栅极12之间的鳍部11，至低于浅沟槽隔离层2顶部所在的位置的步骤，又分为以下两种情况：
第一种：参见图4d，去除牺牲材料层3的同时，刻蚀鳍部11；
第二种：参见图4d，先去除牺牲材料层3，再刻蚀鳍部11。
需要注意的是，如图4d和图4e所示，在第二次刻蚀鳍部11时，刻蚀的浅沟槽隔离层2顶部以上的鳍部11的宽度增加，而增加的宽度恰好是牺牲材料层3的厚度。
对于由阱掩膜52覆盖的FinFET，将鳍部11分两个阶段进行刻蚀，提高了刻蚀的精度；进一步地，也使鳍部11上被刻蚀出的沟槽更深，在更深的沟槽之中可以生长出更大体积的外延层6，由于外延层6的隔离和保护的作用，在源极13和栅极12之间、漏极14与栅极12之间设置外延层6，实际上增大了源极13到栅极12、漏极14到栅极12之间的距离。加强了栅极12对导电沟道的控制能力，减少了短沟道效应。
需要理解的是，不论是采用栅掩膜51还是阱掩膜52作为FinFET的硬掩膜层5，所采用的工艺都是一样的。区别仅仅在于，刻蚀过程中，刻蚀的体积和部位不完全相同。这是由于采用栅掩膜51的FinFET的关键尺寸，小于采用阱掩膜52的FinFET的关键尺寸，牺牲材料层3在沉积时，将栅极12与源极13、栅极12与漏极14之间的鳍部11以上的空间全部覆盖，因此在刻蚀鳍部11时，关键尺寸较大的FinFET的鳍部11经刻蚀去除的体积更大。
由上述内容可知，本实施例中的采用自对准双重成像技术(SADP)形成场效应管的形成工艺，可以适用于关键尺寸不同的FinFET。关键尺寸较小的FinFET采用栅掩膜51作为其硬掩膜层，关键尺寸较大的FinFET采用阱掩膜52作为其硬掩膜层。
实施例四：
本发明的实施方式还公开了一种场效应管的形成方法，具体的，请参见图5和图6。步骤S21，在半导体衬底上形成栅极、源极和漏极，在衬底上形成氧化隔离层。具体的，请参见图6，提供半导体衬底1，在半导体衬底1内部形成源极13、漏极14和栅极12，并在衬底1上形成氧化隔离层7；即在竖直方向上，从下往上依次是衬底、氧化隔离层；步骤S22，在氧化隔离层上形成硬掩膜层，在硬掩膜层上沉积牺牲材料层。具体的，请参见图6，在氧化隔离层7上形成硬掩膜层5，在硬掩膜层5上沉积牺牲材料层3；步骤S23，刻蚀牺牲材料层。具体的，请参见图6，刻蚀所述牺牲材料层3；步骤S24，刻蚀硬掩膜层和氧化隔离层。具体的，请参见图6，刻蚀所述硬掩膜层5和所述氧化隔离层7。其中，半导体衬底1，形成源极13、漏极14和栅极12的方法，牺牲材料层3以及刻蚀工艺都与上述实施例的相同，在此不再赘述。
需要说明的是，本实施方式公开的场效应管的形成方法，与实施例一的区别在于：上述实施例适用于立体场效应管，本实施例适用于平面型场效应管。请参见图6，在牺牲材料层3下方还沉积有薄膜层4。薄膜层4具体是绝缘薄膜，用于交叉导体的绝缘和元件的保护。
请参见图6，对于氧化隔离层7，其作用与浅沟槽隔离层2的作用相同，均为保护器件的表面及内部，也可以防止外界污染进入晶圆表面。其与浅沟槽隔离层2的区别在于，浅沟槽隔离层2的材料包括氧化硅和沟槽CVD氧化物，而氧化隔离层7的材料仅为氧化硅。并且，氧化隔离层7的表面是平整的，没有沟槽。
请参见图6，对于硬掩膜层5，上述FinFET的硬掩膜层5包括栅掩膜51和阱掩膜52；本实施方式中的硬掩膜层5材料为氮化硅。
上述在平面型场效应管中应用自对准双重成像技术来形成场效应管，操作过程更加简单、便捷。
进一步地，形成场效应管的源极13和漏极14的方法包括，LDD离子注入法和源漏注入法。用LDD离子注入法和源漏注入法形成的源极13和漏极14，可以精确的控制源极13和漏极14的形成。进一步地，由于直接采用离子注入的方法形成源极13和漏极14，源极13和漏极14区域的杂质离子数量较少，源极13和漏极14之间产生漏电流的几率就更小，栅极12对源极13和漏极14的控制能力更强，由此也可以进一步地抑制短沟道效应。
在以上的叙述中，场效应管包括立体场效应管和平面型场效应管，而立体场效应管又包括鳍式场效应晶体管，即FinFET。
本发明的实施方式公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底上形成鳍部、栅极、源极和漏极，并在衬底上形成浅沟槽隔离层；在浅沟槽隔离层上沉积厚度均匀的牺牲材料层；刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层；去除源极、栅极、漏极周侧的牺牲材料层；刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部，至鳍部的顶部低于浅沟槽隔离层顶部所在的位置，或鳍部的顶部与浅沟槽隔离层的顶部平齐的位置。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，在鳍部和浅沟槽隔离层上设置硬掩膜层；在刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部之前，还包括刻蚀硬掩膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，硬掩膜层为栅掩膜或阱掩膜。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，当硬掩膜层为阱掩膜时，在刻蚀去除覆盖栅极、源极和漏极顶部的牺牲材料层的同时，还包括：刻蚀源极与栅极之间的鳍部顶部的牺牲材料层，以及刻蚀漏极和栅极之间的鳍部的顶部的牺牲材料层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，在去除源极、栅极、漏极周侧的所述牺牲材料层之前，还包括刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部至高于浅沟槽隔离层顶部所在的位置。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，L>S/2，其中，L为沉积在栅掩膜上的牺牲材料层的厚度，S为源极到漏极之间的距离。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，在刻蚀源极与栅极之间的鳍部、以及刻蚀漏极和栅极之间的鳍部，至低于浅沟槽隔离层顶部所在的位置，或与浅沟槽隔离层的顶部平齐的位置之后，还包括：在刻蚀鳍部形成的沟槽内形成源漏外延层。
本发明的实施方式还公开了一种基于上述制备方法中任意一项制备得到的场效应管。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种场效应管的形成方法，形成源极和漏极的方法包括，LDD离子注入法和源漏注入法。
本发明的实施方式还公开了一种场效应管的形成方法，包括提供半导体衬底，在半导体衬底内部形成源极、漏极和栅极，并在衬底上形成氧化隔离层；在氧化隔离层上形成硬掩膜层，在硬掩膜层上沉积牺牲材料层；刻蚀牺牲材料层；刻蚀硬掩膜层和氧化隔离层。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。
Claims (9)
1.一种场效应管的形成方法，包括：
提供半导体衬底，在所述半导体衬底上形成鳍部、栅极、源极和漏极，并在所述衬底上形成浅沟槽隔离层；
在所述浅沟槽隔离层上沉积厚度均匀的牺牲材料层；
刻蚀去除覆盖所述栅极、所述源极和所述漏极顶部的所述牺牲材料层；
去除所述源极、所述栅极、所述漏极周侧的所述牺牲材料层；
刻蚀所述源极与所述栅极之间的鳍部、以及刻蚀所述漏极和所述栅极之间的鳍部，至低于所述浅沟槽隔离层顶部所在的位置，或与所述浅沟槽隔离层的顶部平齐的位置。
2.根据权利要求1所述的场效应管的形成方法，其特征在于，在所述鳍部和所述浅沟槽隔离层上设置硬掩膜层；
在所述刻蚀所述源极与所述栅极之间的鳍部、以及所述漏极和所述栅极之间的鳍部之前，还包括刻蚀所述硬掩膜层。
3.根据权利要求2所述的场效应管的形成方法，其特征在于，所述硬掩膜层为栅掩膜或阱掩膜。
4.根据权利要求3所述的场效应管的形成方法，其特征在于，当所述硬掩膜层为阱掩膜时，在所述刻蚀去除覆盖所述栅极、所述源极和所述漏极顶部的所述牺牲材料层的同时，还包括：刻蚀所述源极与所述栅极之间的所述鳍部的顶部的所述牺牲材料层，以及刻蚀所述漏极和所述栅极之间的所述鳍部的顶部的所述牺牲材料层。
5.根据权利要求4所述的场效应管的形成方法，其特征在于，在所述去除所述源极、所述栅极、所述漏极周侧的所述牺牲材料层之前，还包括：
刻蚀所述源极与所述栅极之间的鳍部、以及刻蚀所述漏极和所述栅极之间的鳍部，至高于所述浅沟槽隔离层顶部所在的位置。
6.根据权利要求3所述的场效应管的形成方法，其特征在于，L > S/2，其中，L为沉积在所述栅掩膜上的所述牺牲材料层的厚度，S为所述源极到所述漏极之间的距离。
7.根据权利要求1所述的场效应管的形成方法，其特征在于，在所述刻蚀所述源极与所述栅极之间的鳍部、以及刻蚀所述漏极和所述栅极之间的鳍部，至低于所述浅沟槽隔离层顶部所在的位置，或与所述浅沟槽隔离层的顶部平齐的位置之后，还包括：在刻蚀所述鳍部形成的沟槽内形成外延层。
8.根据权利要求1所述的场效应管的形成方法，其特征在于，形成所述源极和所述漏极的方法包括，LDD离子注入法和源漏注入法。
9.一种场效应管，其特征在于，基于权利要求1-7之一所述的场效应管的形成方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910138677.4A CN111613532B (zh) | 2019-02-25 | 2019-02-25 | 一种场效应管的形成方法和场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910138677.4A CN111613532B (zh) | 2019-02-25 | 2019-02-25 | 一种场效应管的形成方法和场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111613532A CN111613532A (zh) | 2020-09-01 |
| CN111613532B true CN111613532B (zh) | 2023-08-22 |
Family
ID=72202871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910138677.4A Active CN111613532B (zh) | 2019-02-25 | 2019-02-25 | 一种场效应管的形成方法和场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111613532B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841749A (zh) * | 2005-03-31 | 2006-10-04 | 海力士半导体有限公司 | 具有增加的沟道长度的半导体器件及其制造方法 |
| WO2013152535A1 (zh) * | 2012-04-09 | 2013-10-17 | 北京大学 | 一种大规模集成电路中FinFET的制备方法 |
| CN103426761A (zh) * | 2012-05-18 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 一种mosfet器件以及制备方法 |
| CN104241354A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN104425344A (zh) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105448990A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN105448725A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105826201A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109148583A (zh) * | 2018-07-11 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | Snldmos器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2849219A1 (en) * | 2013-09-11 | 2015-03-18 | IMEC vzw | Method for manufacturing transistors and associated substrate |
-
2019
- 2019-02-25 CN CN201910138677.4A patent/CN111613532B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841749A (zh) * | 2005-03-31 | 2006-10-04 | 海力士半导体有限公司 | 具有增加的沟道长度的半导体器件及其制造方法 |
| WO2013152535A1 (zh) * | 2012-04-09 | 2013-10-17 | 北京大学 | 一种大规模集成电路中FinFET的制备方法 |
| CN103426761A (zh) * | 2012-05-18 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 一种mosfet器件以及制备方法 |
| CN104241354A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN104425344A (zh) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105448990A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN105448725A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105826201A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109148583A (zh) * | 2018-07-11 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | Snldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111613532A (zh) | 2020-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI416634B (zh) | 形成積體電路結構的方法 | |
| TWI682467B (zh) | 鰭式場效電晶體的製作方法與半導體元件及其製作方法 | |
| TWI509736B (zh) | 半導體結構及其形成方法 | |
| TWI524464B (zh) | ＦｉｎＦＥＴ元件與其形成方法 | |
| US8889497B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP5391423B2 (ja) | 解像度以下のケイ素フィーチャおよびそれを形成するための方法 | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| US9190497B2 (en) | Method for fabricating semiconductor device with loop-shaped fin | |
| TWI511292B (zh) | 形成具有替代通道材料之鰭式場效電晶體設備的方法 | |
| KR20170096987A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20160260741A1 (en) | Semiconductor devices having fins, and methods of forming semiconductor devices having fins | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| US20230238245A1 (en) | Semiconductor structure and forming method thereof | |
| CN111508897A (zh) | 半导体器件及其形成方法 | |
| CN105576018A (zh) | 半导体结构及其形成方法 | |
| CN111180507A (zh) | 一种埋入式栅极结构及其制造方法 | |
| TW202137572A (zh) | 積體晶片 | |
| US11145760B2 (en) | Structure having improved fin critical dimension control | |
| CN102956496B (zh) | 鳍式场效应晶体管的制造方法、鳍式场效应晶体管 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN107046056B (zh) | 鳍式场效应晶体管制造方法 | |
| CN108074974B (zh) | 半导体装置的形成方法 | |
| CN111613532B (zh) | 一种场效应管的形成方法和场效应管 | |
| CN107452680B (zh) | 半导体装置及其制造方法 | |
| CN114188277A (zh) | 一种半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |