CN112768408B - 鳍式场效应晶体管的形成方法 - Google Patents
鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN112768408B CN112768408B CN201911078163.0A CN201911078163A CN112768408B CN 112768408 B CN112768408 B CN 112768408B CN 201911078163 A CN201911078163 A CN 201911078163A CN 112768408 B CN112768408 B CN 112768408B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- material layer
- fin
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 152
- 238000002955 isolation Methods 0.000 claims abstract description 129
- 238000005520 cutting process Methods 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 278
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底包括栅切割区和位于栅切割区两侧的器件区，器件区的半导体衬底上分别具有鳍部；在栅切割区和器件区的半导体衬底上、以及鳍部上形成隔离材料层；在栅切割区的隔离材料层中形成切割槽，切割槽的底部暴露出隔离材料层的材料；在切割槽沿鳍部宽度方向两侧侧壁表面形成牺牲层；之后，在切割槽中形成切割层；之后回刻蚀隔离材料层以形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁，在回刻蚀隔离材料层的过程中，去除所述牺牲层；在器件区的半导体衬底上形成横跨鳍部的栅极结构，且相邻器件区上的栅极结构被切割层分割。上述的方案，可以降低工艺难度，提高鳍式场效应晶体管性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种鳍式场效应晶体管的形成方法。
背景技术
传统的平面的场效应晶体管对沟道电流的控制能力较弱，随之产生了一种新的互补式金氧半导体晶体管—鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)。鳍式场效应晶体管是新型的多栅器件，其一般包括凸出于半导体衬底表面的鳍部，横跨所述鳍部的栅极，以及位于栅极两侧的鳍部内的源漏掺杂区。
随着半导体技术的进步，半导体器件的图案密度激增，导致不同鳍式场效应晶体管的鳍部之间的在栅极延伸方向上的空间距离越来越小，从而使得不同鳍式场效应晶体管的栅极分割操作变得越来越困难。
发明内容
本发明实施例解决的是如何降低不同鳍式场效应晶体管的栅极分割操作难度，提高器件性能。
为解决上述问题，本发明实施例提供了一种鳍式场效应晶体管的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括栅切割区和位于栅切割区两侧的器件区，所述器件区的半导体衬底上分别具有鳍部；在所述栅切割区和器件区的半导体衬底上、以及鳍部上形成隔离材料层；在所述栅切割区的隔离材料层中形成切割槽，所述切割槽的底部暴露出隔离材料层的材料；在所述切割槽沿鳍部宽度方向两侧侧壁表面形成牺牲层；形成所述牺牲层后，在所述切割槽中形成切割层；形成切割层之后，回刻蚀隔离材料层以形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁，在回刻蚀隔离材料层的过程中，去除所述牺牲层；在器件区的半导体衬底上形成横跨鳍部的栅极结构，且相邻器件区上的栅极结构被切割层分割。
可选的，所述牺牲层的材料与所述隔离材料层的材料相同。
可选的，所述牺牲层的材料与所述隔离材料层的材料包括氧化硅。
可选的，所述牺牲层的材料与所述隔离材料层的材料不同；在回刻蚀隔离材料层的过程中，对隔离材料层与对所述牺牲层的刻蚀选择比大于等于1且小于等于1.5。
可选的，形成所述牺牲层的方法包括：在所述切割槽的侧壁和底部以及隔离材料层的顶部表面形成牺牲层。
可选的，形成所述牺牲层的方法包括：在所述切割槽的侧壁和底部以及隔离材料层的顶部表面形成牺牲材料层；回刻蚀所述牺牲材料层直至暴露出隔离材料层的顶部表面，形成所述牺牲层。
可选的，所述牺牲层的厚度的两倍小于所述切割槽在鳍部宽度方向上的宽度尺寸。
可选的，所述切割层的材料分别与所述牺牲层和隔离材料层的材料均不同。
可选的，所述切割层的材料包括氮化硅、氮氧化硅、碳化硅、氮化硼。
可选的，在回刻蚀隔离材料层以形成隔离结构的过程中，对隔离材料层与对切割层的刻蚀选择比大于等于20，对牺牲层的刻蚀选择与对切割层的刻蚀选择比大于等于20。
可选的，所述切割层的底部表面低于位于切割层侧部隔离结构的顶部表面。
可选的，位于切割层侧部隔离结构的顶部表面低于切割层的底部表面；或者，位于切割层侧部隔离结构的顶部表面与切割层的底部表面齐平。
可选的，形成所述栅极结构的方法包括：在所述隔离结构上、鳍部和切割层上形成栅极结构材料层；平坦化所述栅极结构材料层直至暴露出切割层的顶部表面；平坦化所述栅极结构材料层之后，刻蚀所述栅极结构材料层，形成横跨所述鳍部且被切割层分割的栅极结构。
可选的，还包括：形成所述栅极结构之后，在所述隔离结构和鳍部上形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；去除所述栅极结构，在所述层间介质层中形成栅开口；在所述栅开口中形成金属栅极结构，相邻器件区上的金属栅极结构被切割层分割。
与现有技术相比，本发明的技术方案具有以下的优点：
上述的技术方案中，在隔离材料层中形成切割槽，在所述切割槽沿鳍部宽度方向两侧侧壁表面形成牺牲层，这样切割槽的部分空间被牺牲层占据，减小了在鳍部宽度方向上给切割层提供的空间，这样使得在鳍部宽度方向上，切割层的尺寸小于切割槽的尺寸，因此减小了切割层在鳍部宽度方向上的尺寸。由于切割层在鳍部宽度方向上的尺寸减小，因此在鳍部宽度方向上，栅极结构的尺寸不至于过小，满足工艺的需求。由于在鳍部宽度方向上，切割槽的尺寸大于切割层的尺寸，也就是说切割槽的工艺窗口较大，因此使得切割槽形成工艺的难度降低。综上，提高了鳍式场效应晶体管的性能。
附图说明
图1至图3是一种鳍式场效应晶体管的形成方法的示意图；
图4是本发明实施例中的一种鳍式场效应晶体管的形成方法的流程示意图；
图5至图12是本发明实施例中的一种鳍式场效应晶体管的形成方法的结构示意图。
具体实施方式
图1至图3，示出了一种鳍式场效应晶体管的形成方法。
参考图1，提供半导体衬底100，所述半导体衬底100上形成有分立的鳍部102；在鳍部102侧部的半导体衬底100上形成隔离结构103。
参考图2，在所述隔离结构103的表面形成横跨多个所述鳍部102的初始伪栅极结构，所述初始伪栅极结构包括初始伪栅介质层104和位于初始伪栅介质层104上的初始伪栅电极层105。
参考图3，沿着初始伪栅极结构的延伸方向切断初始伪栅极结构，在初始伪栅极结构中形成栅切割槽106，且使得所述初始伪栅极结构形成位于栅切割槽106两侧的伪栅极结构。
所述伪栅极结构包括伪栅介质层104’和位于伪栅介质层104’上的伪栅电极层105’。所述伪栅极结构横跨部分鳍部102。
后续还包括：在所述栅切割槽106中形成切割层。
通常，需要伪栅极结构在鳍部宽度方向上的尺寸不至于过小，这样利于后续去除伪栅级结构以及后续形成金属栅极结构。
随着半导体工艺技术的进步，在鳍部宽度方向上相邻鳍部之间的间距越来越小，为了使得伪栅极结构在鳍部宽度方向上的尺寸不至于过小，因此需要切割层在鳍部宽度方向上的尺寸减小，使得栅极切割操作变得越来越困难。
为解决现有技术中存在的上述问题，本发明实施例采用的技术方案提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底包括栅切割区和位于栅切割区两侧的器件区，器件区的半导体衬底上分别具有鳍部；在栅切割区和器件区的半导体衬底上、以及鳍部上形成隔离材料层；在栅切割区的隔离材料层中形成切割槽，切割槽的底部暴露出隔离材料层的材料；在切割槽沿鳍部宽度方向两侧侧壁表面形成牺牲层；之后，在切割槽中形成切割层；之后回刻蚀隔离材料层以形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁，在回刻蚀隔离材料层的过程中，去除所述牺牲层；在器件区的半导体衬底上形成横跨鳍部的栅极结构，且相邻器件区上的栅极结构被切割层分割。上述的方案，可以降低工艺难度，提高鳍式场效应晶体管性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4示出了本发明实施例一种鳍式场效应晶体管的形成方法的流程示意图。参见图4，本发明实施例中的一种鳍式场效应晶体管的形成方法，具体可以包括如下的步骤：
S401：提供半导体衬底，所述半导体衬底包括栅切割区和位于栅切割区两侧的器件区，所述器件区的半导体衬底上分别具有鳍部。
步骤S402：在所述栅切割区和器件区的半导体衬底上、以及鳍部上形成隔离材料层。
步骤S403：在所述栅切割区的隔离材料层中形成切割槽，所述切割槽的底部暴露出隔离材料层的材料。
步骤S404：在所述切割槽沿鳍部宽度方向两侧侧壁表面形成牺牲层。
步骤S405：形成所述牺牲层后，在所述切割槽中形成切割层。
步骤S406：形成切割层之后，回刻蚀隔离材料层以形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁，在回刻蚀隔离材料层的过程中，去除所述牺牲层。
步骤S407：在器件区的半导体衬底上形成横跨鳍部的栅极结构，且相邻器件区上的栅极结构被切割层分割。
下面将结合图5至图12对本发明实施例中的一种鳍式场效应晶体管的形成方法进行进一步详细的描述。
参见图5，提供半导体衬底100，所述半导体衬底包括栅切割区I和位于栅切割区两侧的器件区II，在所述器件区II的半导体衬底100上分别形成有鳍部110。
在具体实施中，所述半导体衬底为后续形成鳍式场效应晶体管提供工艺平台。所述鳍式场效应晶体管可以为NMOS管或PMOS管中的一种。
本实施例中，所述半导体衬底100为硅衬底。在其他具体实施中，所述半导体衬底100可以为硅衬底、锗、锗化硅、碳化硅、砷化镓、镓化铟，所述半导体衬底100还可以为绝缘底上的硅衬底或者绝缘体上的锗衬底。所述半导体衬底100的材料可以是适宜于工艺需要或者集成的材料。
所述半导体衬底100可以划分为栅切割区I和器件区II。其中，栅切割区I用于对后续的栅极结构进行分割的区域，所述器件区II分别用于形成对应的鳍式场效应晶体管的区域。
所述鳍部110用于提供所形成鳍式场效应晶体管的沟道。所述鳍部110的材料与所述半导体衬底100的材料相同。本实施例中，所述鳍部的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟，所述鳍部的材料还可以与所述半导体衬底的材料不同。
本实施例中，所述鳍部110顶部尺寸小于底部尺寸，且各鳍部110的宽度尺寸相同，同一器件区II上的相邻鳍部110之间的间距相同。在其他实施例中，鳍部的顶部尺寸还能够等于底部尺寸，且各个鳍部的宽度尺寸可以不相同，同一器件区II上的相邻鳍部110之间的间距还能够不相同。
具体实施中，形成半导体衬底100和鳍部110的步骤可以包括：提供初始基底；在所述初始基底上形成鳍部掩膜层115；以所述鳍部掩膜层115为掩膜，通过干法刻蚀的方式刻蚀部分厚度的初始基底，形成半导体衬底100和鳍部110，位于所述半导体衬底100上器件区II上的分立凸起结构作为鳍部110。
本实施例中，形成所述衬底100和鳍部110后，保留位于所述鳍部110顶部的鳍部掩膜层115。所述鳍部掩膜层115的材料为氮化硅，后续进行平坦化工艺时，所述鳍部掩膜层115顶部表面用于定义平坦化工艺的停止位置，并起到保护所述鳍部110顶部的作用。
参见图6，形成所述衬底100和鳍部110后，还包括：所述栅切割区I和器件区II的半导体衬底100上、以及鳍部110上形成隔离材料层120。
所述隔离材料层120覆盖所述鳍部110的侧壁和顶部。
隔离材料层120用于后续形成对相邻半导体器件和相邻鳍部110起到隔离作用的隔离结构。本实施例中，所述隔离材料层的材料为氧化硅。在其他实施例中，所述隔离材料层的材料还可以是或氮氧化硅等其他绝缘材料。
具体地，形成所述隔离材料层120的步骤可以包括：在所述半导体衬底100上形成第一隔离膜，所述第一隔离膜的顶部高于所述鳍部掩膜层115的顶部；采用平坦化工艺，去除高于所述鳍部掩膜层115顶部的第一隔离膜；之后，去除所述鳍部掩膜层115；去除所述鳍部掩膜层115后，在第一隔离膜上形成覆盖鳍部110的第二隔离膜，第一隔离膜和第二隔离膜构成隔离材料层120。
参见图7和图8，在所述栅切割区I的隔离材料层120中形成切割槽130，所述切割槽130的底部暴露出隔离材料层120的材料。
所述切割槽130用于定义后续形成的切割层的位置。
具体地，形成切割槽130的步骤可以包括：在所述隔离材料层120的上表面形成图案化的掩膜层131，所述图案化的掩膜层131具有开口132，所述开口132用于定义后续形成于的隔离材料层120中切割槽的位置和尺寸；以所述图案化的掩膜层131为掩膜蚀刻所述隔离材料层120，形成位于所述栅切割区I上的所述隔离材料层120中的切割槽130；之后，去除所述掩膜层131。
这里需要说明的是，随着器件尺寸的减小，沿所述鳍部110的延伸方向相邻器件区II上的鳍部之间的距离(Fin Space)越来越小。为了避免切割槽的工艺窗口缩小所导致的栅切割工艺的操作难度，本实施例中，所述开口132在鳍部宽度方向上的宽度W0大于后续形成的切割层在鳍部宽度方向上的宽度，从而可以扩大切割槽的工艺窗口，降低切割槽形成工艺的难度。
参见图9，在所述切割槽130沿鳍部宽度方向两侧侧壁表面形成牺牲层140。
所述牺牲层140用于填充所述切割槽130沿鳍部宽度方向的部分空间，使得后续形成与所述得到所述切割槽内的切割层沿鳍部宽度方向的宽度满足工艺需求。
后续步骤还包括去除所述牺牲层和部分所述隔离材料层的步骤，为了降低工艺操作的难度，所述牺牲层的材料与所述隔离材料层的材料相同。本实施例中，所述牺牲层的材料为氧化硅。在其他的实施例中，还可以选择与所述隔离材料层不同的材料作为所述牺牲层的材料，在去除所述牺牲层和部分所述隔离材料层的步骤中，可以采用相应的刻蚀选择速率比来刻蚀所述牺牲层和所述隔离材料层。
本发明实施例中，形成所述牺牲层140的方法包括：在所述切割槽130的侧壁和底部以及隔离材料层120的顶部表面形成牺牲层材料层；回刻蚀所述牺牲材料层直至暴露出隔离材料层120的顶部表面，形成所述牺牲层140。
在其他实施例中，形成所述牺牲层的方法包括：在所述切割槽的侧壁和底部以及隔离材料层的顶部表面形成牺牲层。参见图10，形成所述牺牲层140后，在所述切割槽130中形成切割层150。
所述切割层150用于定义后续栅极结构的分割位置和尺寸。
后续步骤中还包括去除牺牲层140和部分隔离材料层120的步骤，为了在去除所述牺牲层140和部分隔离材料层120的步骤中保留切割层150，对所述切割层150的刻蚀速率应分别大于对所述牺牲层140和隔离材料层120的刻蚀速率。
在一个实施例中，在回刻蚀隔离材料层以形成隔离结构的过程中，对隔离材料层与对切割层的刻蚀选择比大于等于20，如50、100，对牺牲层的刻蚀选择与对切割层的刻蚀选择比大于等于20，如50、100。
本实施例中，所述切割层150的材料为氮化硅、氮氧化硅、碳化硅、氮化硼。
在所述切割槽130中形成切割层150的步骤可以包括：形成覆盖所述隔离材料层120顶部并填充所述切割槽130内的切割材料层；平坦化所述切割材料层直至暴露出隔离材料层120的顶部表面，形成所述切割层150。
形成所述切割材料层的工艺包括沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺或者原子层沉积工艺。
参见图11，形成切割层150之后，回刻蚀所述隔离材料层120以形成隔离结构101，所述隔离结构101覆盖鳍部110的部分侧壁，在回刻蚀隔离材料层120的过程中，去除所述牺牲层140。
所述隔离结构101用于对相邻半导体器件和相邻鳍部110起到隔离作用。
在具体实施中，可以采用各向异性干法刻蚀工艺回蚀刻所述隔离材料层120，以进一步缩减所述隔离材料层120的高度，在回刻蚀隔离材料层120的过程中，去除所述牺牲层140，以将鳍部130和切割层150的部分暴露。其中，高度缩减后的隔离材料层120形成隔离结构101。
本实施例中，切割层150的底部表面低于位于所述切割层150侧部的隔离结构101的顶部表面，以在后续工艺步骤中对所述切割层110起到固定作用。在其他的实施例中，所述切割层150的底部表面还能够与所述切割层150侧部的隔离结构101的顶部表面相齐平。
参见图12，在器件区II的半导体衬底100上形成横跨鳍部110的栅极结构160，且相邻器件区II上的栅极结构160被切割层150分割。
本实施例中，所述栅极结构160为伪栅结构(Dummy Gate)，所述栅极结构160用于为后续所述金属栅结构的形成占据空间位置。
本实施例中，所述伪栅结构为叠层结构，所述伪栅结构包括栅氧化层170以及位于所述栅氧化层170上的伪栅电极层180。在其他实施例中，所述伪栅结构还可以为单层结构，相应地，所述伪栅结构仅包括伪栅电极层。
本实施例中，所述栅氧化层170的材料为氧化硅。本实施例中，所述伪栅电极层180的材料为多晶硅。
具体地，形成所述栅极结构160的步骤包括：在所述隔离结构101、鳍部和切割层上形成栅极结构材料层；平坦化所述栅极结构材料层直至暴露出切割层的顶部表面；平坦化所述栅极结构材料层之后，刻蚀所述栅极结构材料层，形成横跨所述鳍部且被切割层分割的栅极结构。
在所述隔离结构101、鳍部和切割层上形成栅极结构材料层的步骤包括：在所述切割层150的侧壁和顶部表面、隔离结构101、鳍部110上形成栅氧化层170；在所述栅氧化层170上形成伪栅材料层。
刻蚀所述栅极结构材料层的步骤包括：在所述栅极结构材料层上形成栅极掩膜层；以所述栅极掩膜层为掩膜，刻蚀所述栅极结构材料层，形成栅极结构160，且相邻器件区II上的栅极结构160被切割层150分割。
本发明实施例中，在形成所述栅极结构160之后，还包括：在所述隔离结构101和鳍部110上形成层间介质层，所述层间介质层覆盖所述栅极结构160的侧壁；去除所述栅极结构160，在所述层间介质层中形成栅开口；在所述栅开口中形成金属栅极结构，相邻器件区上的金属栅极结构160被切割层分割。
采用本发明实施例中的上述方案，通过提供半导体衬底，半导体衬底包括栅切割区和位于栅切割区两侧的器件区，器件区的半导体衬底上分别具有鳍部；在栅切割区和器件区的半导体衬底上、以及鳍部上形成隔离材料层；在栅切割区的隔离材料层中形成切割槽，切割槽的底部暴露出隔离材料层的材料；在切割槽沿鳍部宽度方向两侧侧壁表面形成牺牲层；之后，在切割槽中形成切割层；之后回刻蚀隔离材料层以形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁，在回刻蚀隔离材料层的过程中，去除所述牺牲层；在器件区的半导体衬底上形成横跨鳍部的栅极结构，且相邻器件区上的栅极结构被切割层分割。上述的方案，可以降低工艺难度，提高鳍式场效应晶体管性能。
以上对本发明实施例的方法及系统做了详细的介绍，本发明并不限于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括栅切割区和位于栅切割区两侧的器件区，所述器件区的半导体衬底上分别具有鳍部；
在所述栅切割区和器件区的半导体衬底上、以及鳍部上形成隔离材料层；
在所述栅切割区的隔离材料层中形成切割槽，所述切割槽的底部暴露出隔离材料层的材料；
在所述切割槽沿鳍部宽度方向两侧侧壁表面形成牺牲层；
形成所述牺牲层后，在所述切割槽中形成切割层；
形成切割层之后，回刻蚀隔离材料层以形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁，在回刻蚀隔离材料层的过程中，去除所述牺牲层；
在器件区的半导体衬底上形成横跨鳍部的栅极结构，且相邻器件区上的栅极结构被切割层分割。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的材料与所述隔离材料层的材料相同。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的材料与所述隔离材料层的材料包括氧化硅。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的材料与所述隔离材料层的材料不同；
在回刻蚀隔离材料层的过程中，对隔离材料层与对所述牺牲层的刻蚀选择比大于等于1且小于等于1.5。
5.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述牺牲层的方法包括：在所述切割槽的侧壁和底部以及隔离材料层的顶部表面形成牺牲层。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述牺牲层的方法包括：在所述切割槽的侧壁和底部以及隔离材料层的顶部表面形成牺牲材料层；回刻蚀所述牺牲材料层直至暴露出隔离材料层的顶部表面，形成所述牺牲层。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的厚度的两倍小于所述切割槽在鳍部宽度方向上的宽度尺寸。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述切割层的材料分别与所述牺牲层和隔离材料层的材料均不同。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述切割层的材料包括氮化硅、氮氧化硅、碳化硅、氮化硼。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在回刻蚀隔离材料层以形成隔离结构的过程中，对隔离材料层与对切割层的刻蚀选择比大于等于20，对牺牲层的刻蚀选择与对切割层的刻蚀选择比大于等于20。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述切割层的底部表面低于位于切割层侧部隔离结构的顶部表面。
12.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，位于切割层侧部隔离结构的顶部表面低于切割层的底部表面；
或者，位于切割层侧部隔离结构的顶部表面与切割层的底部表面齐平。
13.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述栅极结构的方法包括：
在所述隔离结构上、鳍部和切割层上形成栅极结构材料层；
平坦化所述栅极结构材料层直至暴露出切割层的顶部表面；
平坦化所述栅极结构材料层之后，刻蚀所述栅极结构材料层，形成横跨所述鳍部且被切割层分割的栅极结构。
14.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：
形成所述栅极结构之后，在所述隔离结构和鳍部上形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；
去除所述栅极结构，在所述层间介质层中形成栅开口；
在所述栅开口中形成金属栅极结构，相邻器件区上的金属栅极结构被切割层分割。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911078163.0A CN112768408B (zh) | 2019-11-06 | 2019-11-06 | 鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911078163.0A CN112768408B (zh) | 2019-11-06 | 2019-11-06 | 鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768408A CN112768408A (zh) | 2021-05-07 |
| CN112768408B true CN112768408B (zh) | 2024-07-05 |
Family
ID=75692996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911078163.0A Active CN112768408B (zh) | 2019-11-06 | 2019-11-06 | 鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768408B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733307A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109727873A (zh) * | 2017-10-30 | 2019-05-07 | 格芯公司 | 在晶体管装置上形成取代栅极结构的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674971B1 (ko) * | 2005-04-27 | 2007-01-26 | 삼성전자주식회사 | Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법 |
| US10083874B1 (en) * | 2017-03-23 | 2018-09-25 | Globalfoundries Inc. | Gate cut method |
| US10276676B1 (en) * | 2018-04-27 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming metal gate isolation |
-
2019
- 2019-11-06 CN CN201911078163.0A patent/CN112768408B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733307A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109727873A (zh) * | 2017-10-30 | 2019-05-07 | 格芯公司 | 在晶体管装置上形成取代栅极结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768408A (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110828541B (zh) | 半导体结构及其形成方法 | |
| US10763175B2 (en) | Semiconductor device and method for fabricating the same | |
| US8513078B2 (en) | Structure and method for fabricating fin devices | |
| US20200294810A1 (en) | Semiconductor device and formation method thereof | |
| US20230238245A1 (en) | Semiconductor structure and forming method thereof | |
| US11742414B2 (en) | Semiconductor device with fins | |
| CN111508897A (zh) | 半导体器件及其形成方法 | |
| EP3288085A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN112802901A (zh) | 半导体元件及其制作方法 | |
| EP4036960A1 (en) | Memory forming method and memory | |
| KR102269804B1 (ko) | 슬롯 콘택 및 이를 형성하는 방법 | |
| CN106328705B (zh) | 具有栅极结构的鳍状半导体元件及其制作方法 | |
| CN106409748B (zh) | 半导体元件及其制作方法 | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| CN110854194B (zh) | 半导体结构及其形成方法 | |
| EP3651189A1 (en) | A method for producing a gate cut structure on an array of semiconductor fins | |
| CN112768408B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN107046056B (zh) | 鳍式场效应晶体管制造方法 | |
| CN107978563B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN110752152B (zh) | 鳍式晶体管的多晶硅栅截断的工艺方法 | |
| CN116250087A (zh) | 半导体结构及其形成方法 | |
| CN114188277A (zh) | 一种半导体结构及其形成方法 | |
| CN116314028A (zh) | 半导体结构及其形成方法 | |
| CN114267593A (zh) | 一种半导体结构的形成方法 | |
| CN114284150A (zh) | 鳍式半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |