CN108063093A - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN108063093A CN108063093A CN201610984617.0A CN201610984617A CN108063093A CN 108063093 A CN108063093 A CN 108063093A CN 201610984617 A CN201610984617 A CN 201610984617A CN 108063093 A CN108063093 A CN 108063093A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- groove
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 230000005669 field effect Effects 0.000 title claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 107
- 238000000926 separation method Methods 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 314
- 239000010408 film Substances 0.000 claims description 44
- 238000005516 engineering process Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000013039 cover film Substances 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 7
- 230000002708 enhancing effect Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000006227 byproduct Substances 0.000 description 8
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述半导体衬底和鳍部上形成牺牲层，所述牺牲层的顶部表面高于鳍部的顶部表面；在所述牺牲层和鳍部中形成凹槽，所述凹槽沿垂直于鳍部延伸方向且平行于半导体衬底表面的方向贯穿鳍部；在所述凹槽中形成隔离层，所述隔离层的顶部表面高于鳍部的顶部表面；形成所述隔离层后，去除所述牺牲层。所述方法使高于第一鳍部和第二鳍部顶部表面的隔离层将低于第一鳍部和第二鳍部顶部表面的隔离层全部覆盖，使得隔离层的隔离性能增强，满足工艺设计的要求。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，现有技术形成的鳍式场效应晶体管的性能有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，以提高隔离层的隔离性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述半导体衬底和鳍部上形成牺牲层，所述牺牲层的顶部表面高于鳍部的顶部表面；在所述牺牲层和鳍部中形成凹槽，所述凹槽沿垂直于鳍部延伸方向且平行于半导体衬底表面的方向贯穿鳍部；在所述凹槽中形成隔离层，所述隔离层的顶部表面高于鳍部的顶部表面；形成所述隔离层后，去除所述牺牲层。
可选的，还包括：在形成所述凹槽之前，在所述牺牲层上形成掩膜层，所述掩膜层中具有开口；以所述掩膜层为掩膜，沿所述开口刻蚀所述牺牲层和鳍部，形成所述凹槽；形成所述凹槽后，去除所述掩膜层；去除所述掩膜层后，去除所述牺牲层。
可选的，在去除所述掩膜层之前，在所述凹槽中形成隔离层。
可选的，形成所述隔离层的方法包括：在所述开口和凹槽中、以及掩膜层上形成隔离膜；去除高于掩膜层顶部表面的隔离膜；去除高于掩膜层顶部表面的隔离膜后，回刻蚀所述隔离膜，形成所述隔离层。
可选的，所述隔离层的顶部表面高于鳍部的顶部表面且低于所述掩膜层的顶部表面。
可选的，以所述掩膜层为掩膜，沿所述开口刻蚀所述牺牲层和鳍部的方法包括：以所述掩膜层为掩膜，采用第一各向异性干刻工艺沿所述开口刻蚀所述牺牲层和鳍部，在所述牺牲层和鳍部中形成初始凹槽；进行所述第一各向异性干刻工艺后，以所述掩膜层为掩膜，采用第二各向异性干刻工艺刻蚀初始凹槽底部的鳍部，使所述初始凹槽形成所述凹槽，在沿所述鳍部的延伸方向上，鳍部中凹槽的顶部尺寸大于底部尺寸。
可选的，所述第一各向异性干刻工艺的参数包括：采用气体包括CH4、CHF3、Ar和He，CH4的流量为50sccm～200sccm，CHF3的流量为50sccm～300sccm，Ar的流量为200sccm～500sccm，He的流量为200sccm～500sccm，源射频功率为200瓦～1000瓦，偏置电压为200伏～1000伏，腔室压强为10mtorr～50mtorr。
可选的，所述第二各向异性干刻工艺的参数包括：采用气体包括O2、N2和HBr，O2的流量为3sccm～10sccm，N2的流量为10sccm～30sccm，HBr的流量为200sccm～500sccm，源射频功率为500瓦～1000瓦，偏置电压为200伏～700伏，腔室压强为20mtorr～80mtorr。
可选的，还包括：在形成所述牺牲层之前，在所述半导体衬底上形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁。
可选的，形成所述隔离结构的方法包括：在所述半导体衬底和鳍部上形成隔离结构膜；去除高于鳍部顶部表面的隔离结构膜；去除高于鳍部顶部表面的隔离结构膜后，回刻蚀所述隔离结构膜，形成隔离结构。
可选的，所述隔离结构的材料为氧化硅。
可选的，所述凹槽还位于所述隔离结构中。
可选的，所述凹槽暴露出半导体衬底表面。
可选的，所述牺牲层的材料为多晶硅或无定型碳。
可选的，所述牺牲层的材料为多晶硅；所述鳍式场效应晶体管的形成方法还包括：在形成所述牺牲层之前，在所述鳍部表面形成保护层；所述凹槽还贯穿所述保护层。
可选的，所述隔离层的材料为氧化硅。
可选的，去除所述牺牲层的工艺为刻蚀工艺；在去除所述牺牲层的过程中，牺牲层相对于隔离层的刻蚀选择比值在1000以上。
可选的，去除所述牺牲层后，还包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；在所述隔离层上形成附加栅极结构。
可选的，同时形成所述附加栅极结构和栅极结构。
本发明还提供一种采用上述方法形成的半导体器件，包括：半导体衬底，所述半导体衬底上具有鳍部；位于所述鳍部中的隔离层，所述隔离层的顶部表面高于鳍部的顶部表面，且所述隔离层沿垂直于鳍部延伸方向且平行于半导体衬底表面的方向贯穿鳍部。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的鳍式场效应晶体管的形成方法中，由于在所述牺牲层和鳍部中的凹槽在一个步骤中形成，避免了高于鳍部顶部表面的凹槽相对于低于鳍部顶部表面的凹槽对准出现偏差。在所述凹槽中形成隔离层后，高于鳍部顶部表面的隔离层能够将低于鳍部顶部表面的隔离层全部覆盖。使得隔离层的隔离性能增强，满足工艺设计的要求。
进一步，在形成所述凹槽之前，在所述牺牲层上形成掩膜层，所述掩膜层中具有开口；以所述掩膜层为掩膜，沿所述开口刻蚀所述牺牲层和鳍部，形成所述凹槽。所述开口不仅定义出高于鳍部部顶部表面的凹槽的位置，还定义出低于鳍部顶部表面的凹槽的位置。由于低于鳍部顶部表面的凹槽的位置无需单独采用光罩工艺定义，因此使得形成鳍式场效应晶体管的工艺成本降低。
另外，所述凹槽和所述鳍部在不同的步骤中形成，使得能够单独控制所述凹槽的深度，避免凹槽的深度受到鳍部形成过程的影响。因此能够避免凹槽在鳍部中的深度过浅，从而提高了隔离层的隔离性能。
进一步，在形成所述牺牲层之前，在所述半导体衬底上形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁。因此在所述凹槽中形成隔离层后，无需再对隔离结构进行刻蚀处理，进而难以因刻蚀处理隔离结构对隔离层产生损耗。提高了隔离层的隔离性能。
进一步，在隔离层上形成附加栅极结构后，附加栅极结构能形成在隔离层的顶部表面，使得附加栅极结构不会接触鳍部，从而避免附加栅极结构和鳍部接触而发生漏电，提高了鳍式场效应晶体管的电学性能。
本发明技术方案提供的鳍式场效应晶体管中，高于鳍部顶部表面的隔离层能够将低于鳍部顶部表面的隔离层全部覆盖。使得隔离层的隔离性能增强，满足工艺设计的要求。
附图说明
图1至图4是一种鳍式场效应晶体管形成过程的结构示意图；
图5至图12是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的鳍式场效应晶体管的性能有待提高。
图1至图4是一种鳍式场效应晶体管形成过程的结构示意图。
结合参考图1和图2，图2为沿着图1中A-A1切割线获得的示意图，提供衬底100，所述衬底100上具有鳍部110，鳍部110包括第一区A和第二区B，第一区A和第二区B之间具有隔离槽(未标示)；在衬底100上形成覆盖鳍部110侧壁的隔离结构膜120，隔离结构膜120填充满所述隔离槽；在隔离结构膜120上和鳍部110上形成图形化的掩膜层130，图形化的掩膜层130中具有开口131，开口131暴露出第一区A和第二区B之间的部分隔离结构膜120的顶部表面。
参考图3，图3为在图2的基础上的示意图，在开口131(参考图2)中形成隔离层膜140。
参考图4，形成隔离层膜140后，去除图形化的掩膜层130(参考图3)。
然后，回刻蚀隔离结构膜120和隔离层膜140，使相邻第一区A鳍部110之间、以及相邻第二区B鳍部110之间的隔离结构膜120形成隔离结构(未图示)，使隔离层膜140、以及第一区A鳍部110和第二区B鳍部110之间的隔离结构膜120形成隔离层(未图示)，所述隔离结构的顶部表面低于鳍部110的顶部表面，所述隔离层的顶部表面高于鳍部110的顶部表面。
然而，采用上述方法形成的鳍式场效应晶体管的性能较差，经研究发现，原因在于：
在形成图形化的掩膜层130的过程中，由于光刻对准精度受到工艺限制，导致开口131的位置容易相对于第一区A鳍部110和第二区B鳍部110之间的隔离结构膜120发生偏移，而所述图形化的掩膜层130会覆盖第一区A鳍部110和第二区B之间的部分隔离结构膜120；形成隔离层膜140后，隔离层膜140不能将第一区A鳍部110和第二区B鳍部110之间隔离结构膜120全部覆盖。进而在去除图形化的掩膜层130后，隔离层膜140会暴露出第一区A和第二区B之间的部分隔离结构膜120的顶部表面。在回刻蚀所述隔离结构膜120和隔离层膜140的过程中，会对第一区A和第二区B之间隔离结构膜120的顶部表面进行刻蚀损耗，导致隔离层的隔离性能降低。不满足工艺设计的要求。
在此基础上，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述半导体衬底和鳍部上形成牺牲层，所述牺牲层的顶部表面高于鳍部的顶部表面；在所述牺牲层和鳍部中形成凹槽，所述凹槽沿垂直于鳍部延伸方向且平行于半导体衬底表面的方向贯穿鳍部；在所述凹槽中形成隔离层，所述隔离层的顶部表面高于鳍部的顶部表面；形成所述隔离层后，去除所述牺牲层。
所述方法中，由于在所述牺牲层和鳍部中的凹槽在一个步骤中形成，避免了高于鳍部顶部表面的凹槽相对于低于鳍部顶部表面的凹槽对准出现偏差。在所述凹槽中形成隔离层后，高于鳍部顶部表面的隔离层能够将低于鳍部顶部表面的隔离层全部覆盖。使得隔离层的隔离性能增强，满足工艺设计的要求。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图5，提供半导体衬底200，所述半导体衬底200上具有鳍部210。
所述半导体衬底200为后续形成鳍式场效应晶体管提供工艺平台。
本实施例中，所述半导体衬底200的材料为单晶硅。所述半导体衬底200还可以是多晶硅或非晶硅。所述半导体衬底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部210通过图形化所述半导体衬底200而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
所述鳍部210的数量为1个或者多个。本实施例中，以所述鳍部210的数量为2个作为示例。
本实施例中，当所述鳍部210的数量为多个时，鳍部210在半导体衬底200上的排布为：各条鳍部210彼此平行，鳍部210的排列方向垂直于鳍部210的延伸方向。在其它实施例中，可以根据设计的需要来设定鳍部在半导体衬底上的排布。
本实施例中，在形成后续的牺牲层之前，还在半导体衬底200上形成隔离结构220，所述隔离结构220覆盖鳍部210的部分侧壁，所述隔离结构220的顶部表面低于所述鳍部210的顶部表面。
所述隔离结构220的作用为：电学隔离相邻的鳍部210。
所述隔离结构220的材料为氧化硅。
形成所述隔离结构220的方法包括：在所述半导体衬底200和鳍部210上形成隔离结构膜(未图示)；去除高于鳍部210顶部表面的隔离结构膜；去除高于鳍部210顶部表面的隔离结构膜后，回刻蚀所述隔离结构膜，形成隔离结构220。
形成所述隔离结构膜的工艺为沉积工艺。本实施例中，形成所述隔离结构膜的工艺为流体化学气相沉积工艺，使得隔离结构膜的填充效果较好。
参考图6，在所述鳍部210和半导体衬底200上形成牺牲层230，所述牺牲层230的顶部表面高于鳍部210的顶部表面。
本实施例中，在所述鳍部210和隔离结构220上形成牺牲层230，所述牺牲层230的顶部表面高于鳍部210的顶部表面。
本实施例中，所述牺牲层230的材料为多晶硅，使得牺牲层230能够较好的承受后续的制程中高温环境。相应的，形成所述牺牲层230的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或者低压化学气相沉积工艺。
在其它实施例中，所述牺牲层的材料为无定型碳，后续可以通过灰化工艺去除所述牺牲层。灰化工艺对所述隔离层的去除速率远小于对所述牺牲层的去除速率，因此，在去除所述牺牲层的过程中，所述隔离层的损耗较小。同时，在去除所述牺牲层的过程中，所述隔离结构的损耗较小。相应的，形成所述牺牲层的工艺为旋涂工艺。
本实施例中，所述牺牲层230的材料为多晶硅，为了降低在后续去除牺牲层230的过程中对鳍部210的刻蚀损耗，还在形成所述牺牲层230之前，在所述鳍部210表面形成保护层(未图示)。
所述保护层的材料为氧化硅、氮化硅、氮氧化硅或氮碳化硅。
本实施例中，在形成隔离结构220后，形成所述保护层。在其它实施例中，在形成所述保护层后，形成所述隔离结构。
本实施例中，形成所述保护层的工艺为氧化工艺。在其它实施例中，形成所述保护层的工艺为沉积工艺，相应的，所述保护层还位于半导体衬底上。
接着，在所述牺牲层230和鳍部210中形成凹槽，所述凹槽沿垂直于鳍部210延伸方向且平行于半导体衬底200表面的方向贯穿鳍部210。
下面参考图7、图8和图9具体介绍形成凹槽的过程。
结合参考图7和图8，图8为沿着图7中切割线A2-A3获得的剖面结构示意图，在所述牺牲层230上形成掩膜层240，所述掩膜层240中具有开口241。
本实施例中，形成所述掩膜层240的方法包括：在所述牺牲层230上形成初始掩膜层(未图示)；在所述初始掩膜层上图形化的光刻胶层，所述图形化的光刻胶层定义出开口241的位置；以所述图形化的光刻胶层为掩膜刻蚀所述初始掩膜层，使初始掩膜层形成掩膜层240，掩膜层240中具有开口241；然后去除所述图形化的光刻胶层。
本实施例中，所述初始掩膜层为叠层结构，具体的，所述初始掩膜层包括：位于牺牲层230上的初始有机掩膜层和位于初始有机掩膜层上的初始底部抗反射涂层。相应的，所述掩膜层240为叠层结构，所述掩膜层240包括：位于牺牲层230上的有机掩膜层和位于有机掩膜层上的底部抗反射涂层。
具体的，以所述图形化的光刻胶层为掩膜刻蚀初始底部抗反射涂层，形成底部抗反射涂层；以所述图形化的光刻胶层和底部抗反射涂层为掩膜，刻蚀初始有机掩膜层，形成有机掩膜层。
所述初始有机掩膜层的厚度为2000埃～4000埃。
所述初始有机掩膜层的材料为有机材料。
所述初始有机掩膜层的作用为：使得工艺表面平坦化；将初始有机掩膜层中的图形传递到牺牲层230和鳍部210中。
本实施例中，所述初始底部抗反射涂层的材料为含硅的碳氢化合物。
所述初始底部抗反射涂层的作用为：在形成图形化的光刻胶的过程中，使得曝光精度提高；将初始底部抗反射涂层中的图形传递到初始有机掩膜层中。
在其它实施例中，所述初始掩膜层为单层结构，相应的，所述掩膜层为单层结构。所述初始掩膜层的材料为氮化硅或氮氧化硅。
本实施例中，以所述图形化的光刻胶层为掩膜刻蚀所述初始掩膜层后，将图形化的光刻胶层去除。在其它实施例中，在形成有机掩膜层的过程中，将图形化的光刻胶层消耗完；或者是：在后续沿所述开口刻蚀牺牲层和鳍部的过程中，将所述图形化的光刻胶层消耗完。
参考图9，图9为在图8基础上的示意图，以所述掩膜层240为掩膜，沿所述开口241刻蚀所述牺牲层230和鳍部210，在所述牺牲层230和鳍部210中形成凹槽250，所述凹槽250沿垂直于鳍部210延伸方向且平行于半导体衬底200表面的方向贯穿鳍部210。
本实施例中，在沿所述开口241刻蚀牺牲层230和鳍部210的过程中，将所述图形化的光刻胶层消耗完，并将有机掩膜层和底部抗反射涂层消耗完。在其它实施例中，沿所述开口刻蚀牺牲层和鳍部后，去除图形化的光刻胶层，然后去除有机掩膜层和底部抗反射涂层。
本实施例中，所述鳍部210中凹槽250的顶部尺寸大于底部尺寸。在其它实施例中，所述鳍部210中凹槽250的顶部尺寸等于或小于底部尺寸。
所述鳍部210中凹槽250的顶部尺寸大于底部尺寸的优势在于：有利于后续隔离膜的填充。
本实施例中，以所述掩膜层240为掩膜，沿所述开口241刻蚀所述牺牲层230和鳍部210的方法包括：以所述掩膜层240为掩膜，采用第一各向异性干刻工艺沿所述开口241刻蚀所述牺牲层230和鳍部210，在所述牺牲层230和鳍部210中形成初始凹槽(未图示)；进行所述第一各向异性干刻工艺后，以所述掩膜层240为掩膜，采用第二各向异性干刻工艺刻蚀初始凹槽底部的鳍部210，使所述初始凹槽形成所述凹槽250。在沿所述鳍部210的延伸方向上，所述鳍部210中凹槽250的顶部尺寸大于底部尺寸。
为了方便说明，将鳍部210中凹槽250顶部区域称为第一凹槽，将鳍部210中凹槽250底部区域称为第二凹槽，第一凹槽沿平行于鳍部210延伸方向的尺寸大于第二凹槽沿平行于鳍部210延伸方向的尺寸。
本实施例中，所述第一凹槽和第二凹槽呈阶梯型，使得鳍部210中凹槽250的顶部尺寸和底部尺寸的差距较大，进一步利于后续隔离膜的填充。
本实施例中，所述第一各向异性干刻工艺的参数包括：采用气体包括CH4、CHF3、Ar和He，CH4的流量为50sccm～200sccm，CHF3的流量为50sccm～300sccm，Ar的流量为200sccm～500sccm，He的流量为200sccm～500sccm，源射频功率为200瓦～1000瓦，偏置电压为200伏～1000伏，腔室压强为10mtorr～50mtorr。
具体的，所述第二各向异性干刻工艺的参数包括：采用气体包括O2、N2和HBr，O2的流量为3sccm～10sccm，N2的流量为10sccm～30sccm，HBr的流量为200sccm～500sccm，源射频功率为500瓦～1000瓦，偏置电压为200伏～700伏，腔室压强为20mtorr～80mtorr。
在进行第一各向异性干刻工艺和第二各向异性干刻工艺的过程中，会产生副产物。被副产物覆盖的区域受到第一各向异性干刻工艺和第二各向异性干刻工艺的刻蚀程度较少。第一各向异性干刻工艺产生的副产物聚集在初始凹槽的侧壁表面、和初始凹槽底部表面边缘处。通过调整第二各向异性干刻工艺的第一各向异性干刻工艺的参数，使得第二各向异性干刻工艺产生副产物的速率大于第一各向异性干刻工艺产生副产物的速率。在进行第二各向异性干刻工艺时，副产物在初始凹槽底部边缘聚集速率较快，副产物覆盖的初始凹槽底部边缘的表面增加的程度较大，从而使得所述第一凹槽和第二凹槽呈阶梯型。
需要说明的是，在其它实施例中，第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同。在进行第一各向异性干刻工艺和第二各向异性干刻工艺的过程中，副产物的聚集会降低刻蚀速率，因此使得凹槽的侧壁呈倾斜状，第一凹槽和第二凹槽的侧壁直接连接。由于第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同，因此可以在一个步骤中连续进行，使得工艺简化。
本实施例中，形成了保护层，相应的，以所述掩膜层240为掩膜，沿所述开口241刻蚀所述牺牲层230、保护层和鳍部210，在所述牺牲层230、保护层和鳍部210中形成凹槽250。
本实施例中，所述凹槽250暴露出半导体衬底200表面。在其它实施例中，所述凹槽的底部表面高于半导体衬底表面且低于隔离结构的顶部表面，或者：所述凹槽的底部表面高于隔离结构的顶部表面。
本实施例中，以所述掩膜层240为掩膜，沿所述开口241刻蚀所述牺牲层230和鳍部210的过程中还刻蚀了隔离结构220，使所述凹槽250还位于隔离结构220中。
所述开口241不仅定义出高于鳍部210顶部表面的凹槽250的位置，还定义出低于鳍部210顶部表面的凹槽250的位置。由于低于鳍部210顶部表面的凹槽250的位置无需单独采用的光罩工艺定义。因此使得形成鳍式场效应晶体管的工艺成本降低。
另外，所述凹槽250和所述鳍部210在不同的步骤中形成，使得能够单独控制凹槽250的深度，避免凹槽250的深度受到鳍部210形成过程的影响。因此能够避免凹槽250在鳍部210中的深度过浅，从而提高了后续隔离层的隔离性能。
参考图10，在凹槽250(参考图9)中形成隔离层260。
所述隔离层260的材料为氧化硅。
形成所述隔离层260的方法包括：在所述开口241和凹槽250中、以及掩膜层240上形成隔离膜(未图示)；去除高于掩膜层240顶部表面的隔离膜；去除高于掩膜层240顶部表面的隔离膜后，回刻蚀所述隔离膜，形成所述隔离层260。
形成所述隔离膜的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。去除高于掩膜层240顶部表面的隔离膜的工艺为平坦化工艺，如化学机械研磨工艺。回刻蚀所述隔离膜的工艺包括各向异性干法刻蚀工艺。
本实施例中，在形成隔离层260的过程中，掩膜层240未被去除，因此所述掩膜层240能够保护所述牺牲层230的顶部表面，使得牺牲层230在垂直于半导体衬底200表面方向上的尺寸不发生变化。
在形成隔离层260的过程中掩膜层240未被去除的情况下，所述隔离层260的顶部表面高于鳍部210的顶部表面且低于所述掩膜层240的顶部表面。
所述隔离层260的顶部表面高于鳍部210的顶部表面，作用为：在后续形成源漏掺杂区的过程中，阻挡隔离层260两侧的源漏掺杂区在隔离层260顶部表面上连接在一起。
参考图11，形成隔离层260后，去除所述掩膜层240(参考图10)。
去除所述掩膜层240的工艺为干刻工艺或者湿刻工艺。
需要说明的是，在其它实施例中，在去除所述掩膜层之后，在所述凹槽中形成隔离层。在此情况下，所述隔离层的顶部表面高于鳍部的顶部表面且低于所述牺牲层的顶部表面，或者：所述隔离层的顶部表面与所述牺牲层的顶部表面齐平。
参考图12，去除所述掩膜层240(参考图10)后，去除所述牺牲层230(参考图11)。
本实施例中，去除所述牺牲层的工艺为刻蚀工艺。
本实施例中，牺牲层230的材料为多晶硅，采用湿法刻蚀工艺去除所述牺牲层230，具体的，采用四甲基氢氧化铵溶液去除所述牺牲层230。
在刻蚀去除所述牺牲层230的过程中，牺牲层230相对于隔离层260的刻蚀选择比值在1000以上，如1000、1050、1100、1300。选择此范围的意义在于：若在刻蚀去除所述牺牲层230的过程中，牺牲层230相对于隔离层260的刻蚀选择比值小于1000，导致对隔离层260的损耗较大，降低隔离层260的隔离性能。
在其它实施例中，在去除所述掩膜层之后，在所述凹槽中形成隔离层；形成隔离层后，去除所述牺牲层。
去除所述牺牲层230后，还包括：形成横跨鳍部210的栅极结构，栅极结构覆盖鳍部210的部分顶部表面和部分侧壁表面；在所述栅极结构两侧的鳍部210中形成源漏掺杂区。
所述隔离层260两侧均形成了所述栅极结构。所述隔离层260两侧的鳍部中均具有所述源漏掺杂区。
形成所述源漏掺杂区的步骤包括：在所述栅极结构两侧的鳍部210中形成开槽；采用外延生长工艺在所述开槽中形成源漏掺杂材料层，从而形成源漏掺杂区。
本实施例中，还包括：在所述隔离层260上形成附加栅极结构。
形成栅极结构和附加栅极结构的方法包括：在所述半导体衬底200、鳍部210、隔离结构220和隔离层260上形成栅介质材料层和位于栅介质材料层上的栅电极材料层；平坦化所述栅电极材料层；平坦化所述栅电极材料层后，图形化栅电极材料层和栅介质材料层，形成栅极结构和附加栅极结构。
所述附加栅极结构用于在形成所述开槽的过程中保护所述隔离层261，且栅极结构和附加栅极结构形成周期性的排列的图案，利于图形化栅电极材料层和栅介质材料层。
本实施例中，同时形成栅极结构和附加栅极结构，使得工艺得到简化。
需要说明的是，当所述保护层的材料为氧化硅时，保护层构成栅介质材料层。当所述保护层的材料为氮化硅、氮氧化硅或氮碳化硅时，需要去除保护层后，形成栅极结构和附加栅极结构。
本发明实施例提供的鳍式场效应晶体管的形成方法中，由于在所述牺牲层230和鳍部210中的凹槽250在一个步骤中形成，避免了高于鳍部210顶部表面的凹槽250相对于低于鳍部210顶部表面的凹槽250对准出现偏差。在所述凹槽250中形成隔离层260后，高于鳍部210顶部表面的隔离层260能够将低于鳍部210顶部表面的隔离层260全部覆盖。使得隔离层260的隔离性能增强，满足工艺设计的要求。
由于高于鳍部210顶部表面的隔离层260能够将低于鳍部210顶部表面的隔离层260全部覆盖，因此附加栅极结构能形成在隔离层260的顶部表面，使得附加栅极结构不会接触鳍部210。从而避免附加栅极结构和鳍部210接触而发生漏电，提高了鳍式场效应晶体管的电学性能。
在形成所述牺牲层230之前，在所述半导体衬底200上形成隔离结构220，所述隔离结构220覆盖鳍部210的部分侧壁。因此在所述凹槽250中形成隔离层260后，无需再对隔离结构220进行刻蚀处理，进而难以因刻蚀处理隔离结构220对隔离层260产生损耗。提高了隔离层260的隔离性能。
相应的，本实施例还提供一种采用上述方法形成的鳍式场效应晶体管，请继续参考图12，包括：半导体衬底200，所述半导体衬底200上具有鳍部210；位于所述鳍部210中的隔离层260，所述隔离层260的顶部表面高于鳍部210的顶部表面，且所述隔离层260沿垂直于鳍部210延伸方向且平行于半导体衬底200表面的方向贯穿鳍部210。
本实施例提供的鳍式场效应晶体管中，高于鳍部210顶部表面的隔离层260能够将低于鳍部210顶部表面的隔离层260全部覆盖。使得隔离层260的隔离性能增强，满足工艺设计的要求。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有鳍部；
在所述半导体衬底和鳍部上形成牺牲层，所述牺牲层的顶部表面高于鳍部的顶部表面；
在所述牺牲层和鳍部中形成凹槽，所述凹槽沿垂直于鳍部延伸方向且平行于半导体衬底表面的方向贯穿鳍部；
在所述凹槽中形成隔离层，所述隔离层的顶部表面高于鳍部的顶部表面；
形成所述隔离层后，去除所述牺牲层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述凹槽之前，在所述牺牲层上形成掩膜层，所述掩膜层中具有开口；以所述掩膜层为掩膜，沿所述开口刻蚀所述牺牲层和鳍部，形成所述凹槽；形成所述凹槽后，去除所述掩膜层；去除所述掩膜层后，去除所述牺牲层。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，在去除所述掩膜层之前，在所述凹槽中形成隔离层。
4.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述隔离层的方法包括：在所述开口和凹槽中、以及掩膜层上形成隔离膜；去除高于掩膜层顶部表面的隔离膜；去除高于掩膜层顶部表面的隔离膜后，回刻蚀所述隔离膜，形成所述隔离层。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，所述隔离层的顶部表面高于鳍部的顶部表面且低于所述掩膜层的顶部表面。
6.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，以所述掩膜层为掩膜，沿所述开口刻蚀所述牺牲层和鳍部的方法包括：以所述掩膜层为掩膜，采用第一各向异性干刻工艺沿所述开口刻蚀所述牺牲层和鳍部，在所述牺牲层和鳍部中形成初始凹槽；进行所述第一各向异性干刻工艺后，以所述掩膜层为掩膜，采用第二各向异性干刻工艺刻蚀初始凹槽底部的鳍部，使所述初始凹槽形成所述凹槽，在沿所述鳍部的延伸方向上，鳍部中凹槽的顶部尺寸大于底部尺寸。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一各向异性干刻工艺的参数包括：采用气体包括CH4、CHF3、Ar和He，CH4的流量为50sccm～200sccm，CHF3的流量为50sccm～300sccm，Ar的流量为200sccm～500sccm，He的流量为200sccm～500sccm，源射频功率为200瓦～1000瓦，偏置电压为200伏～1000伏，腔室压强为10mtorr～50mtorr。
8.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二各向异性干刻工艺的参数包括：采用气体包括O2、N2和HBr，O2的流量为3sccm～10sccm，N2的流量为10sccm～30sccm，HBr的流量为200sccm～500sccm，源射频功率为500瓦～1000瓦，偏置电压为200伏～700伏，腔室压强为20mtorr～80mtorr。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述牺牲层之前，在所述半导体衬底上形成隔离结构，所述隔离结构覆盖鳍部的部分侧壁。
10.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述隔离结构的方法包括：在所述半导体衬底和鳍部上形成隔离结构膜；去除高于鳍部顶部表面的隔离结构膜；去除高于鳍部顶部表面的隔离结构膜后，回刻蚀所述隔离结构膜，形成隔离结构。
11.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述隔离结构的材料为氧化硅。
12.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽还位于所述隔离结构中。
13.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述凹槽暴露出半导体衬底表面。
14.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的材料为多晶硅或无定型碳。
15.根据权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的材料为多晶硅；所述鳍式场效应晶体管的形成方法还包括：在形成所述牺牲层之前，在所述鳍部表面形成保护层；所述凹槽还贯穿所述保护层。
16.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述隔离层的材料为氧化硅。
17.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述牺牲层的工艺为刻蚀工艺；在去除所述牺牲层的过程中，牺牲层相对于隔离层的刻蚀选择比值在1000以上。
18.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述牺牲层后，还包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；在所述隔离层上形成附加栅极结构。
19.根据权利要求18所述的鳍式场效应晶体管的形成方法，其特征在于，同时形成所述附加栅极结构和栅极结构。
20.一种根据权利要求1至19任意一项方法形成的鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底上具有鳍部；
位于所述鳍部中的隔离层，所述隔离层的顶部表面高于鳍部的顶部表面，且所述隔离层沿垂直于鳍部延伸方向且平行于半导体衬底表面的方向贯穿鳍部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610984617.0A CN108063093A (zh) | 2016-11-09 | 2016-11-09 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610984617.0A CN108063093A (zh) | 2016-11-09 | 2016-11-09 | 鳍式场效应晶体管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108063093A true CN108063093A (zh) | 2018-05-22 |
Family
ID=62137019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610984617.0A Pending CN108063093A (zh) | 2016-11-09 | 2016-11-09 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108063093A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312191A (zh) * | 2007-05-25 | 2008-11-26 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
| CN104051270A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 形成半导体结构的方法和半导体器件 |
| US9368496B1 (en) * | 2015-01-30 | 2016-06-14 | Globalfoundries Inc. | Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices |
| CN107516674A (zh) * | 2016-06-15 | 2017-12-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107785421A (zh) * | 2016-08-29 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107919287A (zh) * | 2016-10-11 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2016
- 2016-11-09 CN CN201610984617.0A patent/CN108063093A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312191A (zh) * | 2007-05-25 | 2008-11-26 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
| CN104051270A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 形成半导体结构的方法和半导体器件 |
| US9368496B1 (en) * | 2015-01-30 | 2016-06-14 | Globalfoundries Inc. | Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices |
| CN107516674A (zh) * | 2016-06-15 | 2017-12-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107785421A (zh) * | 2016-08-29 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107919287A (zh) * | 2016-10-11 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097649B (zh) | 半导体结构的形成方法 | |
| CN110707040B (zh) | 半导体器件及其形成方法 | |
| CN106952874B (zh) | 多阈值电压鳍式晶体管的形成方法 | |
| CN109994547A (zh) | 半导体器件及其形成方法 | |
| CN109950312A (zh) | 半导体器件及其形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN111129142A (zh) | 半导体器件及其形成方法 | |
| CN104966669A (zh) | 一种全包围栅结构的制造方法 | |
| CN109830438A (zh) | 半导体器件及其形成方法 | |
| CN104681424B (zh) | 晶体管的形成方法 | |
| CN106158637B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN107919287A (zh) | 半导体器件的形成方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107785265A (zh) | 半导体器件的形成方法 | |
| CN106206305B (zh) | 半导体结构的形成方法 | |
| CN106847697A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN108063093A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109980003A (zh) | 半导体器件及其形成方法 | |
| CN110690218B (zh) | 半导体器件及其形成方法 | |
| CN109585289A (zh) | 半导体器件及其形成方法 | |
| CN108573870A (zh) | 鳍式场效应管及其形成方法 | |
| CN109148295A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180522 |
|
| RJ01 | Rejection of invention patent application after publication |