CN107785421A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN107785421A CN107785421A CN201610753433.3A CN201610753433A CN107785421A CN 107785421 A CN107785421 A CN 107785421A CN 201610753433 A CN201610753433 A CN 201610753433A CN 107785421 A CN107785421 A CN 107785421A
- Authority
- CN
- China
- Prior art keywords
- fin
- isolation
- mask layer
- isolation structure
- structure film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000002955 isolation Methods 0.000 claims abstract description 157
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 238000000926 separation method Methods 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 144
- 239000000463 material Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 239000012530 fluid Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000004576 sand Substances 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上有初始鳍部；在半导体衬底上形成覆盖初始鳍部的侧壁的隔离结构膜；在初始鳍部和隔离结构膜上形成掩膜层，掩膜层中具有贯穿掩膜层的第一开口；以掩膜层为掩膜沿第一开口刻蚀初始鳍部和隔离结构膜，在初始鳍部和隔离结构膜中形成凹槽，凹槽将初始鳍部分割，形成位于凹槽两侧的鳍部；之后沿垂直于掩膜层侧壁的方向刻蚀掩膜层，形成第二开口；在凹槽和第二开口中形成隔离层膜后，去除掩膜层；之后回刻蚀隔离层膜和隔离结构膜，使隔离层膜形成隔离层，使隔离结构膜形成隔离结构，隔离层的顶部表面高于或齐平于鳍部的顶部表面。所述方法能避免隔离层和鳍部之间出现孔隙缺陷。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管形成的半导体器件的性能有待提高。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，避免隔离层和鳍部之间出现孔隙缺陷。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有初始鳍部；在半导体衬底上形成隔离结构膜，所述隔离结构膜覆盖初始鳍部的侧壁；在所述初始鳍部和隔离结构膜上形成掩膜层，所述掩膜层中具有第一开口；以所述掩膜层为掩膜，沿第一开口刻蚀初始鳍部和隔离结构膜，在初始鳍部和隔离结构膜中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的鳍部；形成所述凹槽后，沿垂直于掩膜层侧壁的方向刻蚀掩膜层以扩大第一开口，形成第二开口；在所述凹槽和第二开口中形成隔离层膜后，去除掩膜层；去除掩膜层后，回刻蚀所述隔离层膜和隔离结构膜，使隔离层膜形成隔离层，使隔离结构膜形成隔离结构，隔离层的顶部表面高于或齐平于鳍部的顶部表面，隔离结构的顶部表面低于鳍部的顶部表面。
可选的，所述掩膜层的材料为氮化硅、氮氧化硅或者氮碳化硅。
可选的，所述隔离层和所述隔离结构的材料为氧化硅。
可选的，沿所述第一开口刻蚀初始鳍部和隔离结构膜以形成凹槽的工艺为各向异性干刻工艺。
可选的，沿垂直于掩膜层侧壁的方向刻蚀掩膜层的工艺为湿法刻蚀工艺或各向同性干法刻蚀工艺。
可选的，所述第一开口沿垂直于第一开口侧壁方向上的尺寸为第一尺寸；所述第二开口沿垂直于第二开口侧壁方向上的尺寸为第二尺寸；所述第二尺寸为第一尺寸的105％～120％。
可选的，形成所述隔离层膜的方法包括：在所述凹槽和第二开口中、以及掩膜层上形成初始隔离层膜；去除所述掩膜层上的初始隔离层膜，形成隔离层膜。
可选的，刻蚀去除所述掩膜层；在刻蚀去除所述掩膜层的过程中，所述掩膜层相对于所述隔离层膜的刻蚀选择比值为20～50。
可选的，所述隔离结构膜的密度小于所述隔离层膜的密度；在回刻蚀所述隔离层膜和隔离结构膜的过程中，对所述隔离结构膜的刻蚀速率大于对所述隔离层膜的刻蚀速率。
可选的，形成所述隔离结构膜的方法包括：在所述半导体衬底上形成覆盖初始鳍部的初始隔离结构膜；去除高于初始鳍部顶部表面的初始隔离结构膜，形成隔离结构膜。
可选的，形成所述初始隔离结构膜的工艺为高密度等离子体沉积工艺或者流体化学气相沉积工艺。
可选的，形成所述隔离层和所述隔离结构后，还包括：形成横跨所述鳍部的栅极结构；在所述隔离层上形成附加栅极结构，所述附加栅极结构和栅极结构的顶部表面具有保护层；形成第一侧墙和第二侧墙，所述第一侧墙位于栅极结构侧壁，所述第二侧墙位于附加栅极结构侧壁，第二侧墙还覆盖部分鳍部。
可选的，同时形成所述栅极结构和附加栅极结构。
可选的，还包括：在所述栅极结构和第一侧墙两侧的鳍部中形成源漏掺杂区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体器件的形成方法，以所述掩膜层为掩膜，沿第一开口刻蚀初始鳍部和隔离结构膜，在初始鳍部和隔离结构膜中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的鳍部。由于所述凹槽为沿第一开口刻蚀初始鳍部和隔离结构膜而形成，因此能够避免所述第一开口和所述凹槽发生对准偏差。形成第二开口后，所述第二开口能够完全暴露出所述凹槽。在所述凹槽和第二开口中形成隔离层膜后，使得高于鳍部顶部表面的隔离层膜能够完全覆盖低于鳍部顶部表面的隔离层膜。去除掩膜层后，不易暴露出低于鳍部顶部表面的隔离层膜。回刻蚀隔离层膜和隔离结构膜后，能够降低在隔离层和鳍部之间出现孔隙缺陷的几率。
附图说明
图1至图5是一种半导体器件形成过程的结构示意图；
图6至图20是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能有待提高。
图1至图5是一种半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100上具有第一鳍部110和第二鳍部111，第一鳍部110和第二鳍部111的延伸方向平行，第一鳍部110和第二鳍部111之间的半导体衬底100为隔离区。
结合参考图2和图3，图3为沿着图2中切割线A1-A2获得的剖面图，在半导体衬底100上形成覆盖第一鳍部110和第二鳍部111侧壁的隔离结构膜120。
参考图4，图4为在图3基础上形成的示意图，在所述隔离结构膜120、第一鳍部110和第二鳍部111上形成掩膜层130，所述掩膜层130中具有开口(未图示)，所述开口位于隔离区上，所述开口沿着垂直于开口侧壁方向上的尺寸大于第一鳍部110和第二鳍部111之间的距离；在所述开口中形成隔离膜140。
参考图5，去除所述掩膜层130(参考图4)后，回刻蚀隔离膜140(参考图4)和隔离结构膜120，使隔离膜140形成隔离层141，使相邻第一鳍部110和相邻第二鳍部111之间的隔离结构膜120形成隔离结构，隔离层141的顶部表面高于或齐平于第一鳍部110和第二鳍部111的顶部表面，所述隔离结构的顶部表面低于第一鳍部110和第二鳍部111的顶部表面。
接着，形成横跨所述第一鳍部110和第二鳍部111的栅极结构；在隔离层141上形成附加栅极结构；在所述栅极结构侧壁和所述附加栅极结构的侧壁形成侧墙；在所述栅极结构、附加栅极结构、以及侧墙暴露出鳍部中形成源漏掺杂区。
所述隔离层的顶部表面高于或齐平于第一鳍部和第二鳍部的顶部表面的作用为：使得附加栅极结构侧壁的侧墙能够容易的覆盖隔离层两侧的部分鳍部。
附加栅极结构侧壁的侧墙和栅极结构侧壁的侧墙共同限制了源漏掺杂区的形成空间。
然而，如图5所示，上述方法所形成的半导体器件容易在第一鳍部110和隔离层141之间、或者在第二鳍部111和隔离层141之间出现孔隙缺陷，经研究发现，原因在于：
在所述隔离结构膜120、第一鳍部110和第二鳍部111上形成掩膜层130的过程中，由于受到光刻工艺精度的限制，因此导致所述开口相对于第一鳍部110和第二鳍部111之间的隔离结构膜120出现对准偏差，即所述掩膜层130覆盖第一鳍部110和第二鳍部111之间的部分隔离结构膜120。形成隔离膜140后，隔离膜140不能完全覆盖第一鳍部110和第二鳍部111之间的隔离结构膜120。去除掩膜层130后，会暴露出第一鳍部110和第二鳍部111之间的部分隔离结构膜120。在回刻蚀隔离膜140和隔离结构膜120的过程中，会刻蚀到所暴露出的第一鳍部110和第二鳍部111之间的隔离结构膜120，从而在第二鳍部111和隔离层141之间形成孔隙150。
在形成附加栅极结构的过程中，附加栅极结构的材料会形成于孔隙150中。由于所述孔隙150位于第二开口的底部，因此在去除附加栅极结构的过程中，难以去除孔隙150中的附加栅极结构的材料，从而在空隙150中残留有附加栅极结构的材料。导致半导体器件发生漏电。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有初始鳍部；在半导体衬底上形成隔离结构膜，所述隔离结构膜覆盖初始鳍部的侧壁；在所述初始鳍部和隔离结构膜上形成掩膜层，所述掩膜层中具有第一开口；以所述掩膜层为掩膜，沿第一开口刻蚀初始鳍部和隔离结构膜，在初始鳍部和隔离结构膜中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的鳍部；形成所述凹槽后，沿垂直于掩膜层侧壁的方向刻蚀掩膜层以扩大第一开口，形成第二开口；在所述凹槽和第二开口中形成隔离层膜后，去除掩膜层；去除掩膜层后，回刻蚀所述隔离层膜和隔离结构膜，使隔离层膜形成隔离层，使隔离结构膜形成隔离结构，隔离层的顶部表面高于或齐平于鳍部的顶部表面，隔离结构的顶部表面低于鳍部的顶部表面。
由于所述凹槽为沿第一开口刻蚀初始鳍部和隔离结构膜而形成，因此能够避免所述第一开口和所述凹槽发生对准偏差。形成第二开口后，所述第二开口能够完全暴露出所述凹槽。在所述凹槽和第二开口中形成隔离层膜后，使得高于鳍部顶部表面的隔离层膜能够完全覆盖低于鳍部顶部表面的隔离层膜。去除掩膜层后，不易暴露出低于鳍部顶部表面的隔离层膜。回刻蚀隔离层膜和隔离结构膜后，能够降低在隔离层和鳍部之间出现孔隙缺陷的几率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图20是本发明一实施例中半导体器件形成过程的结构示意图。
参考图6，提供半导体衬底200，所述半导体衬底200上具有初始鳍部210。
所述半导体衬底200为后续形成半导体器件提供工艺平台。
本实施例中，所述半导体衬底200的材料为单晶硅。所述半导体衬底还可以是多晶硅或非晶硅。所述半导体衬底的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述初始鳍部210通过图形化所述半导体衬底200而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成初始鳍部。
参考图7，在半导体衬底200上形成隔离结构膜220，所述隔离结构膜220覆盖初始鳍部210的侧壁。
所述隔离结构膜220的材料为氧化硅。所述隔离结构膜220的材料还可以为其它绝缘材料。
形成隔离结构膜220的方法包括：在所述半导体衬底200上形成覆盖初始鳍部210的初始隔离结构膜(未图示)，所述初始隔离结构膜的整个表面高于初始鳍部210的顶部表面；去除高于初始鳍部210顶部表面的初始隔离结构膜，从而形成隔离结构膜220。
形成所述初始隔离结构膜的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺、流体化学气相沉积工艺或高密度等离子体沉积工艺。
当采用流体化学气相沉积工艺和高密度等离子体沉积工艺形成所述初始隔离结构膜时，使得对相邻初始鳍部210之间区域的填充效果较好。
结合参考图8、图9和图10，图8为在图7基础上形成的示意图，图9为沿着图8中切割线B-B1获得的剖面图，图10为沿着图8中切割线B2-B3获得的剖面图，在初始鳍部210和隔离结构膜220上形成掩膜层240，所述掩膜层240中具有贯穿掩膜层240的第一开口241。
所述掩膜层240的材料为氮化硅、氮氧化硅或氮碳化硅。
所述第一开口241的延伸方向垂直于初始鳍部210的延伸方向。所述第一开口241定义出后续形成的凹槽的位置。
结合参考图11和图12，图11为在图9基础上形成的示意图，图12为在图10基础上形成的示意图，以所述掩膜层240为掩膜，沿第一开口241刻蚀初始鳍部210(参考图8、图9和图10)和隔离结构膜220，在初始鳍部210和隔离结构膜220中形成凹槽250，所述凹槽250将初始鳍部210分割，形成位于凹槽250两侧的鳍部211。
沿第一开口241刻蚀初始鳍部210和隔离结构膜220以形成凹槽250的工艺为各向异性干法刻蚀工艺，如各向异性等离子体干法刻蚀工艺或反应离子刻蚀工艺。
由于所述凹槽250为沿第一开口241刻蚀初始鳍部210和隔离结构膜220而形成，因此能够避免所述第一开口241和所述凹槽250发生对准偏差。所述第一开口241能够完全暴露出凹槽250。
结合参考图13和图14，图13为在图11基础上形成的示意图，图14为在图12基础上形成的示意图，形成凹槽250后，沿垂直于掩膜层240侧壁的方向刻蚀掩膜层240以扩大第一开口241，形成第二开口242。
沿垂直于掩膜层240侧壁的方向刻蚀掩膜层240的工艺为湿法刻蚀工艺或各向同性干法刻蚀工艺。
扩大第一开口241后，使第一开口241形成第二开口242。所述第二开口242也能够完全暴露出凹槽250。
本实施例中，采用湿法刻蚀工艺沿垂直于掩膜层240侧壁的方向刻蚀掩膜层240，具体的，当掩膜层240的材料为氮化硅时，刻蚀参数为：采用的刻蚀溶液为磷酸溶液，磷酸的质量百分比浓度为90％～100％，刻蚀温度为140摄氏度～180摄氏度。
第一开口241沿垂直于第一开口241侧壁方向上的尺寸为第一尺寸，第二开口242沿垂直于第二开口242侧壁方向上的尺寸为第二尺寸，第二尺寸为第一尺寸的105％～120％。所述第二尺寸选择此范围的意义为：若所述第二尺寸小于第一尺寸的105％，会导致后续形成的隔离层膜覆盖鳍部211顶部表面的区域过小，后续去除掩膜层240的过程中暴露出低于鳍部211的顶部表面的隔离层膜的几率过大；若所述第二尺寸大于第一尺寸的120％，导致后续形成的隔离层膜覆盖鳍部211顶部表面的区域过大，相应的，形成隔离层后，隔离层覆盖鳍部211顶部表面的区域过大，那么在隔离层两侧形成源漏掺杂区的空间受到限制。
结合参考图15和图16，图15为在图13基础上形成的示意图，图16为在图14基础上形成的示意图，在凹槽250和第二开口242(参考图13和图14)中形成隔离层膜260。
所述隔离层膜260用于后续形成隔离层。
所述隔离层膜260的材料为氧化硅。所述隔离层膜260的材料还可以为其它绝缘材料。
形成所述隔离层膜260的方法包括：在所述凹槽250和第二开口242中、以及掩膜层240上形成初始隔离层膜(未图示)；去除所述掩膜层240上的初始隔离层膜，形成隔离层膜260。
形成所述初始隔离层膜的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺或者流体化学气相沉积工艺。
去除掩膜层240上的初始隔离层膜的工艺为平坦化工艺，如化学机械研磨工艺。
由于第二开口242能够完全暴露出凹槽250，在所述凹槽250和第二开口242中形成隔离层膜260后，使得高于鳍部211顶部表面的隔离层膜260能够完全覆盖低于鳍部211顶部表面的隔离层膜260。
结合参考图17和图18，图17为在图15基础上形成的示意图，图18为在图16基础上形成的示意图，形成隔离层膜260后，去除掩膜层240(参考图15和图16。
去除掩膜层240的工艺为湿法刻蚀工艺或者各向同性干法刻蚀工艺。
由于高于鳍部211顶部表面的隔离层膜260能够完全覆盖低于鳍部211顶部表面的隔离层膜260，因此去除掩膜层240后，不易暴露出低于鳍部211顶部表面的隔离层膜260。
在刻蚀去除掩膜层240的过程中，所述掩膜层240相对于隔离层膜260的刻蚀选择比值为20～50。选择此范围的意义为：在刻蚀去除掩膜层240的过程中，若掩膜层240相对于隔离层膜260的刻蚀选择比值大于50，对于工艺的要求过高，导致工艺的难度过大；在刻蚀去除掩膜层240的过程中，若掩膜层240相对于隔离层膜260的刻蚀选择比值小于20，会导致对隔离层膜260的损耗过大，导致去除掩膜层240后，隔离层膜260覆盖鳍部211顶部表面的区域过小，后续形成的隔离层后，暴露出低于鳍部211顶部表面的隔离层的几率较大。
结合参考图19和图20，图19为在图17基础上形成的示意图，图20为在图18基础上形成的示意图，去除掩膜层240(参考图15和图16)后，回刻蚀隔离层膜260和隔离结构膜220，使隔离层膜260形成隔离层261，使隔离结构膜220形成隔离结构221，隔离层261的顶部表面高于或齐平于鳍部211的顶部表面，隔离结构221的顶部表面低于鳍部211的顶部表面。
所述隔离层261的顶部表面高于或齐平于鳍部211的顶部表面的作用为：使得后续形成于附加栅极结构侧壁的侧墙能够容易的覆盖隔离层261两侧的部分鳍部211。
由于去除掩膜层240后，不易暴露出低于鳍部211顶部表面的隔离层膜260，因此回刻蚀隔离层膜260和隔离结构膜220后，能够降低在隔离层261和鳍部211之间出现孔隙缺陷的几率。
本实施例中，在回刻蚀隔离层膜260和隔离结构膜220的过程中，对隔离结构膜220的刻蚀速率大于对隔离层膜260的刻蚀速率，使得为了隔离层261的顶部表面高于或齐平于鳍部211的顶部表面的情况下，无需形成过高的隔离层膜260。
在回刻蚀隔离层膜260和隔离结构膜220的过程中，对隔离结构膜220的刻蚀速率大于对隔离层膜260的刻蚀速率，为了达到此结果，在本实施例中，采取使隔离结构膜220的密度小于隔离层膜260的密度的方法。相应的，形成初始隔离结构膜的工艺为高密度等离子体化学气相沉积工艺(HDP)或高深宽比沉积工艺(HARP)，形成初始隔离层膜的工艺为流体化学气相沉积工艺或低压化学气相沉积工艺。
在其它实施例中，在回刻蚀隔离层膜和隔离结构膜的过程中，对隔离结构膜的刻蚀速率可以小于或者等于对隔离层膜的刻蚀速率。
接着，形成横跨所述鳍部211的栅极结构；在所述隔离层261上形成附加栅极结构，所述附加栅极结构和栅极结构的顶部表面具有保护层。
本实施例中，同时形成所述栅极结构和所述附加栅极结构。
形成所述栅极结构、所述附加栅极结构和保护层的方法包括：形成栅介质材料层、覆盖栅介质材料层的栅电极材料层和覆盖栅电极材料层的保护材料层，所述栅介质材料层位于所述隔离结构和隔离层上、以及鳍部表面；图形化所述保护材料层、栅电极材料层和栅介质材料层，形成栅极结构、附加栅极结构和保护层，所述保护层位于栅极结构和附加栅极结构的顶部表面，所述栅极结构横跨所述鳍部、位于部分隔离结构的表面，所述附加栅极结构位于隔离层上。
所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层，所述栅介质层覆盖部分鳍部的表面、位于部分隔离结构的表面。
所述附加栅极结构包括位于所述隔离层上的附加栅介质层和位于所述附加栅介质层上的附加栅电极层。
所述栅介质层和附加栅介质层对应所述栅介质材料层；所述栅电极层和附加栅电极层对应所述栅电极材料层；所述保护层对应所述保护材料层。
所述栅介质层和附加栅电极层的材料为氧化硅。所述栅电极层和附加栅电极层的材料为多晶硅。所述保护层的材料为氮化硅或氮氧化硅。
接着，形成第一侧墙和第二侧墙，所述第一侧墙位于所述栅极结构侧壁，所述第二侧墙位于所述附加栅极结构侧壁，第二侧墙还覆盖部分鳍部211。
接着，在所述栅极结构两侧的鳍部211中形成源漏掺杂区。
所述第一侧墙和第二侧墙共同限制了源漏掺杂区的形成空间，使得对于栅极结构和附加栅极结构之间的源漏掺杂区，靠近栅极结构一侧的源漏掺杂区和靠近附加栅极结构一侧的源漏掺杂区的生长速率较为一致。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有初始鳍部；
在半导体衬底上形成隔离结构膜，所述隔离结构膜覆盖初始鳍部的侧壁；
在所述初始鳍部和隔离结构膜上形成掩膜层，所述掩膜层中具有贯穿掩膜层的第一开口；
以所述掩膜层为掩膜，沿第一开口刻蚀初始鳍部和隔离结构膜，在初始鳍部和隔离结构膜中形成凹槽，所述凹槽将初始鳍部分割，形成位于凹槽两侧的鳍部；
形成所述凹槽后，沿垂直于掩膜层侧壁的方向刻蚀掩膜层以扩大第一开口，形成第二开口；
在所述凹槽和第二开口中形成隔离层膜后，去除掩膜层；
去除掩膜层后，回刻蚀所述隔离层膜和隔离结构膜，使隔离层膜形成隔离层，使隔离结构膜形成隔离结构，隔离层的顶部表面高于或齐平于鳍部的顶部表面，隔离结构的顶部表面低于鳍部的顶部表面。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜层的材料为氮化硅、氮氧化硅或者氮碳化硅。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离层和所述隔离结构的材料为氧化硅。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，沿所述第一开口刻蚀初始鳍部和隔离结构膜以形成凹槽的工艺为各向异性干刻工艺。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，沿垂直于掩膜层侧壁的方向刻蚀掩膜层的工艺为湿法刻蚀工艺或各向同性干法刻蚀工艺。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一开口沿垂直于第一开口侧壁方向上的尺寸为第一尺寸；所述第二开口沿垂直于第二开口侧壁方向上的尺寸为第二尺寸；所述第二尺寸为第一尺寸的105％～120％。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述隔离层膜的方法包括：在所述凹槽和第二开口中、以及掩膜层上形成初始隔离层膜；去除所述掩膜层上的初始隔离层膜，形成隔离层膜。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀去除所述掩膜层；在刻蚀去除所述掩膜层的过程中，所述掩膜层相对于所述隔离层膜的刻蚀选择比值为20～50。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离结构膜的密度小于所述隔离层膜的密度；在回刻蚀所述隔离层膜和隔离结构膜的过程中，对所述隔离结构膜的刻蚀速率大于对所述隔离层膜的刻蚀速率。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述隔离结构膜的方法包括：在所述半导体衬底上形成覆盖初始鳍部的初始隔离结构膜；去除高于初始鳍部顶部表面的初始隔离结构膜，形成隔离结构膜。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，形成所述初始隔离结构膜的工艺为高密度等离子体沉积工艺或者流体化学气相沉积工艺。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述隔离层和所述隔离结构后，还包括：形成横跨所述鳍部的栅极结构；在所述隔离层上形成附加栅极结构，所述附加栅极结构和栅极结构的顶部表面具有保护层；形成第一侧墙和第二侧墙，所述第一侧墙位于栅极结构侧壁，
所述第二侧墙位于附加栅极结构侧壁，第二侧墙还覆盖部分鳍部。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，同时形成所述栅极结构和附加栅极结构。
14.根据权利要求12所述的半导体器件的形成方法，其特征在于，还包括：在所述栅极结构和第一侧墙两侧的鳍部中形成源漏掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610753433.3A CN107785421A (zh) | 2016-08-29 | 2016-08-29 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610753433.3A CN107785421A (zh) | 2016-08-29 | 2016-08-29 | 半导体器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107785421A true CN107785421A (zh) | 2018-03-09 |
Family
ID=61441578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610753433.3A Pending CN107785421A (zh) | 2016-08-29 | 2016-08-29 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785421A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063093A (zh) * | 2016-11-09 | 2018-05-22 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN111668156A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111668155A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN113539958A (zh) * | 2020-04-17 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113838753A (zh) * | 2020-06-24 | 2021-12-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051270A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 形成半导体结构的方法和半导体器件 |
| CN104517843A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2016
- 2016-08-29 CN CN201610753433.3A patent/CN107785421A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051270A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 形成半导体结构的方法和半导体器件 |
| CN104517843A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063093A (zh) * | 2016-11-09 | 2018-05-22 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN111668156A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111668155A (zh) * | 2019-03-07 | 2020-09-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111668155B (zh) * | 2019-03-07 | 2023-04-28 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN111668156B (zh) * | 2019-03-07 | 2023-08-18 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法及其形成的半导体器件 |
| CN113539958A (zh) * | 2020-04-17 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113838753A (zh) * | 2020-06-24 | 2021-12-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107785421A (zh) | 半导体器件的形成方法 | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN107346759A (zh) | 半导体结构及其制造方法 | |
| CN106558614A (zh) | 半导体结构及其形成方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN106571336A (zh) | 鳍式场效应管的形成方法 | |
| CN103177948B (zh) | 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 | |
| CN104124172B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN107768308A (zh) | 半导体结构及其形成方法 | |
| CN106449404B (zh) | 半导体结构及其形成方法 | |
| CN105655383B (zh) | 半导体结构及其形成方法 | |
| CN104425263B (zh) | 半导体结构的形成方法 | |
| CN107919287A (zh) | 半导体器件的形成方法 | |
| CN109087861A (zh) | 半导体器件及其形成方法 | |
| CN107785265A (zh) | 半导体器件的形成方法 | |
| CN108122762B (zh) | 半导体结构及其形成方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106206305A (zh) | 半导体结构的形成方法 | |
| CN108122965A (zh) | 半导体结构及其形成方法 | |
| CN107731917A (zh) | 半导体结构的形成方法 | |
| CN103681325B (zh) | 一种鳍片场效应晶体管的制备方法 | |
| CN111952357A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180309 |
|
| RJ01 | Rejection of invention patent application after publication |