CN108122965A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108122965A CN108122965A CN201611073837.4A CN201611073837A CN108122965A CN 108122965 A CN108122965 A CN 108122965A CN 201611073837 A CN201611073837 A CN 201611073837A CN 108122965 A CN108122965 A CN 108122965A
- Authority
- CN
- China
- Prior art keywords
- layer
- initial
- isolation structure
- protective layer
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 121
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000010410 layer Substances 0.000 claims abstract description 205
- 238000002955 isolation Methods 0.000 claims abstract description 168
- 239000011241 protective layer Substances 0.000 claims abstract description 135
- 238000005530 etching Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000000926 separation method Methods 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000012530 fluid Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- OQNXPQOQCWVVHP-UHFFFAOYSA-N [Si].O=[Ge] Chemical compound [Si].O=[Ge] OQNXPQOQCWVVHP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底，衬底包括隔离区和器件区，隔离区与器件区接触，器件区衬底上具有鳍部；在衬底上形成初始隔离结构；对隔离区初始隔离结构进行第一刻蚀，使隔离区初始隔离结构表面低于所述器件区初始隔离结构表面，在隔离区初始隔离结构中形成隔离凹槽和位于隔离凹槽底部的隔离层；在隔离凹槽中形成保护层；形成保护层之后，对所述器件区初始隔离结构进行第二刻蚀，在第二刻蚀过程中，保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率。对隔离区隔离结构进行刻蚀，能够降低隔离区初始隔离结构的高度，从而使所述第二刻蚀不容易暴露出所述隔离层侧壁，进而能够减少第二刻蚀对隔离区隔离层的损耗。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。
此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体技术领域引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂层。为了实现不同晶体管的源漏掺杂层的隔离，在不同晶体管之间的鳍部中需要形成隔离层，且使所述隔离层表面高于或齐平于所述鳍部顶部表面。
然而，现有的半导体结构的形成方法形成的半导体结构的性能较差。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括隔离区和器件区，所述隔离区与器件区接触，所述器件区衬底上具有鳍部；在所述器件区和隔离区衬底上形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；对所述隔离区初始隔离结构进行第一刻蚀，使所述隔离区初始隔离结构表面低于所述器件区初始隔离结构表面，在所述隔离区初始隔离结构中形成隔离凹槽和位于所述隔离凹槽底部的隔离层；在所述隔离凹槽中形成保护层，所述保护层完全覆盖所述隔离凹槽底部；形成所述保护层之后，对所述器件区初始隔离结构进行第二刻蚀，减小所述器件区初始隔离结构厚度，在所述器件区形成隔离结构，在所述第二刻蚀过程中，所述保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率。
可选的，对所述隔离区初始隔离结构进行刻蚀的工艺包括：干法刻蚀工艺。
可选的，所述隔离区隔离层的厚度为630埃～770埃；所述保护层的厚度为450埃～550埃。
可选的，对所述隔离区初始隔离结构进行刻蚀的步骤包括：在所述器件区初始隔离结构上形成牺牲层，所述牺牲层暴露出隔离区初始隔离结构；以所述牺牲层为掩膜对所述初始隔离结构进行刻蚀，在所述隔离区形成隔离层。
可选的，形成所述保护层的步骤包括：在所述牺牲层上和所述隔离层上形成初始保护层；去除所述牺牲层上的初始保护层，形成保护层。
可选的，进行所述第二刻蚀之前，还包括：在所述隔离凹槽侧壁和底部表面形成阻挡层，在所述第二刻蚀的过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率；形成所述阻挡层的步骤包括：形成初始保护层之前，在所述牺牲层和所述隔离凹槽底部和侧壁表面形成初始阻挡层；去除所述牺牲层上的初始保护层之后，去除所述牺牲层上的初始阻挡层。
可选的，形成所述保护层之前，还包括：在所述隔离凹槽底部和侧壁表面形成阻挡层，在所述第二刻蚀的过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率。
可选的，所述阻挡层的材料为非晶硅、非晶锗、非晶硅锗或氮化硅。
可选的，形成所述阻挡层的工艺包括化学气相沉积工艺。
可选的，述阻挡层的厚度为2nm～10nm。
可选的，形成隔离结构之后，还包括：对所述阻挡层进行氧化处理，形成氧化层。
可选的，所述氧化处理的工艺包括热氧化工艺。
可选的，所述保护层顶部表面高于所述鳍部顶部表面；所述保护层顶部的宽度大于所述隔离凹槽顶部的宽度。
可选的，所述隔离区两侧分别具有器件区。
可选的，所述隔离区隔离层的表面低于或齐平于所述器件区隔离结构顶部表面。
可选的，当所述保护层的材料为氧化硅；形成保护层的工艺包括：高密度等离子体化学气相沉积工艺或原子层沉积工艺；当所述保护层的材料为氮化硅或氮氧化硅时；形成所述保护层的工艺包括化学气相沉积工艺。
可选的，形成初始隔离结构的工艺包括：流体化学气相沉积工艺。
可选的，形成所述隔离结构之后，还包括：在所述保护层上形成伪栅极结构；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
可选的，形成所述栅极结构之后，还包括：在所述栅极结构两侧的鳍部中形成源漏掺杂层，所述隔离结构两侧的鳍部中分别具有所述源漏掺杂层。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括隔离区和器件区，所述隔离区与器件区接触，所述器件区衬底上具有鳍部；位于所述隔离区衬底上的隔离层，所述隔离层表面低于所述鳍部顶部表面；位于所述隔离层上的保护层，所述保护层完全覆盖所述隔离层顶部表面；位于所述器件区衬底上的隔离结构，所述隔离结构覆盖所述鳍部部分侧壁，所述隔离结构表面低于所述鳍部顶部表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，形成所述初始隔离结构之后，对所述隔离区初始隔离结构进行第一刻蚀，能够降低所述隔离区初始隔离结构的高度，形成隔离凹槽，且在进行第二刻蚀之前，在所述隔离凹槽中形成保护层。由于所述保护层对隔离层的保护作用，所述第二刻蚀不容易对所述隔离层进行刻蚀，进而能够减少第二刻蚀对隔离区隔离层的损耗。同时，在所述第二刻蚀过程中，所述保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率，因此，所述保护层的损耗较小。综上，所述形成方法能够增加所述隔离层和保护层的隔离性能，从而改善所形成半导体结构性能。
进一步，形成所述保护层之前，在所述隔离凹槽底部和侧壁表面形成阻挡层，在所述第二刻蚀过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率，因此所述阻挡层能够进一步降低所述第二刻蚀对隔离层的损耗，进而改善半导体结构性能。
本发明技术方案提供的半导体结构中，所述隔离层表面低于所述鳍部顶部表面，且所述隔离层上具有保护层。在形成所述隔离结构的过程中，所述保护层不容易被刻蚀，从而能够提高所述隔离结构和隔离层的隔离性。因此，所述形成方法能够改善所形成半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图17是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构的性能较差。
现结合一种半导体结构的形成方法，分析所述形成方法形成的半导体结构性能较差的原因：
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底，所述基底包括：衬底100和位于衬底100上相邻的第一鳍部101和第二鳍部102。
继续参考图1，通过流体化学沉积工艺在所述衬底100上形成隔离结构110，所述隔离结构110覆盖所述第一鳍部101和第二鳍部102侧壁，所述隔离结构110表面与所述第一鳍部101和所述第二鳍部102顶部表面平齐。
请参考图2，在所述第一鳍部101和第二鳍部102之间的隔离结构110上形成保护层131。
请参考图3，以所述保护层131为掩膜刻蚀所述隔离结构110，使隔离结构110表面低于第一鳍部101和第二鳍部102顶部表面。
刻蚀所述隔离结构110之后，在所述保护层131上以及与所述保护层131接触的部分第一鳍部101和第二鳍部102上形成伪栅极结构；通过外延生长工艺在所述第一鳍部101邻近所述伪栅极结构的区域以及第二鳍部102邻近所述伪栅极结构的区域中形成源漏掺杂层。
其中，所述半导体结构的形成方法中，通过流体化学气相沉积工艺形成所述隔离结构110，流体化学气相沉积工艺能够使隔离结构110充分填充所述第一鳍部101和第二鳍部102之间的间隙。然而所述流体化学气相沉积工艺形成的隔离结构110致密性差，容易被刻蚀。
在刻蚀所述隔离结构110的过程中，所述第一鳍部101和第二鳍部102之间的隔离结构110也很容易受到刻蚀，而使第一鳍部101和第二鳍部102之间的隔离结构110被刻穿(线圈1中区域所示)，导致第一鳍部101和第二鳍部102之间隔离结构110的隔离性能降低，进而容易影响所形成半导体结构性能。
例如，在形成源漏掺杂层的过程中，需要在所述第一鳍部101和第二鳍部102中形成隔离凹槽，如果所述第一鳍部101和第二鳍部102之间的隔离结构110被刻穿，在形成源漏凹槽的过程中，形成于所述隔离结构110两侧的源漏凹槽容易相互连接，从而导致形成于所述源漏凹槽中的源漏掺杂层相互接触，进而容易影响所形成半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括隔离区和器件区，所述隔离区与器件区接触，所述器件区衬底上具有鳍部；在所述器件区和隔离区衬底上形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；对所述隔离区初始隔离结构进行第一刻蚀，使所述隔离区初始隔离结构表面低于所述器件区初始隔离结构表面，在所述隔离区初始隔离结构中形成隔离凹槽和位于所述隔离凹槽底部的隔离层；在所述隔离凹槽中形成保护层，所述保护层完全覆盖所述隔离凹槽底部；形成所述保护层之后，对所述器件区初始隔离结构进行第二刻蚀，减小所述器件区初始隔离结构厚度，在所述器件区形成隔离结构，在所述第二刻蚀过程中，所述保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率。
其中，形成所述初始隔离结构之后，对所述隔离区初始隔离结构进行第一刻蚀，能够降低所述隔离区初始隔离结构的高度，形成隔离凹槽，且在进行第二刻蚀之前，在所述隔离凹槽中形成保护层。由于所述保护层对隔离层的保护作用，所述第二刻蚀不容易对所述隔离层进行刻蚀，进而能够减少第二刻蚀对隔离区隔离层的损耗。同时，在所述第二刻蚀过程中，所述保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率，因此，所述保护层的损耗较小。综上，所述形成方法能够增加所述隔离层和保护层的隔离性能，从而改善所形成半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图17是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图4，提供衬底200，所述衬底200包括隔离区B和器件区A，所述隔离区B与器件区A接触，所述器件区A衬底200上具有鳍部201。
所述器件区A用于形成半导体器件，所述隔离区B用于实现半导体器件之间的电隔离。
本实施例中，所述器件区A分别位于隔离区B两侧。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗等半导体衬底。
本实施例中，所述鳍部201的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
本实施例中，所述衬底200和鳍部201的形成步骤包括：提供初始衬底；在所述初始衬底上形成图形化的掩膜层203，所述掩膜层203暴露出隔离区B初始衬底；以所述掩膜层203为掩膜对所述初始衬底进行刻蚀形成衬底200和位于器件区A的衬底200上的鳍部201。
在其他实施例中，形成所述衬底和鳍部的步骤还可以包括：提供初始衬底；对所述初始衬底进行图形化形成衬底以及位于器件区衬底和隔离区衬底上的初始鳍部；去除所述隔离区衬底上的初始鳍部，形成鳍部。
本实施例中，所述掩膜层203的材料为氮化硅或氮氧化硅。
本实施例中，所述鳍部201的个数为一个或多个。
请参考图5，在所述器件区A和隔离区B衬底200上形成初始隔离结构210，所述初始隔离结构210覆盖所述鳍部201侧壁。
所述初始隔离结构210用于后续形成隔离结构。
本实施例中，所述初始隔离结构210的材料为氧化硅。在其他实施例中，所述初始隔离结构的材料也可以为氮化硅或氮氧化硅。
本实施例中，通过流体化学气相沉积(FCVD)工艺形成所述初始隔离结构210。流体化学气相沉积工艺形成的初始隔离结构210能够充分填充所述第一鳍部201和第二鳍部202之间的间隙。
本实施例中，通过流体化学气相沉积工艺形成所述初始隔离结构210的步骤包括：在所述鳍部201之间的衬底200上形成前驱体；对所述前驱体进行水汽退火处理，从而激活所述前驱体，形成所述初始隔离结构210。
所述前驱体具有一定的流动性，能够充分填充所述鳍部201之间的间隙，从而形成充分填充鳍部201之间间隙的初始隔离结构210。
所述流体化学气相沉积工艺的原理为：所述前驱体为含有硅、氢、氧、氮等原子的聚合物，在水汽退火过程中，所述聚合物中的氢和氮原子被氧原子替换形成氧化硅。然而，在水汽退火过程中，所述聚合物中的氢原子和氮原子很难被氧原子充分替换，因此，形成的初始隔离结构210中化学计量比的氧化硅含量较低，形成的初始隔离结构210的致密性较低，容易被刻蚀。
本实施例中，形成所述初始隔离结构210之后，还包括：对所述初始隔离结构210进行平坦化处理。
所述平坦化处理用于使所述初始隔离结构210表面平坦，为后续的刻蚀工艺提供较平坦的刻蚀表面。
本实施例中，通过化学机械抛光工艺实现所述平坦化处理。在其他实施例中，所述形成方法还可以不包括所述平坦化处理。
本实施例中，所述初始隔离结构210表面齐平于所述鳍部201顶部表面。在其他实施例中，所述初始隔离结构表面还可以高于或略低于所述鳍部顶部表面。
后续对所述隔离区B初始隔离结构210进行第一刻蚀，使所述隔离区B初始隔离结构210表面低于所述器件区A初始隔离结构210表面，在所述初始隔离结构210中形成隔离凹槽和位于所述隔离凹槽底部的隔离层。
本实施例中，对所述隔离区B初始隔离结构210进行第一刻蚀的步骤如图6和图7所示。
请参考图6，在所述器件区A初始隔离结构210上形成牺牲层220，所述牺牲层220暴露出隔离区B初始隔离结构210。
所述牺牲层220用于在后续刻蚀所述隔离区B初始隔离结构210的过程中，保护所述器件区A的初始隔离结构210。
本实施例中，所述牺牲层220的材料与所述初始隔离层210的材料不相同。所述牺牲层220的材料为氮化硅或氮氧化硅。在其他实施例中，所述牺牲层的材料还可以为抗反射涂层。
本实施例中，形成所述牺牲层220的步骤包括：在所述器件区A和隔离区B初始隔离结构210上形成初始牺牲层；在所述初始牺牲层上形成图形化的光刻胶，所述光刻胶暴露出所述隔离区B初始牺牲层；以所述光刻胶为掩膜对所述初始牺牲层进行刻蚀，去除隔离区B的初始牺牲层，形成牺牲层220。
本实施例中，形成所述初始牺牲层的工艺包括：化学气相沉积工艺或物理气相沉积工艺。在其他实施例中，所述初始牺牲层的材料为抗反射涂层，形成所述初始牺牲层的工艺还可以包括旋涂工艺。
本实施例中，所述牺牲层220还位于所述鳍部201顶部上。
请参考图7，以所述牺牲层220为掩膜对所述初始隔离结构210进行刻蚀，在所述初始隔离结构210中形成隔离凹槽202和位于所述隔离凹槽202底部的隔离层212。
所述隔离凹槽202用于后续容纳保护层。
对所述初始隔离结构210进行刻蚀，能够减小所述隔离区B初始隔离结构210的厚度，从而使隔离区B隔离层212表面低于所述器件区A初始隔离结构210表面，从而能够在后续刻蚀所述器件区A初始隔离结构210的过程中，减少第二刻蚀引起的隔离区B隔离层212的损耗。
本实施例中，对所述初始隔离结构210进行刻蚀的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
本实施例中，如果去除的隔离区B初始隔离结构210的厚度过大，容易增加所述隔离凹槽202的深度，从而增加所述隔离凹槽202的深宽比，进而增加后续形成保护层的难度；如果去除的隔离区B初始隔离结构210的厚度过小，不利于降低后续第二刻蚀对所述隔离区B隔离层212的损耗。具体的，本实施例中，去除的隔离区B初始隔离结构210的厚度为400埃～500埃。
后续在所述隔离凹槽202中形成保护层，所述保护层完全覆盖所述隔离凹槽202底部。
本实施例中，所述形成方法还包括：在所述隔离凹槽202底部和侧壁表面形成阻挡层。在其他实施例中，还可以不形成所述阻挡层。
本实施例中，形成所述保护层和阻挡层的步骤如图8至11所示。
请参考图8，在所述隔离凹槽202底部和侧壁表面以及所述牺牲层220上形成初始阻挡层230。
所述初始阻挡层230用于后续形成阻挡层。
本实施例中，所述初始阻挡层230的材料为非晶硅。非晶硅的形成工艺简单，且能够在后续工艺中被氧化为氧化硅，从而不容易降低后续形成的保护层与鳍部201之间的隔离性能。在其他实施例中，所述初始阻挡层的材料还可以为非晶锗、非晶硅锗或氮氧化硅。
本实施例中，形成所述初始阻挡层230的工艺包括：化学气相沉积工艺或物理气相沉积工艺。
如果所述初始阻挡层230的厚度过小，很难降低后续第二刻蚀对保护层的损耗；如果所述初始阻挡层230的厚度过大，容易增加后去除所述牺牲层220上的初始阻挡层230的工艺难度。具体的，本实施例中，所述初始阻挡层230的厚度为2nm～10nm。
请参考图9，形成所述初始阻挡层230之后，在所述隔离凹槽202中和所述牺牲层220上形成初始保护层240。
所述初始保护层240用于后续形成保护层。
本实施例中，所述初始保护层240的材料为氧化硅。氧化硅具有良好的绝缘性，能够充分实现器件区A之间的隔离。在其他实施例中，所述初始保护层的材料还可以为氮化硅或氮氧化硅。
本实施例中，形成所述初始保护层240的工艺包括：高密度等离子体(HDP)化学气相沉积工艺。高密度等离子体化学气相沉积工艺的反应温度较低，对所形成的半导体结构性能的影响较小。且高密度等离子体化学气相沉积工艺形成的初始保护层240的致密性比所述初始隔离结构210的致密性好，在第二刻蚀的过程中损耗少。在其他实施例中，还可以通过高深宽比工艺形成所述初始保护层。
本实施例中，通过高密度等离子体化学气相沉积工艺形成所述初始保护层240的工艺参数包括：反应气体包括硅烷、氧气、氩气；反应温度为300℃～500℃。
请参考图10，去除所述牺牲层220上的初始保护层240(如图9所示)，形成保护层241；去除所述牺牲层220上的初始保护层240之后，去除所述牺牲层220上的初始阻挡层230(如图9所示)，形成阻挡层231。
所述保护层241用于实现器件区A之间的隔离；所述阻挡层231用于在后续第二刻蚀过程中，保护所述保护层241。
本实施例中，去除所述牺牲层220上的初始保护层240和初始阻挡层230的步骤在同一工艺中进行。
具体的，本实施例中，去除所述牺牲层220上的初始保护层240和初始阻挡层230的工艺包括：化学机械研磨工艺。在其他实施例中，去除所述牺牲层上的初始保护层和初始阻挡层的工艺还可以包括干法刻蚀。
本实施例中，如果所述保护层241的厚度过小，不容易在后续第二刻蚀过程中充分保护隔离区B隔离层212；如果所述保护层241的厚度过大容易使后续形成的伪栅极结构高度过大，从而给半导体结构的形成工艺带来困难。
本实施例中，所述保护层241顶部的宽度L大于所述隔离凹槽202顶部的宽度d。
所述保护层241顶部宽度L为所述保护层241顶部在沿所述鳍部201延伸方向上的尺寸；所述隔离凹槽201顶部的宽度d为，所述隔离凹槽201顶部在沿所述鳍部201延伸方向上的尺寸。
所述保护层241顶部的宽度L大于所述隔离凹槽202顶部的宽度d，使高于所述鳍部201顶部表面的保护层241能够在后续形成源漏凹槽的过程中，对所述隔离凹槽202侧壁的鳍部201进行保护，防止所述源漏凹槽侧壁暴露出所述保护层241，从而能够形成结构完整的源漏掺杂层。此外，所述保护层241顶部的宽度L大于所述隔离凹槽202顶部的宽度d还可以降低后续形成伪栅极结构工程中的自对准难度。
所述保护层241的材料与所述初始保护层240的材料相同。
本实施例中，所述阻挡层231的厚度与所述初始阻挡层230的厚度相同，具体的，所述阻挡层231的厚度为2nm～10nm。
本实施例中，所述保护层241顶部表面高于所述鳍部201的顶部表面。在其他实施例中，所述保护层顶部表面还可以与所述鳍部的顶部表面齐平。
需要说明的是，在其他实施例中，形成所述阻挡层的步骤还可以包括：形成所述初始保护层之前，在所述隔离凹槽侧壁和底部表面形成阻挡层，在所述第二刻蚀的过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率。
请参考图11和图12，图12是图11沿切割线3-4的剖面图，形成所述保护层241之后，去除所述牺牲层220(如图10所示)。
本实施例中，去除所述牺牲层220的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
请参考图13和图14，图14是图13沿切割线1-2的剖面图，形成所述保护层241之后，对所述器件区A初始隔离结构210(如图11所示)进行第二刻蚀，减小所述器件区A初始隔离结构210的厚度，在所述器件区A形成隔离结构211，在所述第二刻蚀过程中，所述保护层241的刻蚀速率小于所述初始隔离层210的刻蚀速率。
由于所述隔离区B隔离层212表面低于所述器件区A初始隔离结构210表面，因此在所述第二刻蚀过程中，所述隔离层212的侧壁不容易暴露出来，从而使所述隔离层212不容易受到刻蚀。同时，所述第二刻蚀对所述保护层241的刻蚀速率较小，从而不容易引起保护层241的刻蚀损耗，从而能够增加所述保护层241和所述隔离层212的隔离性能。
其次，所述阻挡层241能够进一步减小第二刻蚀对所述保护层241的刻蚀损伤，从而能够进一步增加所述保护层241的隔离性能。
本实施例中，所述第二刻蚀的工艺包括：干法刻蚀工艺。干法刻蚀工艺具有各向异性，在横向的刻蚀速率较小，对所述保护层241侧壁和阻挡层231的损耗小。在其他实施例中，所述第二刻蚀的工艺还可以包括：湿法刻蚀工艺。
请参考图15，对所述阻挡层231进行氧化处理，形成氧化层232。
所述氧化处理能够增加所述阻挡层231的绝缘性，从而减少所形成半导体结构的漏电流。
本实施例中，氧化处理的工艺包括：热氧化工艺。
本实施例中，所述氧化层232的材料为氧化硅。在其他实施例中，所述阻挡层的材料为锗或硅锗，则所述氧化层的材料还可以为氧化锗或氧化硅锗。
需要说明的是，在所述氧化处理的过程中，所述鳍部表面也容易被氧化，形成氧化膜(图中未示出)。
请参考图16，在所述保护层241上形成伪栅极结构250；形成横跨所述鳍部201的栅极结构251，所述栅极结构251覆盖所述鳍部201部分侧壁和顶部表面。
本实施例中，形成所述栅极结构251和伪栅极结构250的步骤包括：形成覆盖所述鳍部201侧壁和顶部表面的栅极结构层；在所述栅极结构层上形成图形化的图形层；以所述图形层为掩膜对所述栅极结构层进行刻蚀，形成所述栅极结构251和伪栅极结构250。
需要说明的是，为了增加所形成的栅极结构251宽度的均一性，所述图形层上的图形呈周期性排列，因此，对所述栅极结构层进行刻蚀之后，所述保护层241上也会保留有栅极结构层，形成所述伪栅极结构250。
请参考图17，在所述栅极结构251两侧的鳍部201中形成源漏掺杂层260。
本实施例中，所述源漏掺杂层260包括：分别位于所述器件区A鳍部201中的第一源漏掺杂层和第二源漏掺杂层。
本实施例中，形成所述源漏掺杂层260的步骤包括：在所述栅极结构251两侧的鳍部201中形成源漏凹槽；在所述源漏凹槽中形成源漏掺杂层260。
本实施例中，所述隔离层和所述保护层两侧的鳍部201中分别具有所述第一源漏掺杂层和第二源漏掺杂层。
本实施例中，通过干法、湿法刻蚀工艺的共同作用形成所述源漏凹槽。
本实施例中，通过外延生长工艺在所述源漏凹槽中形成源漏掺杂层260。
在形成所述源漏掺杂层260的过程中，由于所述保护层241顶部表面宽度大于所述隔离凹槽202顶部表面宽度，在形成所述源漏凹槽的过程中，所述保护层241能够保护所述隔离凹槽202侧壁的鳍部202，从而避免所述源漏凹槽侧壁暴露出所述阻挡层232或保护层241，进而能够形成结构完整的源漏掺杂层，改善所形成半导体结构性能。
综上，本实施例提供的半导体结构的形成方法中，形成所述初始隔离结构之后，对所述隔离区初始隔离结构进行第一刻蚀，能够降低所述隔离区初始隔离结构的高度，形成隔离凹槽，且在进行第二刻蚀之前，在所述隔离凹槽中形成保护层。由于所述保护层对隔离层的保护作用，所述第二刻蚀不容易对所述隔离层进行刻蚀，进而能够减少第二刻蚀对隔离区隔离层的损耗。同时，在所述第二刻蚀过程中，所述保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率，因此，所述保护层的损耗较小。综上，所述形成方法能够增加所述隔离层和保护层的隔离性能，从而改善所形成半导体结构性能。
进一步，形成所述保护层之前，在所述隔离凹槽底部和侧壁表面形成阻挡层，在所述第二刻蚀过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率，因此所述阻挡层能够进一步降低所述第二刻蚀对隔离层的损耗，进而改善半导体结构性能。
继续参考图17，本发明实施例还提供一种半导体结构，包括：衬底200，所述衬底200包括隔离区A和器件区B，所述隔离区B与器件区A接触，所述器件区A衬底200上具有鳍部201；位于所述隔离区B衬底上的隔离层212，所述隔离层212表面低于所述鳍部201顶部表面；位于所述隔离层212上的保护层241，所述保护层241完全覆盖所述隔离层212顶部表面；位于所述器件区A衬底200上的隔离结构211，所述隔离结构211覆盖所述鳍部211部分侧壁，所述隔离结构211表面低于所述鳍部201顶部表面。
本实施例中，所述保护层241和所述隔离结构211的材料为氧化硅。所述保护层241的致密性大于所述隔离结构211的致密性。因此，所述保护层241的隔离性能较好且不容易被刻蚀。在形成所述隔离结构的过程中，所述保护层241不容易被刻蚀，从而能够提高所述隔离结构211和隔离层241的隔离性。因此，所述形成方法能够改善所形成半导体结构的性能。在其他实施例中，所述保护层的材料还可以为氮化硅。
本实施例中，所述半导体结构还包括：位于所述保护层241与所述鳍部201之间，以及所述保护层241与所述隔离结构211之间的氧化层232。
本实施例中，所述半导体结构还包括：横跨所述鳍部201的栅极结构251，所述栅极结构251覆盖所述鳍部201部分侧壁和顶部表面；位于所述隔离层241上的伪栅极结构250；位于所述栅极结构251两侧鳍部201中的源漏掺杂层260。
本实施例中，所述衬底200、鳍部201、隔离层212、隔离结构211、保护层241、氧化层232、栅极结构251、伪栅极结构250及所述源漏掺杂层260与上一实施例相同，在此不做赘述。
综上，本发明实施例提供的半导体结构中，所述隔离层表面低于所述鳍部顶部表面，且所述隔离层上具有保护层。在形成所述隔离结构的过程中，所述保护层不容易被刻蚀，从而能够提高所述隔离结构和隔离层的隔离性。因此，所述形成方法能够改善所形成半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括隔离区和器件区，所述隔离区与器件区接触，所述器件区衬底上具有鳍部；
在所述器件区和隔离区衬底上形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；
对所述隔离区初始隔离结构进行第一刻蚀，使所述隔离区初始隔离结构表面低于所述器件区初始隔离结构表面，在所述隔离区初始隔离结构中形成隔离凹槽和位于所述隔离凹槽底部的隔离层；
在所述隔离凹槽中形成保护层，所述保护层完全覆盖所述隔离凹槽底部；
形成所述保护层之后，对所述器件区初始隔离结构进行第二刻蚀，减小所述器件区初始隔离结构厚度，在所述器件区形成隔离结构，在所述第二刻蚀过程中，所述保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述隔离区初始隔离结构进行刻蚀的工艺包括：干法刻蚀工艺。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离区隔离层的厚度为630埃～770埃；所述保护层的厚度为450埃～550埃。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述隔离区初始隔离结构进行刻蚀的步骤包括：在所述器件区初始隔离结构上形成牺牲层，所述牺牲层暴露出隔离区初始隔离结构；以所述牺牲层为掩膜对所述初始隔离结构进行刻蚀，在所述隔离区形成隔离层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：在所述牺牲层上和所述隔离层上形成初始保护层；去除所述牺牲层上的初始保护层，形成保护层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，进行所述第二刻蚀之前，还包括：在所述隔离凹槽侧壁和底部表面形成阻挡层，在所述第二刻蚀的过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率；形成所述阻挡层的步骤包括：形成初始保护层之前，在所述牺牲层和所述隔离凹槽底部和侧壁表面形成初始阻挡层；去除所述牺牲层上的初始保护层之后，去除所述牺牲层上的初始阻挡层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层之前，还包括：在所述隔离凹槽底部和侧壁表面形成阻挡层，在所述第二刻蚀的过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率。
8.如权利要求6或7所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为非晶硅、非晶锗、非晶硅锗或氮化硅。
9.如权利要求6或7所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的工艺包括化学气相沉积工艺。
10.如权利要求6或7所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度为2nm～10nm。
11.如权利要求6或7所述的半导体结构的形成方法，其特征在于，形成隔离结构之后，还包括：对所述阻挡层进行氧化处理，形成氧化层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述氧化处理的工艺包括热氧化工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层顶部表面高于所述鳍部顶部表面；所述保护层顶部的宽度大于所述隔离凹槽顶部的宽度。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离区两侧分别具有器件区。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离区隔离层的表面低于或齐平于所述器件区隔离结构顶部表面。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，当所述保护层的材料为氧化硅；形成保护层的工艺包括：高密度等离子体化学气相沉积工艺或原子层沉积工艺；
当所述保护层的材料为氮化硅或氮氧化硅时；形成所述保护层的工艺包括化学气相沉积工艺。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，形成初始隔离结构的工艺包括：流体化学气相沉积工艺。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离结构之后，还包括：在所述保护层上形成伪栅极结构；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之后，还包括：在所述栅极结构两侧的鳍部中形成源漏掺杂层，所述隔离结构两侧的鳍部中分别具有所述源漏掺杂层。
20.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括隔离区和器件区，所述隔离区与器件区接触，所述器件区衬底上具有鳍部；
位于所述隔离区衬底上的隔离层，所述隔离层表面低于所述鳍部顶部表面；位于所述隔离层上的保护层，所述保护层完全覆盖所述隔离层顶部表面；
位于所述器件区衬底上的隔离结构，所述隔离结构覆盖所述鳍部部分侧壁，所述隔离结构表面低于所述鳍部顶部表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611073837.4A CN108122965B (zh) | 2016-11-29 | 2016-11-29 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611073837.4A CN108122965B (zh) | 2016-11-29 | 2016-11-29 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108122965A true CN108122965A (zh) | 2018-06-05 |
| CN108122965B CN108122965B (zh) | 2021-03-09 |
Family
ID=62225808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611073837.4A Active CN108122965B (zh) | 2016-11-29 | 2016-11-29 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108122965B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112652528A (zh) * | 2019-10-11 | 2021-04-13 | 长鑫存储技术有限公司 | 埋入式栅极结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594417A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
| US20140117454A1 (en) * | 2012-10-26 | 2014-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with Dummy Gate on Non-Recessed Shallow Trench Isolation (STI) |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN107591364A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107731917A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2016
- 2016-11-29 CN CN201611073837.4A patent/CN108122965B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594417A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
| US20140117454A1 (en) * | 2012-10-26 | 2014-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with Dummy Gate on Non-Recessed Shallow Trench Isolation (STI) |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN107591364A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107731917A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112652528A (zh) * | 2019-10-11 | 2021-04-13 | 长鑫存储技术有限公司 | 埋入式栅极结构及其制作方法 |
| CN112652528B (zh) * | 2019-10-11 | 2022-07-05 | 长鑫存储技术有限公司 | 埋入式栅极结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108122965B (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101653464B1 (ko) | 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법 | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| CN104658897B (zh) | 半导体器件的形成方法 | |
| CN110517989A (zh) | 半导体结构及其形成方法 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN106558614A (zh) | 半导体结构及其形成方法 | |
| CN107785315A (zh) | 半导体结构的形成方法 | |
| TWI681462B (zh) | 在ｖｆｅｔ結構之處理期間在閘極區中長度的控制 | |
| CN107785421A (zh) | 半导体器件的形成方法 | |
| CN103515430B (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN105261566A (zh) | 半导体结构的形成方法 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| CN109950311A (zh) | 半导体结构及其形成方法 | |
| CN107591364A (zh) | 半导体结构及其形成方法 | |
| CN105336793A (zh) | 半导体器件及其形成方法 | |
| CN104425275A (zh) | 半导体结构的形成方法 | |
| CN105632926B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN108122965A (zh) | 半导体结构及其形成方法 | |
| CN109309004A (zh) | 半导体结构及其形成方法 | |
| CN104347508A (zh) | 半导体结构及其形成方法 | |
| CN111508898B (zh) | 半导体器件及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN110098150B (zh) | 半导体结构及其形成方法 | |
| CN109087892B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |