CN103594417A - 互连结构的制作方法 - Google Patents

Abstract

一种互连结构的制作方法，包括：在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物；在氧化物上形成刻蚀阻挡层，浅沟槽被刻蚀阻挡层及氧化物填满；形成有源区；在有源区及刻蚀阻挡层上形成层间介质层，对层间介质层进行干法刻蚀，形成暴露出部分有源区及部分刻蚀阻挡层的沟槽；向沟槽内填充金属。在过刻蚀层间介质层的情况下，刻蚀阻挡层可以阻止等离子体对浅沟槽内氧化物的刻蚀，防止了沟槽的最低点低于有源区的最低点，从而避免了漏电的产生。

Description

互连结构的制作方法

技术领域

本发明涉及半导体制造领域中的互连工艺，特别是涉及一种互连结构的制作方法。

背景技术

在半导体衬底上形成半导体器件（包括有源器件及无源器件）之后，需在半导体衬底上形成互连结构以将各个半导体器件相互连接起来以形成集成电路（IC）。随着集成电路技术的不断进步，半导体技术已经进入20nm技术节点，这给互连结构的制作工艺带来了新的挑战：光刻及刻蚀的难度越来越大。

为此，业界提出了一种互连结构，此互连结构的形成方法为：如图1所示，提供半导体衬底1，在半导体衬底1内形成浅沟槽隔离结构（STI）2及有源区3；在半导体衬底1、浅沟槽隔离结构2及有源区3上形成层间介质层（ILD）4，对层间介质层4进行干法刻蚀，形成暴露出部分有源区3上表面31及部分浅沟槽隔离结构2上表面的第一沟槽51，在过刻蚀层间介质层4的情况下，等离子体会继续刻蚀浅沟槽隔离结构2，形成暴露出有源区3侧壁32的第二沟槽52，第一沟槽51与第二沟槽52连通并构成沟槽5，沟槽5纵向延伸并连接到半导体衬底1上的其它有源区（未图示）；如图2所示，在有源区3的上表面31及侧壁32上形成金属硅化物6，向图1中的沟槽5内填充金属7，形成互连结构。

但是，上述互连结构的制作方法存在一些缺陷：在过刻蚀形成第二沟槽52的过程中，很容易导致第二沟槽52的深度大于有源区3的结深，即沟槽5的最低点低于有源区3的最低点，造成漏电；另外，当第二沟槽52的深度大于有源区3的结深时，有源区3的整个侧壁32会暴露在第二沟槽52中，在形成金属硅化物6的过程中，有源区3的整个侧壁32上会形成金属硅化物，进一步造成漏电的产生。

发明内容

本发明要解决的技术问题是提供一种互连结构的制作方法，以减少漏电的产生。

为解决上述技术问题，本发明提供了一种互连结构的制作方法，包括：

在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物；

在所述氧化物上形成刻蚀阻挡层，所述浅沟槽被所述刻蚀阻挡层及氧化物填满；

形成有源区，所述有源区与所述浅沟槽的侧壁接触；

在所述有源区、刻蚀阻挡层及半导体衬底上形成层间介质层，对所述层间介质层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽；

向所述沟槽内填充金属。

可选地，所述氧化物的材料为氧化硅。

可选地，所述刻蚀阻挡层的材料为氮化硅。

可选地，所述层间介质层的材料为氧化硅。

可选地，在所述氧化物上形成刻蚀阻挡层之后并形成有源区之前，还包括：在半导体衬底上形成伪栅极；在所述伪栅极两侧形成侧墙；

形成所述层间介质层之后并形成所述沟槽之前，还包括：去除所述伪栅极，在所述伪栅极所在位置形成开口；向所述开口内填充高K介电材料及栅极金属。

另外，为解决上述问题，本发明还提供了另一种互连结构的制作方法，包括：

在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物；

在所述氧化物上形成刻蚀阻挡层，在所述刻蚀阻挡层上形成保护层，所述浅沟槽被所述保护层、刻蚀阻挡层及氧化物填满；

形成有源区，所述有源区与所述浅沟槽的侧壁接触；

在所述有源区、刻蚀阻挡层及保护层上形成层间介质层，对所述层间介质层及保护层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽；

向所述沟槽内填充金属。

可选地，所述氧化物的材料为氧化硅。

可选地，所述刻蚀阻挡层的材料为氮化硅。

可选地，所述保护层的材料为氧化硅。

可选地，所述层间介质层的材料为氧化硅。

可选地，在形成所述保护层之后并形成有源区之前，还包括：在衬底上形成伪栅极；在所述伪栅极两侧形成侧墙；

形成所述层间介质层之后并形成所述沟槽之前，还包括：去除所述伪栅极，在所述伪栅极所在位置形成开口；向所述开口内填充高K介电材料及栅极金属。

本发明所提供的互连结构的制作方法包括：在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物；在氧化物上形成刻蚀阻挡层，浅沟槽被刻蚀阻挡层及氧化物填满；形成有源区；在有源区及刻蚀阻挡层上形成层间介质层，对层间介质层进行干法刻蚀，形成暴露出部分有源区及部分刻蚀阻挡层的沟槽；向沟槽内填充金属。在过刻蚀层间介质层的情况下，刻蚀阻挡层可以阻止等离子体对浅沟槽内氧化物的刻蚀，防止了沟槽的最低点低于有源区的最低点，从而避免了漏电的产生。

另外，考虑到刻蚀层间介质层之前的某些工艺步骤可能会刻蚀浅沟槽内的刻蚀阻挡层，以致在刻蚀层间介质层形成沟槽时浅沟槽内的刻蚀阻挡层已经被刻蚀完或刻蚀阻挡层的剩余厚度很小，这样刻蚀阻挡层无法起到刻蚀阻挡的作用，也就无法避免漏电的产生。因此，为了避免上述缺陷可能发生，可在刻蚀阻挡层上形成保护层，使浅沟槽被保护层、刻蚀阻挡层及氧化物填满，所述保护层可以防止刻蚀层间介质层之前的某些工艺步骤刻蚀浅沟槽内的刻蚀阻挡层，这样，在刻蚀层间介质层以形成沟槽的过程中刻蚀阻挡层可以起到良好的刻蚀阻挡作用，避免了漏电的产生。

附图说明

图1至图2是一种互连结构在不同制作阶段的剖视图；

图3是本发明的实施方式一中互连结构的制作流程图；

图4至图10是图3所示流程的一个实施例中互连结构在不同制作阶段的剖视图；

图11是本发明的实施方式二中互连结构的制作流程图；

图12至图20是图11所示流程的一个实施例中互连结构在不同制作阶段的剖视图。

具体实施方式

下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。

实施方式一

图3是本发明的实施方式一中互连结构的制作流程图，图4至图10是图3所示流程的一个实施例中互连结构在不同制作阶段的剖视图，下面将图3及图4至图10结合起来对本发明的技术方案进行详细说明。

首先执行图3中的步骤S1：在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物。

如图4所示，提供半导体衬底10，在半导体衬底10上形成隔离氧化层11、位于隔离氧化层11上的抛光阻挡层12，在抛光阻挡层12上形成图形化光刻胶层（未图示），图形化光刻胶层用于定义浅沟槽在半导体衬底10内的位置。以图形化光刻胶层为掩模对抛光阻挡层12、隔离氧化层11及半导体衬底10进行刻蚀，在半导体衬底10内形成浅沟槽13。然后，去除残余的图形化光刻胶层。

作为一个具体实施例，可利用热氧化法形成隔离氧化层11。

作为一个具体实施例，可利用低压化学气相沉积（LPCVD）法形成抛光阻挡层12，且抛光阻挡层12的材料为氮化硅。

作为一个具体实施例，可利用干法刻蚀形成浅沟槽13。

如图5所示，在浅沟槽13及抛光阻挡层12上形成氧化物，所述氧化物填充在整个浅沟槽13内。对所述氧化物进行化学机械研磨（CMP）处理直至暴露出抛光阻挡层12。去除一定厚度的所述氧化物，所述氧化物变为氧化物14，残留在浅沟槽13内的氧化物14的厚度小于浅沟槽13的深度，换言之，氧化物14未填充满整个浅沟槽13。

作为一个具体实施例，氧化物14可为氧化硅，氧化硅利用化学气相沉积法形成，可利用氢氟酸（HF）来去除所述一定厚度的氧化物。

接着执行图3中的步骤S2：在氧化物上形成刻蚀阻挡层，浅沟槽被刻蚀阻挡层及氧化物填满。

如图6所示，在抛光阻挡层12及氧化物14上形成刻蚀阻挡层15，浅沟槽13被刻蚀阻挡层15及氧化物14填充满。作为一个具体实施例，可利用化学气相沉积或原子层沉积法形成刻蚀阻挡层15。

如图7所示，去除浅沟槽13外多余的刻蚀阻挡层（即抛光阻挡层上的刻蚀阻挡层）之后，图6中的刻蚀阻挡层15变为刻蚀阻挡层151，即仅在氧化物14上形成有刻蚀阻挡层151，浅沟槽13被氧化物14及刻蚀阻挡层151填满。然后，去除抛光阻挡层12及隔离氧化层11。

接着执行图3中的步骤S3：形成有源区，有源区与浅沟槽的侧壁接触。

继续参图7所示，可在半导体衬底10上形成图形化光刻胶层（未图示），向未被图形化光刻胶层覆盖的半导体衬底10区域进行离子注入，以在半导体衬底10内形成有源区20，其作为晶体管的源极及漏极，且有源区20与浅沟槽13的侧壁接触。需根据预形成晶体管的性能要求来设置有源区20的结深，当有源区20的结深较小时，有源区20仅与浅沟槽13内的刻蚀阻挡层151接触，当有源区20的结深较大时，有源区20与浅沟槽13内的刻蚀阻挡层151及氧化物14接触。

在本实施例中，形成有源区20之前，在半导体衬底10上形成图形化光刻胶层（未图示），进行离子注入，以在半导体衬底10内形成掺杂阱17，在掺杂阱17内可以形成半导体器件，如晶体管：去除残余的图形化光刻胶层，在半导体衬底10上形成伪栅极（dummy gate）18，在伪栅极18的两侧形成侧墙19。形成侧墙19之后，可按照前述方法在伪栅极18两侧形成有源区20。

作为一个具体实施例，伪栅极18可利用多晶硅形成，侧墙19可利用氧化硅、氮化硅或氮氧化硅形成，侧墙19的形成方法可为：在伪栅极18及半导体衬底上形成一层侧墙材料，对所述侧墙材料进行回刻（etch back），残留在伪栅极18两侧的侧墙材料构成侧墙19。

接着执行图3中的步骤S4:在有源区、刻蚀阻挡层及半导体衬底上形成层间介质层，对层间介质层进行干法刻蚀，形成暴露出部分有源区及部分刻蚀阻挡层的沟槽。

在本实施例中，结合图7及图8所示，所述层间介质层覆盖在伪栅极18、侧墙19、刻蚀阻挡层151、有源区20及部分半导体衬底10上。对所述层间介质层进行化学机械研磨处理直至露出伪栅极18，所述层间介质层变为层间介质层22。

在形成所述暴露出部分有源区及部分刻蚀阻挡层的沟槽之前，在本实施例中，还包括：继续结合图7及图8所示，去除伪栅极18，在伪栅极18所在位置形成开口23；如图9所示，在图8中的开口23内形成高K介电材料及栅极金属，以形成金属晶体管。

然后，对层间介质层22进行干法刻蚀，以在层间介质层22内形成沟槽24，在过刻蚀层间介质层22的情况下，刻蚀阻挡层151可以阻止等离子体对浅沟槽13内氧化物14的刻蚀，防止了沟槽24的最低点低于有源区20的最低点（即防止了有源区20的整个侧壁暴露在沟槽24内），从而避免了漏电的产生。由上述可知，利用气体对层间介质层22时，层间介质层22与刻蚀阻挡层151的刻蚀选择比应该大于1，相对于层间介质层22，当刻蚀阻挡层151的刻蚀速率越小时其所起的刻蚀阻挡作用越明显。

在一个具体实施例中，层间介质层22的材料为氧化硅，刻蚀阻挡层151的材料为氮化硅。当然，刻蚀阻挡层151也可以利用其它刻蚀阻挡材料形成，但需说明的是，由于刻蚀阻挡层151填充在浅沟槽13内，其作为浅沟槽隔离结构的一部分，因此，刻蚀阻挡层151需利用绝缘材料形成。

在本实施例中，在层间介质层22中形成沟槽24之后，还包括：在暴露于沟槽24内的有源区20及刻蚀阻挡层151上沉积金属（未图示），进行退火，有源区20的硅能与金属发生反应并生成金属硅化物，刻蚀掉没有发生反应的金属，在有源区20上形成金属硅化物（未图示）。

最后执行图3中的步骤S5：向沟槽内填充金属。

如图10所示，向图9中的沟槽24内填充金属27，形成互连结构。所述金属27可为钨、铝或铜，可利用电镀法形成所述金属27。互连结构可将有源区20及半导体衬底10上的其它有源区（未图示）连接起来，以形成集成电路。

需说明的是，本实施例中是以金属晶体管为例来说明本发明互连结构的制作方法，在其它实施例中也可以以其它半导体器件为例来说明互连结构的制作方法，这时需根据所述半导体器件的结构并在不脱离本发明构思的前提下来相应调整上述实施例中的某些工艺步骤。

利用上述方法制作互连结构的过程中，刻蚀层间介质层之前的某些工艺步骤可能会刻蚀浅沟槽内的刻蚀阻挡层（例如，当伪栅极两侧的侧墙的材料为氮化硅时，在形成侧墙的同时等离子体也会刻蚀刻蚀阻挡层），以致在刻蚀层间介质层形成沟槽时浅沟槽内的刻蚀阻挡层已经被刻蚀完或刻蚀阻挡层的剩余厚度很小，这样刻蚀阻挡层无法起到刻蚀阻挡的作用，也就无法避免漏电的产生。因此，为了避免上述缺陷可能发生，一种方法是增加浅沟槽内刻蚀阻挡层的厚度，另一种方法是在刻蚀阻挡层上形成保护层，所述保护层可以防止刻蚀层间介质层之前的某些工艺步骤刻蚀浅沟槽内的刻蚀阻挡层，这样，在刻蚀层间介质层以形成沟槽的过程中刻蚀阻挡层可以起到良好的刻蚀阻挡作用，避免了漏电的产生。具体的，在实施方式二中介绍这种方法。

实施方式二

图11是本发明的实施方式二中互连结构的制作流程图，图12至图20是图11所示流程的一个实施例中互连结构在不同制作阶段的剖视图，下面将图11及图12至图20结合起来对本发明的技术方案进行详细说明。

首先执行图11中的步骤S11：在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物。

如图12所示，提供半导体衬底10，在半导体衬底10上形成隔离氧化层11、位于隔离氧化层11上的抛光阻挡层12，在抛光阻挡层12上形成图形化光刻胶层（未图示），图形化光刻胶层用于定义浅沟槽在半导体衬底10内的位置。以图形化光刻胶层为掩模对抛光阻挡层12、隔离氧化层11及半导体衬底10进行刻蚀，在半导体衬底10内形成浅沟槽13。然后，去除残余的图形化光刻胶层。

作为一个具体实施例，可利用热氧化法形成隔离氧化层11。

作为一个具体实施例，可利用低压化学气相沉积（LPCVD）法形成抛光阻挡层12，且抛光阻挡层12的材料为氮化硅。

作为一个具体实施例，可利用干法刻蚀形成浅沟槽13。

如图13所示，在浅沟槽13及抛光阻挡层12上形成氧化物，所述氧化物填充在整个浅沟槽13内。对所述氧化物进行化学机械研磨（CMP）处理直至暴露出抛光阻挡层12。去除一定厚度的所述氧化物，所述氧化物变为氧化物14，残留在浅沟槽13内的氧化物14的厚度小于浅沟槽13的深度，换言之，氧化物14未填充满整个浅沟槽13。

作为一个具体实施例，氧化物14可为氧化硅，氧化硅利用化学气相沉积法形成，可利用氢氟酸（HF）来去除所述一定厚度的氧化物。

接着执行图11中的步骤S12：在氧化物上形成刻蚀阻挡层，在刻蚀阻挡层上形成保护层，浅沟槽被保护层、刻蚀阻挡层及氧化物填满。

如图14所示，在抛光阻挡层12及氧化物14上形成刻蚀阻挡层15，刻蚀阻挡层15的厚度小于浅沟槽13的深度与氧化物14的厚度之差。由于刻蚀阻挡层15的厚度小于浅沟槽13的深度与氧化物14的厚度之差，因此，刻蚀阻挡层15与氧化物14的厚度之和小于浅沟槽13的深度，换言之，浅沟槽13未被刻蚀阻挡层15及氧化物14填满。在形成刻蚀阻挡层15的过程中，未被氧化物14填充的浅沟槽13侧壁上覆盖有刻蚀阻挡层15。作为一个具体实施例，可利用化学气相沉积或原子层沉积法形成刻蚀阻挡层15。

如图15所示，在刻蚀阻挡层15上形成保护层16，形成保护层16之后，保护层16可与刻蚀阻挡层15及氧化物14一起将浅沟槽13填满。作为一个具体实施例，保护层16的材料为氧化硅，可利用化学气相沉积法形成保护层16。

如图16所示，对保护层16进行化学机械研磨处理直至露出刻蚀阻挡层15，经过化学机械研磨处理后的保护层16成为保护层161。在化学机械研磨处理的过程中，刻蚀阻挡层15用作抛光阻挡层。

结合图16及图17所示，去除浅沟槽13外多余的刻蚀阻挡层15及保护层161（即抛光阻挡层上的刻蚀阻挡层及保护层）之后，刻蚀阻挡层15成为刻蚀阻挡层151，保护层161成为保护层162，即仅在氧化物14上形成刻蚀阻挡层151，浅沟槽13被氧化物14、刻蚀阻挡层151及保护层162填满。然后，去除抛光阻挡层12及隔离氧化层11。

接着执行图11中的步骤S13：形成有源区，有源区与浅沟槽的侧壁接触。

继续参图17所示，可在半导体衬底10上形成图形化光刻胶层（未图示），向未被图形化光刻胶层覆盖的半导体衬底10区域进行离子注入，以在半导体衬底10内形成有源区20，其作为晶体管的源极及漏极，且有源区20与浅沟槽13的侧壁接触。需根据预形成晶体管的性能要求来设置有源区20的结深，当有源区20的结深较小时，有源区20仅与浅沟槽13内的刻蚀阻挡层151接触，当有源区20的结深较大时，有源区20与浅沟槽13内的刻蚀阻挡层151及氧化物14接触。

在本实施例中，形成有源区20之前，在半导体衬底10上形成图形化光刻胶层（未图示），进行离子注入，以在半导体衬底10内形成掺杂阱17，在掺杂阱17内可以形成半导体器件，如晶体管：去除残余的图形化光刻胶层，在半导体衬底10上形成伪栅极（dummy gate）18，在伪栅极18的两侧形成侧墙19。形成侧墙19之后，可按照前述方法在伪栅极18两侧形成有源区20。

作为一个具体实施例，伪栅极18可利用多晶硅形成，侧墙19可利用氧化硅、氮化硅或氮氧化硅形成，侧墙19的形成方法可为：在伪栅极18及半导体衬底上形成一层侧墙材料，对所述侧墙材料进行回刻（etch back），残留在伪栅极18两侧的侧墙材料构成侧墙19。在回刻形成侧墙19时，浅沟槽13内的保护层162可以保护层162下方的刻蚀阻挡层151不被刻蚀。

接着执行图11中的步骤S14:在有源区、刻蚀阻挡层及保护层上形成层间介质层，对层间介质层及保护层进行干法刻蚀，形成暴露出部分有源区及部分刻蚀阻挡层的沟槽。

在本实施例中，结合图17及图18所示，所述层间介质层22覆盖在伪栅极18、侧墙19、刻蚀阻挡层151、保护层162、有源区20及部分半导体衬底10上。对所述层间介质层进行化学机械研磨处理直至露出伪栅极18，所述层间介质层变为层间介质层22。

在形成所述暴露出部分有源区及部分刻蚀阻挡层的沟槽之前，在本实施例中，还包括：去除伪栅极18，在伪栅极18所在位置形成开口23；如图19所示，在图18中的开口23内形成高K介电材料及栅极金属，以形成金属晶体管。

然后，对层间介质层22进行干法刻蚀，以在层间介质层22内形成沟槽24，在过刻蚀层间介质层22的情况下，等离子体会继续刻蚀保护层162，形成与沟槽24连通的沟槽25，沟槽24与沟槽25构成沟槽26，但保护层162下方的刻蚀阻挡层151可以阻止等离子体对浅沟槽13内氧化物14的刻蚀，防止了沟槽26的最低点（即沟槽25的最低点）低于有源区20的最低点（即防止了有源区20的整个侧壁暴露在沟槽26内），从而避免了漏电的产生。由上述可知，利用气体刻蚀保护层162时，保护层162与刻蚀阻挡层151的刻蚀选择比应该大于1，在一个具体实施例中，保护层162的材料为氧化硅，刻蚀阻挡层151的材料为氮化硅。当然，刻蚀阻挡层151也可以利用其它刻蚀阻挡材料形成。但需说明的是，由于刻蚀阻挡层151及保护层162填充在浅沟槽13内，其作为浅沟槽隔离结构的一部分，因此，刻蚀阻挡层151及保护层162需利用绝缘材料形成。

在本实施例中，在层间介质层22中形成沟槽24之后，还包括：在暴露于沟槽26内的有源区20及刻蚀阻挡层151上沉积金属（未图示），进行退火，有源区20的硅能与金属发生反应并生成金属硅化物，刻蚀掉没有发生反应的金属，在有源区20上形成金属硅化物（未图示）。

最后执行图11中的步骤S15：向沟槽内填充金属。

如图20所示，向图19中的沟槽26内填充金属27，形成互连结构。所述金属27可为钨、铝或铜，可利用电镀法形成所述金属27。互连结构可将有源区20及半导体衬底10上的其它有源区（未图示）连接起来，以形成集成电路。

需说明的是，本实施例中是以金属晶体管为例来说明本发明互连结构的制作方法，在其它实施例中也可以以其它半导体器件为例来说明互连结构的制作方法，这时需根据所述半导体器件的结构并在不脱离本发明构思的前提下来相应调整上述实施例中的某些工艺步骤。另外，当本实施例中的金属晶体管替换为其它半导体器件时，需相应调整保护层的材料，以使保护层可以防止刻蚀层间介质层之前的某些工艺步骤刻蚀浅沟槽内的刻蚀阻挡层。

由于实施方式二中浅沟槽内的保护层可以保护刻蚀阻挡层不被刻蚀，故实施方式二中浅沟槽内的刻蚀阻挡层厚度可小于实施方式一中浅沟槽内的刻蚀阻挡层厚度。

综上所述，本发明所提供的互连结构的制作方法包括：在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物；在氧化物上形成刻蚀阻挡层，浅沟槽被刻蚀阻挡层及氧化物填满；形成有源区；在有源区及刻蚀阻挡层上形成层间介质层，对层间介质层进行干法刻蚀，形成暴露出部分有源区及部分刻蚀阻挡层的沟槽；向沟槽内填充金属。在过刻蚀层间介质层的情况下，刻蚀阻挡层可以阻止等离子体对浅沟槽内氧化物的刻蚀，防止了沟槽的最低点低于有源区的最低点，从而避免了漏电的产生。

另外，考虑到刻蚀层间介质层之前的某些工艺步骤可能会刻蚀浅沟槽内的刻蚀阻挡层，以致在刻蚀层间介质层形成沟槽时浅沟槽内的刻蚀阻挡层已经被刻蚀完或刻蚀阻挡层的剩余厚度很小，这样刻蚀阻挡层无法起到刻蚀阻挡的作用，也就无法避免漏电的产生。因此，为了避免上述缺陷可能发生，可在刻蚀阻挡层上形成保护层，使浅沟槽被保护层、刻蚀阻挡层及氧化物填满，所述保护层可以防止刻蚀层间介质层之前的某些工艺步骤刻蚀浅沟槽内的刻蚀阻挡层，这样，在刻蚀层间介质层以形成沟槽的过程中刻蚀阻挡层可以起到良好的刻蚀阻挡作用，避免了漏电的产生。

上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (11)

1.一种互连结构的制作方法，其特征在于，包括：

在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物；

在所述氧化物上形成刻蚀阻挡层，所述浅沟槽被所述刻蚀阻挡层及氧化物填满；

形成有源区，所述有源区与所述浅沟槽的侧壁接触；

在所述有源区、刻蚀阻挡层及半导体衬底上形成层间介质层，对所述层间介质层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽；

向所述沟槽内填充金属。

2.根据权利要求1所述的方法，其特征在于，所述氧化物的材料为氧化硅。

3.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅。

4.根据权利要求3所述的方法，其特征在于，所述层间介质层的材料为氧化硅。

5.根据权利要求1所述的方法，其特征在于，在所述氧化物上形成刻蚀阻挡层之后并形成所述有源区之前，还包括：在半导体衬底上形成伪栅极；在所述伪栅极两侧形成侧墙；

形成所述层间介质层之后并形成所述沟槽之前，还包括：去除所述伪栅极，在所述伪栅极所在位置形成开口；向所述开口内填充高K介电材料及栅极金属。

6.一种互连结构的制作方法，其特征在于，包括：

在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物；

在所述氧化物上形成刻蚀阻挡层，在所述刻蚀阻挡层上形成保护层，所述浅沟槽被所述保护层、刻蚀阻挡层及氧化物填满；

形成有源区，所述有源区与所述浅沟槽的侧壁接触；

在所述有源区、刻蚀阻挡层及保护层上形成层间介质层，对所述层间介质层及保护层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽；

向所述沟槽内填充金属。

7.根据权利要求6所述的方法，其特征在于，所述氧化物的材料为氧化硅。

8.根据权利要求6所述的方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅。

9.根据权利要求8所述的方法，其特征在于，所述保护层的材料为氧化硅。

10.根据权利要求9所述的方法，其特征在于，所述层间介质层的材料为氧化硅。

11.根据权利要求9所述的方法，其特征在于，在形成所述保护层之后并形成所述有源区之前，还包括：在衬底上形成伪栅极；在所述伪栅极两侧形成侧墙；

形成所述层间介质层之后并形成所述沟槽之前，还包括：去除所述伪栅极，在所述伪栅极所在位置形成开口；向所述开口内填充高K介电材料及栅极金属。

Images