CN101211769B - 栅极结构制造方法 - Google Patents

栅极结构制造方法 Download PDF

Info

Publication number
CN101211769B
CN101211769B CN2006101482454A CN200610148245A CN101211769B CN 101211769 B CN101211769 B CN 101211769B CN 2006101482454 A CN2006101482454 A CN 2006101482454A CN 200610148245 A CN200610148245 A CN 200610148245A CN 101211769 B CN101211769 B CN 101211769B
Authority
CN
China
Prior art keywords
dielectric layer
grid
etching
grid structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101482454A
Other languages
English (en)
Other versions
CN101211769A (zh
Inventor
张海洋
刘乒
张世谋
马擎天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2006101482454A priority Critical patent/CN101211769B/zh
Publication of CN101211769A publication Critical patent/CN101211769A/zh
Application granted granted Critical
Publication of CN101211769B publication Critical patent/CN101211769B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种栅极结构制造方法，包括：在半导体基底上形成第一介质层；沉积栅层，所述栅层覆盖所述第一介质层；刻蚀所述栅层；沉积第二介质层，所述第二介质层覆盖所述栅层；沉积第三介质层，所述第三介质层覆盖所述第二介质层；刻蚀所述第三介质层；湿法刻蚀所述第二介质层；去除所述第三介质层。利用干法、湿法混合的方法形成侧墙，且通过选用不同的介质材料分别作为第一介质层及第二介质层，可通过选择对所述第一介质层及第二介质层具有高刻蚀选择比的刻蚀溶液而实现用以形成侧墙的介质层的分步去除，可不造成源漏形成前对栅氧化层的损伤。

Description

栅极结构制造方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种栅极结构及其制造方法。
背景技术
图1为说明现有技术中栅极结构的结构示意图，如图1所示，现行的栅极结构通常通过在半导体基底10上首先形成栅氧化层11，进而在所述栅氧化层上形成栅极13及环绕栅极的侧墙12后形成。对于包含多个栅极结构的半导体器件，相邻栅极结构间存在线缝。当前的集成电路制造过程中，通过在形成栅极结构后，交替沉积互连的层间介质层和金属层形成半导体器件。
然而，实际生产发现，在形成栅极结构后沉积第一层间介质层，即金属前绝缘层(Pre-Metal Dielectric，PMD)时，PMD层在填充栅极结构间线缝时易产生孔洞。此孔洞在经历后续平整化过程后，易造成导电材料对线缝的填充，进而易导致此导电材料向器件内部的扩散，此导电材料向器件导电沟道区的扩散会使导电沟道内电子处于禁带中的状态，致使导电沟道内少数载流子发生越迁，最终导致器件漏电流过大；此导电材料向浅沟槽隔离区的扩散易引发浅沟槽隔离区隔离失效，继而增加浅沟槽隔离区漏电流；更严重的是，导电材料对线缝的填充，极易造成不同栅极结构间线缝的导通，继而引发集成电路器件失效。
分析认为，此孔洞是由于器件特征尺寸的减小导致栅极结构间线缝的深宽比增加，继而导致现行沉积工艺的线缝填充能力受到限制造成的。由此，如何降低栅极结构间线缝的深宽比以使PMD层无孔洞地填充栅极结构间线缝成为本领域技术人员面临的主要问题。
显然，降低通孔的深宽比以对通孔进行无孔洞填充的方法对如何使PMD层无孔洞地填充栅极结构间线缝能够给予一定的技术启示。当前，业界普遍认同改变通孔结构，即扩大通孔开口的方法为解决通孔填充孔洞问题的指导方向。
专利号为“Z198105790.x”的中国专利中提供了一种通过扩大通孔开口以解决通孔填充孔洞问题的通孔刻蚀方法。将此方法应用于沉积PMD层的过程中，即利用具有同步沉积-溅蚀能力的HDP沉积PMD层或利用沉积-刻蚀-沉积工艺沉积PMD层时，随着器件尺寸的逐渐减小，为保证PMD层无孔洞地填充栅极结构间线缝，对沉积、溅蚀/刻蚀工艺参数的控制变得更为严格，且愈发难以实现。由此，如何扩大栅极结构间线缝成为解决PMD层线缝填充问题的关键。
发明内容
本发明提供了一种栅极结构制造方法，可获得具有更大的线缝深宽比的栅极结构；本发明提供了一种栅极结构，可借以扩大所述栅极结构间线缝。
本发明提供的一种栅极结构制造方法，包括：
在半导体基底上形成第一介质层；
沉积栅层，所述栅层覆盖所述第一介质层；
刻蚀所述栅层；
沉积第二介质层，所述第二介质层覆盖所述栅层；
沉积第三介质层，所述第三介质层覆盖所述第二介质层；
刻蚀所述第三介质层；
湿法刻蚀所述第二介质层；
去除所述第三介质层。
所述第一介质层材料为二氧化硅；所述栅层材料包含多晶硅或由多晶硅与金属硅化物组成的混合物；所述第二介质层材料包含掺杂铪的二氧化硅或二氧化铪。
所述第一介质层材料包含掺杂铪的二氧化硅或二氧化铪；所述栅层材料为金属；所述第二介质层材料为二氧化硅。
所述第三介质层材料为氮化硅、氮氧化硅或氮化硅与氮氧化硅的组合；刻蚀所述第二介质层的刻蚀溶液对所述第二介质层和所述第一介质层具有高刻蚀选择比。
本发明提供的一种栅极结构，包括：位于半导体基底上的第一介质层、位于所述第一介质层上的栅极及环绕所述栅极的第二介质层，所述第二介质层覆盖所述栅极侧壁及部分第一介质层，所述第二介质层具有L型剖面。
所述第一介质层材料为二氧化硅；所述栅层材料包含多晶硅或由多晶硅与金属硅化物组成的混合物；所述第二介质层材料包含掺杂铪的二氧化硅或二氧化铪。
所述第一介质层材料包含掺杂铪的二氧化硅或二氧化铪；所述栅层材料为金属；所述第二介质层材料为二氧化硅。
与现有技术相比，本发明具有以下优点：
1.通过形成L型侧墙，可在保证器件性能稳定的同时增大栅极结构间线缝；
2.利用干法、湿法混合的方法形成侧墙，可不造成源漏形成前对栅氧化层的损伤；
3.通过选用不同的介质材料分别作为第一介质层及第二介质层，可通过选择对所述第一介质层及第二介质层具有高刻蚀选择比的刻蚀溶液而实现用以形成侧墙的介质层的分步去除，且不造成源漏形成前对栅氧化层的损伤。
附图说明
图1为现有技术中栅极结构示意图；
图2A～2H为说明本发明实施例的栅极结构制造流程示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
应用本发明方法制造栅极结构的步骤包括：在半导体基底上形成第一介质层；沉积栅层，所述栅层覆盖所述第一介质层；刻蚀所述栅层；沉积第二介质层，所述第二介质层覆盖所述栅层；沉积第三介质层，所述第三介质层覆盖所述第二介质层；刻蚀所述第三介质层；湿法刻蚀所述第二介质层；去除所述第三介质层。
图2A～2H为说明本发明实施例的栅极结构制造流程示意图，如图所示，应用本发明方法制造栅极结构的具体步骤包括：
步骤201：如图2A所示，在半导体基底10上形成第一介质层20。
所述半导体基底为已定义器件有源区并已完成浅沟槽隔离的半导体衬底。所述第一介质层为栅氧化层，所述栅氧化层材料包含二氧化硅(SiO2)、掺杂铪(Hf)的二氧化硅或具有高介电常数的介质材料，如二氧化铪(Hf O2)等。所述形成第一介质层的方法选用热氧化法或CVD方法。
步骤202：如图2B所示，沉积栅层30，所述栅层覆盖所述第一介质层20。
所述第一介质层材料为二氧化硅时，所述栅层优选地由多晶硅或由多晶硅与金属硅化物等材料组合而成；所述第一介质层材料为具有高介电常数的介质材料，如二氧化铪等或掺杂铪的二氧化硅时，所述栅层优选地由金属构成。
步骤203：如图2C所示，刻蚀所述栅层30，以形成栅极31。
步骤204：如图2D所示，沉积第二介质层40，所述第二介质层覆盖所述栅层30。
所述第一介质层材料为二氧化硅时，所述第二介质层材料为具有高介电常数的介质材料，如二氧化铪等或掺杂铪的二氧化硅；所述第一介质层材料为具有高介电常数的介质材料，如二氧化铪等或掺杂铪的二氧化硅时，所述第二介质层材料为二氧化硅。
通过选用不同的介质材料分别作为第一介质层及第二介质层，可通过选择对所述第一介质层及第二介质层具有高刻蚀选择比的刻蚀溶液而实现用以形成侧墙的介质层的分步去除，且不造成源漏形成前对栅氧化层的损伤。
步骤205：如图2E所示，沉积第三介质层50，所述第三介质层50覆盖所述第二介质层40。
所述第一介质层材料为二氧化硅时，所述第三介质层材料为氮化硅、氮氧化硅中的一种或其组合；所述第一介质层材料为具有高介电常数的介质材料，如二氧化铪等或掺杂铪的二氧化硅时，所述第三介质层材料为氮化硅、氮氧化硅或氮化硅与氮氧化硅的组合。
步骤206：如图2F所示，刻蚀所述第三介质层50。
所述刻蚀方法可选用干法刻蚀工艺，所述刻蚀后的第三介质层用以形成后续刻蚀所述第二介质层以形成环绕所述栅极的侧墙时所需的硬掩膜。
步骤207：如图2G所示，湿法刻蚀所述第二介质层40。
所述第一介质层材料为二氧化硅时，所述刻蚀工艺利用第一刻蚀溶液进行，所述第一刻蚀溶液选用稀释的氢氟酸溶液，所述第一刻蚀溶液对所述第二介质层和所述第一介质层具有高刻蚀选择比，如25∶1。显然，所述第一刻蚀溶液对所述第三介质层材料同样具有高的刻蚀选择比，使得在湿法刻蚀所述第二介质层时，所述第一介质层及第三介质层材料表面所受的损伤可忽略不计。
所述第一介质层材料为具有高介电常数的介质材料，如二氧化铪等或掺杂铪的二氧化硅时，所述刻蚀工艺利用第二刻蚀溶液进行，所述第二刻蚀溶液选用稀释的氢氟酸溶液，所述第二刻蚀溶液对所述第二介质层和所述第一介质层具有高刻蚀选择比，如100∶1。显然，所述第一刻蚀溶液对所述第三介质层材料同样具有高的刻蚀选择比，使得在湿法刻蚀所述第二介质层时，所述第一介质层及第三介质层材料表面所受的损伤可忽略不计。
步骤208：如图2H所示，去除所述第三介质层50。
所述去除所述第三介质层工艺利用第四刻蚀溶液进行，所述第四刻蚀溶液选用热磷酸。反应温度范围为：150～170摄氏度，优选为160摄氏度；所述刻蚀溶液百分比浓度小于或等于5％；刻蚀速率及刻蚀反应时间根据产品要求及工艺条件确定。
应用本发明提供的方法可制造具有L型侧墙的栅极结构，通过形成L型侧墙，可在保证器件性能稳定的同时增大栅极结构间线缝。
应用本发明提供的方法制造的栅极结构，至少包括：位于半导体基底上的第一介质层、位于所述第一介质层上的栅极及环绕所述栅极的第二介质层，所述第二介质层覆盖所述栅极侧壁及部分第一介质层，所述第二介质层具有L型剖面。
所述半导体基底为已定义器件有源区并已完成浅沟槽隔离的半导体衬底。所述第一介质层材料包含二氧化硅、掺杂铪的二氧化硅或具有高介电常数的介质材料，如二氧化铪等。
所述第一介质层材料为二氧化硅时，所述栅层优选地由多晶硅或由多晶硅与金属硅化物等材料组合而成；所述第二介质层材料为具有高介电常数的介质材料，如二氧化铪等或掺杂铪的二氧化硅；所述第三介质层材料为氮化硅、氮氧化硅中的一种或其组合。
所述第一介质层材料为具有高介电常数的介质材料，如二氧化铪等或掺杂铪的二氧化硅时，所述栅层优选地由金属构成；所述第二介质层材料为二氧化硅；所述第三介质层材料为氮化硅、氮氧化硅或氮化硅与氮氧化硅的组合。
通过形成L型侧墙，可在保证器件性能稳定的同时增大栅极结构间线缝。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims (9)

1.一种栅极结构制造方法，包括：
在半导体基底上形成第一介质层；
沉积栅层，所述栅层覆盖所述第一介质层；
刻蚀所述栅层形成栅极；
沉积第二介质层，所述第二介质层覆盖所述栅极；
沉积第三介质层，所述第三介质层覆盖所述第二介质层；
刻蚀所述第三介质层；
利用刻蚀后的第三介质层作为硬掩膜湿法刻蚀所述第二介质层，刻蚀所述第二介质层的刻蚀溶液对所述第二介质层和所述第一介质层具有高刻蚀选择比，所述刻蚀溶液对所述第二介质层和所述第三介质层也具有高刻蚀选择比；
去除所述刻蚀后的第三介质层，从而刻蚀后的第二介质层成为L型侧墙。
2.根据权利要求1所述的栅极结构制造方法，其特征在于：所述第一介质层材料为二氧化硅。
3.根据权利要求2所述的栅极结构制造方法，其特征在于：所述栅层材料包含多晶硅。
4.根据权利要求3所述的栅极结构制造方法，其特征在于：所述栅层材料是由所述多晶硅与金属硅化物组成的混合物。
5.根据权利要求3或4所述的栅极结构制造方法，其特征在于：所述第二介质层材料包含掺杂铪的二氧化硅或二氧化铪。
6.根据权利要求1所述的栅极结构制造方法，其特征在于：所述第一介质层材料包含掺杂铪的二氧化硅或二氧化铪。
7.根据权利要求6所述的栅极结构制造方法，其特征在于：所述栅层材料为金属。
8.根据权利要求7所述的栅极结构制造方法，其特征在于：所述第二介质层材料为二氧化硅。
9.根据权利要求5或8所述的栅极结构制造方法，其特征在于：所述第三介质层材料为氮化硅、氮氧化硅或氮化硅与氮氧化硅的组合。
CN2006101482454A 2006-12-28 2006-12-28 栅极结构制造方法 Expired - Fee Related CN101211769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101482454A CN101211769B (zh) 2006-12-28 2006-12-28 栅极结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101482454A CN101211769B (zh) 2006-12-28 2006-12-28 栅极结构制造方法

Publications (2)

Publication Number Publication Date
CN101211769A CN101211769A (zh) 2008-07-02
CN101211769B true CN101211769B (zh) 2010-08-18

Family

ID=39611684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101482454A Expired - Fee Related CN101211769B (zh) 2006-12-28 2006-12-28 栅极结构制造方法

Country Status (1)

Country Link
CN (1) CN101211769B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799225A (zh) * 2020-09-08 2020-10-20 中芯集成电路制造(绍兴)有限公司 半导体器件的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420123A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 通过湿法刻蚀调节栅极侧壁层特征尺寸的工艺
CN103177955B (zh) * 2013-02-20 2015-08-26 上海华力微电子有限公司 一种实现可剥离侧壁的制程方法
CN104900514B (zh) * 2015-06-29 2018-10-16 上海华力微电子有限公司 侧墙的形成方法
CN106531629B (zh) * 2016-12-23 2019-03-12 武汉新芯集成电路制造有限公司 一种侧墙回刻工艺
CN107342240B (zh) * 2017-06-08 2020-12-25 上海华力微电子有限公司 一种检测晶圆表面氮化硅残留的方法
CN108231812A (zh) * 2018-01-24 2018-06-29 德淮半导体有限公司 晶体管及其制造方法以及cmos图像传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601725A (zh) * 2003-09-22 2005-03-30 国际商业机器公司 一种互补金属氧化物半导体及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601725A (zh) * 2003-09-22 2005-03-30 国际商业机器公司 一种互补金属氧化物半导体及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799225A (zh) * 2020-09-08 2020-10-20 中芯集成电路制造(绍兴)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN101211769A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
US8039326B2 (en) Methods for fabricating bulk FinFET devices having deep trench isolation
US8148784B2 (en) Semiconductor device having first and second device isolation layers formed of different insulation materials
KR100473733B1 (ko) 반도체 소자 및 그의 제조방법
CN101211769B (zh) 栅极结构制造方法
US7557422B2 (en) Semiconductor device with STI structure
US8354345B2 (en) Method for forming side contact in semiconductor device through self-aligned damascene process
CN103985711A (zh) 具有减少的寄生电容量的FinFET及其制造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
KR20090067576A (ko) 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
CN102024761A (zh) 用于形成半导体集成电路器件的方法
EP2284870A1 (en) Method for forming a floating gate non-volatile memory cell
CN211480025U (zh) 一种晶体管结构
CN101515585B (zh) 快闪存储器件及其制造方法
KR20070000758A (ko) 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법
US20130224944A1 (en) Methods for fabricating integrated circuits using tailored chamfered gate liner profiles
US7402487B2 (en) Process for fabricating a semiconductor device having deep trench structures
CN101202221A (zh) 栅极结构、包含栅极结构的器件及其制造方法
CN113675143B (zh) 埋入式字线结构制备方法
CN104517884B (zh) 一种制作半导体器件的方法
CN101330006A (zh) 栅极结构及其制造方法
CN103594417A (zh) 互连结构的制作方法
CN110828465B (zh) 非易失性存储器装置及其制造方法
KR100792371B1 (ko) 반도체소자의 벌브형 리세스 게이트 및 그의 제조 방법
CN107527815B (zh) 外延层的制作方法
KR100739974B1 (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20181228