CN111653567B - Dram器件及其制造方法 - Google Patents

Abstract

本发明涉及一种DRAM器件及其制造方法，属于半导体技术领域，解决了现有技术中厚Si₃N₄层会降低H离子的渗透率，影响氢退火的效果的问题。DRAM器件包括：半导体衬底，包括存储区和外围区；沟槽，嵌入所述存储区和所述外围区之间；刻蚀阻挡层，位于所述沟槽中；隔离区，位于所述沟槽中的所述刻蚀阻挡层上方；以及着陆焊盘，位于存储区中，其中，所述刻蚀阻挡层延伸到所述着陆焊盘上。实现了提高H离子的渗透率并改善氢退火的效果。

Description

DRAM器件及其制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种DRAM器件及其制造方法。

背景技术

存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等。在DRAM器件的制造中，为了提高金属配线相互的电气连接特性以及硅衬底与金属配线的电气连接特性、提高器件的特性和可靠性、提高制造时的成品率需要进行氢退火，氢退火是非常重要的工艺，例如，在动态随机存储器(Dynamic Random-AccessMemory，DRAM)中，器件层间绝缘层或栅极介电层中的氧化硅与半导体衬底界面附近的硅之间存在悬空键，而导致层间绝缘层或栅极介电层与半导体衬底之间存在界面能级，通过该界面能级使漏电流从扩散层流向半导体村底，而使DRAM的器件特性恶化。在氢退火中，向界面提供氢，通过氢使悬空键终结，而能够降低界面能级。

现有技术中的隔离介质层采用较厚的Si₃N₄层，而Si₃N₄层会降低H离子的渗透率，影响氢退火的效果，从而降低DRAM的稳定性。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种DRAM器件及其制造方法，用以解决现有的厚Si₃N₄层降低H离子的渗透率，影响氢退火的效果问题。

一方面，本发明实施例提供了一种DRAM器件，包括：半导体衬底，包括存储区和外围区；沟槽，嵌入所述存储区和所述外围区之间；刻蚀阻挡层，位于所述沟槽中；隔离区，位于所述沟槽中的所述刻蚀阻挡层上方；以及着陆焊盘，位于存储区中，其中，所述刻蚀阻挡层延伸到所述着陆焊盘上。

上述技术方案的有益效果如下：通过在着陆焊盘上厚度较薄的共形刻蚀阻挡层既能够起到隔离作用，防止水、氧等腐蚀性物质穿过，同时能够作为电容器制造过程的刻蚀阻挡层，因此通过形成刻蚀阻挡层可以省略现有技术中的Si₃N₄层及其相关工艺，能够节约生产成本，显著减少生产时间，提高生产效率。

基于上述器件的进一步改进，所述存储区包括：位线；位线侧墙，位于所述位线的侧壁上；存储节点接触件，位于相邻的位线侧墙之间；以及所述着陆焊盘，位于所述存储节点接触件上。

基于上述器件的进一步改进，DRAM器件包括电容器，所述电容器的下电极穿过所述刻蚀阻挡层与所述着陆焊盘电连接。

基于上述器件的进一步改进，DRAM器件包括：位线盖层，位于所述位线上方；盖层材料层，位于所述外围区中并与所述存储区的所述位线盖层相对应，其中，所述沟槽嵌入所述位线盖层和所述盖层材料层之间。

基于上述器件的进一步改进，DRAM器件包括焊盘材料层，位于所述外围区中并与所述存储区的所述着陆焊盘相对应，其中，所述沟槽嵌入所述着陆焊盘和所述焊盘材料层之间，并且所述焊盘材料层位于所述盖层材料层上方。

基于上述器件的进一步改进，DRAM器件包括：后端介质层，位于所述隔离区上方并且在所述外围区中位于所述刻蚀阻挡层上方。

基于上述器件的进一步改进，所述隔离区和所述后端介质层的材料包括SiO₂。

基于上述器件的进一步改进，所述刻蚀阻挡层的材料为Si₃N₄或SiBN。

基于上述器件的进一步改进，DRAM器件还包括位于所述盖层材料层下方的层间介质层。

另一方面，本发明实施例提供了一种DRAM器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括存储区和外围区，其中，所述存储区上具有着陆焊盘，在所述存储区和所述外围区之间形成沟槽；在所述沟槽和所述着陆焊盘上形成刻蚀阻挡层；以及在所述沟槽中的所述刻蚀阻挡层上方填充隔离材料，以形成所述存储区和所述外围区之间的隔离区。

基于上述器件的进一步改进，在所述存储区和所述外围区之间形成沟槽包括：在所述存储区上形成位线、位线侧墙、位线盖层，并且在所述外围区上形成与所述位线盖层相对应的盖层材料层；在所述存储区上形成存储节点接触件和所述着陆焊盘，并且在所述盖层材料层上形成焊盘材料层；以及蚀刻所述焊盘材料层和盖层材料层以形成沟槽。

基于上述器件的进一步改进，DRAM器件的制造方法还包括：在形成所述刻蚀阻挡层之后，形成穿过所述刻蚀阻挡层并与所述着陆焊盘接触的电容器。

基于上述器件的进一步改进，DRAM器件的制造方法还包括：在形成所述电容器之后，在所述隔离区和所述外围区上形成后端介质层。

基于上述器件的进一步改进，DRAM器件的制造方法还包括：在形成所述后端介质层后进行退火工艺。

基于上述器件的进一步改进，所述退火工艺为氢退火工艺。

基于上述器件的进一步改进，所述氢退火的温度为100-1000℃，时间为1-60min。

基于上述器件的进一步改进，采用共形沉积工艺形成所述刻蚀阻挡层，其中，所述沉积工艺的温度为400-500℃，TEOS的流量为20-1000sccm，以及沉积时间为10-1000s。

基于上述器件的进一步改进，所述隔离区和所述后端介质层的材料包括SiO₂。

基于上述器件的进一步改进，所述刻蚀阻挡层的材料为Si₃N₄或SiBN。

与现有技术相比，本发明至少可实现如下有益效果之一：

1、通过在金属焊盘上方形成厚度较薄的共形刻蚀阻挡层，该共形的刻蚀阻挡层既能够起到隔离作用，防止水、氧等腐蚀性物质穿过，同时能够作为电容器制造过程的蚀刻阻挡层，因此通过形成该共形的刻蚀阻挡层可以省略沉积Si₃N₄层和Si₃N₄层的平坦化工艺步骤，显著减少生产时间，提高生产效率；同时能够节约生产成本，例如，生产成本节约了10％-20％，生产效率提高了20％-40％。

2、通过控制刻蚀阻挡层的厚度，保证刻蚀阻挡层的厚度较薄，能够提高H离子的渗透率，改善氢退火的效果，提高制造时的成品率，保证DRAM器件的稳定性。

3、通过在沟槽中的刻蚀阻挡层上填充氧化物层(例如SiO₂)，氢退火工艺实施过程中，与现有工艺中的Si₃N₄层相比(Si₃N₄层有着高的薄膜密度，Si-N化学键的强度比Si-O键强)，H离子在Si₃N₄层中难以有效穿过而损失；然而在本申请的实施例中，H离子在氧化物层中会有效穿过，因此能够保证氢退火的效果，提高制造时的成品率，保证DRAM器件的稳定性。

本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为根据本发明实施例的DRAM器件的截面图。

图2为根据本发明实施例的DRAM器件的制造方法的流程图；

图3为根据本发明实施例的DRAM器件的制造过程中的中间阶段的截面图；

图4为根据本发明实施例的DRAM器件的制造过程中的中间阶段的截面图；

图5为根据本发明实施例的DRAM器件的制造过程中的中间阶段的截面图；

图6为根据本发明实施例的DRAM器件的结构示意图；

图7为根据本发明实施例对DRAM器件中的后端介质层进行氢退火的结构示意图

图8为现有工艺制造的DRAM器件的结构示意图；

图9为现有工艺的Si₃N₄层降低H离子的渗透率的示意图；

图10为根据本发明实施例的H离子的渗透示意图；以及

图11为根据本发明实施例的H离子的渗透而获得的结构示意图。

附图标记：

102-存储区；104-外围区；106-隔离区；108-位线；110-位线侧墙；112-位线盖层；114-存储节点接触件；116-着陆焊盘；118-刻蚀阻挡层；120-电容器的下电极；122-层间介质层；124-盖层材料层；126-焊盘材料层；128-后端介质层；132-开口；134-沟槽；818-刻蚀阻挡层；836-Si₃N₄层

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

本发明的一个具体实施例，公开了一种DRAM器件，如图1所示。DRAM器件包括：半导体衬底，包括存储区102和外围区104；本文中所称的存储区是指形成有存储单元阵列的区域，外围区是指形成有逻辑器件的区域。

存储区102上包括多个位线108、位于位线两侧的位线侧墙110和位线上方的位线盖层112。图1中位线个数仅为示例的，其不作为对方案本身的限制。位线两侧的位线侧墙和上方的位线盖层，材料均为绝缘材料，以避免位线108与存储节点接触件114接触。

为了与存储节点电连接，在相邻的位线侧墙110之间设置有存储节点接触件114；存储节点接触件114可以选择含金属的材料以增加其导电性。存储节点接触件114上方包括着陆焊盘116。着陆焊盘116与存储节点接触件114电连接，以用于电连接DRAM中的电容器电极。着陆焊盘可以包括对应的多个凸起，以及在多个着陆焊盘中对应的两个相邻凸起着陆焊盘之间开口132。

在外围区104的衬底上方包括层间介质层122，该层间介质层122的材料可以为SiO₂或其他介质材料，并且，其顶面可以高于位线的顶面，以使外围区104的焊盘材料层126与半导体衬底间隔开。在该层间介质层上方可以包括盖层材料层124。盖层材料层124上还可以包括与存储区102的着陆焊盘116相对应的焊盘材料层126。

外围区104的盖层材料层124的位置和外形尺寸与存储区102的位线盖层112的位置和外形尺寸相对应，材质可以相同，例如均可以为SiN。外围区104的焊盘材料层126的位置和外形尺寸与存储区102的着陆焊盘116的位置和外形尺寸相对应。

位线盖层112和盖层材料层124之间、着陆焊盘116与焊盘材料层126之间嵌入有沟槽134，沟槽底部为层间介质层122的顶部。通过层间介质层122、其上的沟槽134以及填充在其中的隔离材料能够将存储区102与外围区104更好隔离。

在沟槽134中包括刻蚀阻挡层118，并且该刻蚀阻挡层118延伸到着陆焊盘116上。刻蚀阻挡层118的材料可以为Si₃N₄或SiBN，厚度可以为10-50nm。

通过在着陆焊盘上厚度较薄的共形刻蚀阻挡层既能够起到隔离作用，防止水、氧等腐蚀性物质穿过，同时能够作为电容器制造过程的刻蚀阻挡层。因此通过形成刻蚀阻挡层可以省略现有技术中的Si₃N₄层及其相关工艺，能够节约生产成本，显著减少生产时间，提高生产效率。

存储区102上还包括电容器，电容器的下电极120穿过刻蚀阻挡层118与着陆焊盘116电连接，示例性的，电容器的数量与着陆焊盘凸起数量相对应，每一电容器的下电极穿过刻蚀阻挡层118与着陆焊盘116的一个凸起的顶部接触形成电连接。图1中的示意出了一个电容器，其可以为柱形或圆筒形等电容器构造，通过下电极、介质层和上电极形成(附图中未示出)。电容器能够通过着陆焊盘116、存储节点接触件114与晶体管电连接以实现形成存储单元的存储功能。

沟槽134中的刻蚀阻挡层118上方包括隔离区106。DRAM器件还包括后端介质层128，位于外围区104和隔离区106中，并且位于刻蚀阻挡层118上方，具体地位于所述隔离区106上方并且在所述外围区104中位于所述刻蚀阻挡层118上方。隔离区106和后端介质层128的材料可以为SiO₂。

隔离区106、后端介质层128和层间介质层122的材料包括氢退火后的SiO₂，因此不存在悬空键。

本发明的一个具体实施例，公开了一种DRAM器件的制造方法，图2至图7示出了根据本说明书的实施例制造该DRAM器件的具体流程。

如图2所示，提供半导体衬底。该半导体衬底可以为各种形式，例如，Si衬底，化合物半导体衬底等。半导体衬底仅在图2中示出，在其他附图中省略该半导体衬底。

如图2所示，在半导体衬底上包括存储区102和外围区104。

首先，在半导体衬底上形成DRAM芯片的各种结构，包括存储区102上的掩埋阵列晶体管(BACT)和外围区104上的控制晶体管。接着在存储区102上顺序形成位线108，在外围区104上形成层间介质层122，该层间介质层122的材料可以为SiO₂，其顶面可以高于位线的顶面。接着，在位线上方形成位线盖层112，并且在外围区104上形成与位线盖层112相对应的盖层材料层124。位线盖层112和盖层材料层124材质相同，例如均为氮化硅，两者顶部齐平，可以同步形成。通过蚀刻存储区102的位线盖层112至半导体衬底中，以在存储区102中形成位线108、位线两侧的位线侧墙110和位线上方的位线盖层112。

接下来，如图3所示，在存储区102上相邻的位线侧墙110之间形成存储节点接触件114。存储节点接触件114位于半导体衬底的顶面上方并接触半导体衬底的顶面。在位线盖层112和存储节点接触件114上形成着陆焊盘116，并且在外围区盖层材料层124上形成焊盘材料层126，其中，着陆焊盘116用于与存储节点接触件114电连接，并且着陆焊盘可以包括对应的多个凸起，以及在多个着陆焊盘中对应的两个相邻凸起着陆焊盘之间开口132。最后，蚀刻焊盘材料层126和盖层材料层124以形成沟槽134，具体地，蚀刻焊盘材料层106和盖层材料层124并在层间介质层122的顶面处停止蚀刻，以形成露出层间介质层122的顶面的沟槽134，沟槽嵌入存储区102和外围区104之间。

如图4所示，形成着陆焊盘116后，在沟槽134和着陆焊盘116上形成刻蚀阻挡层118。刻蚀阻挡层形成在位线盖层112、着陆焊盘116、多个开口132、沟槽134、焊盘材料层126和盖层材料层124上方，刻蚀阻挡层的材料可以为Si₃N₄或SiBN，优选厚度为10-50nm。为了便于控制该刻蚀阻挡层118的厚度，采用共形沉积工艺形成该刻蚀阻挡层。沉积工艺的温度为400-500℃，TEOS(正硅酸乙酯)的流量为20-1000sccm，以及沉积时间为10-1000s。具体地，着陆焊盘116上形成刻蚀阻挡层118，使得完全填充存储区102中的多个开口132。另外，沟槽的宽度大于多个开口中的每个开口的宽度。在沟槽134上形成刻蚀阻挡层118，使得刻蚀阻挡层118形成为厚度均匀的刻蚀阻挡层118。该刻蚀阻挡层减小隔离区中的Si₃N₄或SiBN的厚度，从而有助于在后续的退火工艺中，H离子在氧化物层中会有效穿过，因此能够保证氢退火的效果。

在形成刻蚀阻挡层118之后，形成穿过刻蚀阻挡层118并与着陆焊盘116接触的电容器，如图5所示。参考图5，该电容器包括电容器的下电极、介质层以及上电极(附图中未示出)，下电极穿过刻蚀阻挡层118与着陆焊盘116电连接；介质层将下电极与上电极(附图中未示出)隔开。

如图6所示，在沟槽134中的刻蚀阻挡层118上方填充隔离材料，以形成存储区102和外围区104之间的隔离区106。

如图6所示，在形成隔离区106之后，在隔离区102和外围区104上形成后端介质层128。

具体的，隔离区106和后端介质层128的材料可以为SiO₂。可以采用TEOS-O₃来沉积SiO₂层，此时，由于O₃具有比氧气更高的反应活性，可以在低温(例如，400-500℃)常压(760T)下进行沉积，或者在低温(例如，400-500℃)亚常压(600T)下进行沉积，能够节省能源，提高效率，且沉积的SiO₂层均匀性好，具有作为绝缘介质优异的电学特性，且对于高深宽比沟槽具有良好的覆盖填充性能，能够保证填满沟槽134。

沉积后端介质层128还可以采用常规的HDP CVD(高密度等离子体化学气相沉积)工艺。

需要说明的是，填充Flowable Oxide(可流动的氧化硅)膜质作为牺牲膜之后，还需要对氧化硅进行CMP(化学机械平坦化)工艺，使得后端介质层的顶面为平坦顶面。

如图7所示，在形成后端介质层128后，进行退火工艺，其中，该退火工艺为氢(氢离子)退火工艺。具体地，后端介质层128、隔离区106、和刻蚀阻挡层118下方的层间介质层122的材料均为SiO₂，对后端介质层128、隔离区106、和刻蚀阻挡层118下方的层间介质层122进行氢退火工艺。氢退火的温度为100-1000℃，时间为1-60min。由于刻蚀阻挡层118的厚度较薄，且沟槽134中主要填充的是SiO₂，在氢退火工艺实施过程中，H离子在SiO₂层中会有效穿过，因此能够保证对刻蚀阻挡层118下方的层间介质层122氢退火的效果。然而，在如图8所示的现有工艺中，刻蚀阻挡层818下方的Si₃N₄层836有着高的薄膜密度，Si-N化学键的强度比Si-O键强，氢退火工艺实施过程中，H离子在Si₃N₄层中难以有效穿过而损失。因此，根据本发明实施例的氢退火工艺参数的控制简单，例如，退火温度100-1000℃，退火时间1-60min，相较于传统工艺的400-500℃，20-30min，提高了H离子的移动，有助于界面悬挂键的消除。

本发明的DRAM器件的制造方法与现有的工艺相比，省略了形成Si₃N₄层和对Si₃N₄层进行平坦化的工艺步骤，节省了时间和成本，同时，氢退火的工艺参数要求也不苛刻，降低了氢退火的温度，减少了氢退火时间，整体来说，成本节约10％-20％，效率提高20％-40％。

另外，在如图9所示的现有技术中，由于Si-N化学键的强度比Si-O键强，氢退火工艺实施过程中，H离子在Si₃N₄层中难以有效穿过而损失。在如图10至图11所示的本发明的实施例中，氢退火工艺实施过程中，H离子在二氧化硅层中会有效穿过，通过氢使悬挂键终结，而能够降低界面能级，提高器件的稳定性。因此，采用本发明的制造方法制备的DRAM器件的氢退火工艺效果更好，经过氢退火后，性能更加稳定，可靠性明显提高。

与现有技术相比，本发明至少可实现如下有益效果之一：

1、通过在金属焊盘上方形成厚度较薄的共形刻蚀阻挡层，该共形的刻蚀阻挡层既能够起到隔离作用，防止水、氧等腐蚀性物质穿过，同时能够作为电容器制造过程的蚀刻阻挡层，因此通过形成该共形的刻蚀阻挡层可以省略沉积Si₃N₄层和Si₃N₄层的平坦化工艺步骤，显著减少生产时间，提高生产效率；同时能够节约生产成本，例如，生产成本节约了10％-20％，生产效率提高了20％-40％。

2、通过控制刻蚀阻挡层的厚度，保证刻蚀阻挡层的厚度较薄，能够缓解对H离子的渗透率的降低，提高氢退火的效果，提高制造时的成品率，保证DRAM器件的稳定性。

3、通过在沟槽中的刻蚀阻挡层上填充氧化物层(例如SiO₂)，氢退火工艺实施过程中，与现有工艺中的Si₃N₄层相比(Si₃N₄层有着高的薄膜密度，Si-N化学键的强度比Si-O键强)，H离子在Si₃N₄层中难以有效穿过而损失；然而在本申请的实施例中，H离子在氧化物层中会有效穿过，因此能够保证氢退火的效果，提高制造时的成品率，保证DRAM器件的稳定性。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (14)

1.一种DRAM器件，其特征在于，包括：

半导体衬底，包括存储区和外围区；

沟槽，嵌入所述存储区和所述外围区之间；

刻蚀阻挡层，位于所述沟槽中；

隔离区，位于所述沟槽中的所述刻蚀阻挡层上方；

着陆焊盘，位于存储区中，其中，所述刻蚀阻挡层延伸到所述着陆焊盘上；以及

后端介质层，位于所述隔离区上方并且在所述外围区中位于所述刻蚀阻挡层上方，其中，所述隔离区和所述后端介质层的材料包括氢退火后的SiO₂。

2.根据权利要求1所述的DRAM器件，其特征在于，所述存储区包括：

位线；

位线侧墙，位于所述位线的侧壁上；

存储节点接触件，位于相邻的位线侧墙之间；以及

所述着陆焊盘，位于所述存储节点接触件上。

3.根据权利要求1所述的DRAM器件，其特征在于，包括电容器，所述电容器的下电极穿过所述刻蚀阻挡层与所述着陆焊盘电连接。

4.根据权利要求2所述的DRAM器件，其特征在于，包括：

位线盖层，位于所述位线上方；

盖层材料层，位于所述外围区中并与所述存储区的所述位线盖层相对应，其中，所述沟槽嵌入所述位线盖层和所述盖层材料层之间。

5.根据权利要求4所述的DRAM器件，其特征在于，包括焊盘材料层，位于所述外围区中并与所述存储区的所述着陆焊盘相对应，其中，所述沟槽嵌入所述着陆焊盘和所述焊盘材料层之间，并且所述焊盘材料层位于所述盖层材料层上方。

6.根据权利要求1所述的DRAM器件，其特征在于，所述刻蚀阻挡层的材料为Si₃N₄或SiBN。

7.根据权利要求4所述的DRAM器件，其特征在于，还包括位于所述盖层材料层下方的层间介质层。

8.一种DRAM器件的制造方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括存储区和外围区，其中，所述存储区上具有着陆焊盘，在所述存储区和所述外围区之间形成沟槽；

在所述沟槽和所述着陆焊盘上形成刻蚀阻挡层；

在所述沟槽中的所述刻蚀阻挡层上方填充隔离材料，以形成所述存储区和所述外围区之间的隔离区；以及

在所述隔离区和所述外围区上形成后端介质层，其中，所述隔离区和所述后端介质层的材料包括SiO₂。

9.根据权利要求8所述的DRAM器件的制造方法，其特征在于，在所述存储区和所述外围区之间形成沟槽包括：

在所述存储区上形成位线、位线侧墙、位线盖层，并且在所述外围区上形成与所述位线盖层相对应的盖层材料层；

在所述存储区上形成存储节点接触件和所述着陆焊盘，并且在所述盖层材料层上形成焊盘材料层；以及

蚀刻所述焊盘材料层和盖层材料层以形成沟槽。

10.根据权利要求9所述的DRAM器件的制造方法，其特征在于，还包括：

在形成所述刻蚀阻挡层之后，形成穿过所述刻蚀阻挡层并与所述着陆焊盘接触的电容器。

11.根据权利要求8所述的DRAM器件的制造方法，其特征在于，还包括：在形成所述后端介质层后进行氢退火工艺。

12.根据权利要求11所述的DRAM器件的制造方法，其特征在于，所述氢退火的温度为100-1000℃，时间为1-60min。

13.根据权利要求8所述的DRAM器件的制造方法，其特征在于，采用共形沉积工艺形成所述刻蚀阻挡层，其中，所述沉积工艺的温度为400-500℃，TEOS的流量为20-1000sccm，以及沉积时间为10-1000s。

14.根据权利要求8所述的DRAM器件的制造方法，其特征在于，所述刻蚀阻挡层的材料为Si₃N₄或SiBN。

Images