CN111668155A - 图形化方法及其形成的半导体器件 - Google Patents

图形化方法及其形成的半导体器件 Download PDF

Info

Publication number
CN111668155A
CN111668155A CN201910172860.6A CN201910172860A CN111668155A CN 111668155 A CN111668155 A CN 111668155A CN 201910172860 A CN201910172860 A CN 201910172860A CN 111668155 A CN111668155 A CN 111668155A
Authority
CN
China
Prior art keywords
mask layer
layer
area
forming
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910172860.6A
Other languages
English (en)
Other versions
CN111668155B (zh
Inventor
施维
胡友存
汤霞梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910172860.6A priority Critical patent/CN111668155B/zh
Publication of CN111668155A publication Critical patent/CN111668155A/zh
Application granted granted Critical
Publication of CN111668155B publication Critical patent/CN111668155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种图形化方法及其形成的半导体器件，方法包括：提供待刻蚀层，待刻蚀层包括若干分立沿第一方向排布的第一区，相邻第一区之间具有第二区，相邻第一区和第二区之间具有第三区；在待刻蚀层上形成第一掩膜层；在第一掩膜层表面形成第二掩膜层；去除第一区的第二掩膜层；去除第三区的第二掩膜层和第一掩膜层，在第一掩膜层内形成第一凹槽；在第一凹槽内形成隔离层；去除第二区的第二掩膜层；在第一区的第一掩膜层上形成沿第二方向贯穿第一区第一分割掩膜层，第二方向垂直于第一方向；在第二区的第一掩膜层上形成沿第二方向贯穿第二区的第二分割掩膜层；以第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层。所述图形化方法的可靠性得到提高。

Description

图形化方法及其形成的半导体器件
技术领域
本发明涉及半导体制造领域，尤其涉及一种图形化方法及其形成的半导体器件。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有的图形化工艺的可靠性较差。
发明内容
本发明解决的问题是提供一种图形化方法及其形成的半导体器件，以提高图形化方法的可靠性。
为解决上述问题，本发明提供一种图形化方法，包括：提供待刻蚀层，所述待刻蚀层包括若干分立沿第一方向排布的第一区，相邻第一区之间具有第二区，相邻第一区和第二区之间具有第三区；在所述第一区、第二区和第三区上形成第一掩膜层；在所述第一掩膜层表面形成第二掩膜层；去除第一区的第二掩膜层；去除第三区的第二掩膜层和第一掩膜层，在第一掩膜层内形成第一凹槽；在所述第一凹槽内形成隔离层；去除第二区的第二掩膜层；去除第一区的第二掩膜层后，在第一区的第一掩膜层上形成第一分割掩膜层，所述第一分割掩膜层沿第二方向贯穿第一区，第二方向垂直于第一方向；去除第二区的第二掩膜层后，在第二区的第一掩膜层上形成第二分割掩膜层，所述第二分割掩膜层沿第二方向贯穿第二区；以第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层。
可选的，所述隔离层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
可选的，所述隔离层的厚度为10nm～60nm。
可选的，去除第一区的第二掩膜层的过程中，去除第三区的第二掩膜层。
可选的，所述第一凹槽的形成方法包括：去除部分第二掩膜层，在第二掩膜层内形成第一开口，所述第一开口暴露出第一区和第三区的第一掩膜层；形成第一开口后，在第二掩膜层上和第一开口内形成第一阻挡层，所述第一阻挡层内具有第二开口，所述第二开口暴露出第二区的第二掩膜层表面和第三区的第一掩膜层表面；形成第一阻挡层后，以所述第二掩膜层和第一阻挡层为掩膜，刻蚀第一掩膜层，在所述第一掩膜层内形成第一凹槽；刻蚀第一掩膜层后，去除第一阻挡层。
可选的，形成第一分割掩膜层后，形成隔离层；所述第一凹槽的形成方法还包括：形成第一开口后，形成第一阻挡层前，在第一开口内形成第一分割掩膜层。
可选的，所述第一阻挡层的形成方法包括：在第二掩膜层上和第一开口内形成初始第一阻挡层；在初始第一阻挡层上形成图形化的第一光刻胶层，所述第一光刻胶层暴露出第二区的第二掩膜层表面和第三区的第一掩膜层表面；以第一光刻胶层为掩膜刻蚀初始第一阻挡层直至暴露出第二区的第二掩膜层表面和第三区的第一掩膜层表面，使初始第一阻挡层形成第一阻挡层；以第一光刻胶层为掩膜刻蚀初始第一阻挡层后，去除第一光刻胶层。
可选的，所述第一阻挡层的材料包括：底部抗反射涂层。
可选的，去除第二区的第二掩膜层后，在第一凹槽内形成隔离层；所述隔离层的形成方法包括：在所述第一凹槽内、第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层上形成初始隔离层；回刻蚀所述初始隔离层，直至暴露出第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层表面，形成所述隔离层。
可选的，形成所述初始隔离层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
可选的，形成隔离层后，形成第一分割掩膜层。
可选的，所述待刻蚀层还包括：周边区，所述周边区包围第一区、第二区和第三区；所述第一掩膜层覆盖周边区待刻蚀层表面；以周边区第二掩膜层、第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层。
可选的，还包括：在第一区边缘的第一掩膜层上形成第一边缘掩膜层。
可选的，形成第一分割掩膜层过程中，形成第一边缘掩膜层。
可选的，所述第一分割掩膜层和第一边缘掩膜层的形成方法包括：在所述隔离层、第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层上形成第二阻挡层，所述第二阻挡层内具有第三开口和第四开口，所述第三开口沿第二方向贯穿第一区，且所述第三开口位于第一区中间位置，所述第四开口位于第一区沿第二方向的边缘位置，且所述第四开口沿第二方向贯穿第一区；在所述第三开口内、第四开口内和第二阻挡层上形成第一初始掩膜层；平坦化所述第一初始掩膜层直至暴露出第二阻挡层表面，在第三开口内形成第一分割掩膜层，在第四开口内形成第一边缘掩膜层；平坦化所述第一初始掩膜层后，去除第二阻挡层。
可选的，还包括：在第二区边缘的第一掩膜层上形成第二边缘掩膜层。
可选的，形成第二分割掩膜层过程中，形成第二边缘掩膜层。
可选的，所述第二分割掩膜层和第二边缘掩膜层的形成方法包括：在所述隔离层、第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层上形成第三阻挡层，所述第三阻挡层内具有第五开口和第六开口，所述第五开口沿第二方向贯穿第二区，且所述第五开口位于第二区中间位置，所述第六开口位于第二区沿第二方向的边缘位置，且所述第六开口沿第二方向贯穿第二区；在所述第五开口内、第六开口内和第三阻挡层上形成第二初始掩膜层；平坦化所述第二初始掩膜层直至暴露出第三阻挡层表面，在第五开口内形成第二分割掩膜层，在第六开口内形成第二边缘掩膜层；平坦化所述第二初始掩膜层后，去除第三阻挡层。
可选的，还包括：以第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层，在所述第一掩膜层内形成第一槽和第二槽，所述第一槽位于第一区内，第一槽分别位于第一分割掩膜层沿第二方向的两侧，所述第二槽位于第二区内，且第二槽分别位于第二分割掩膜层沿第二方向的两侧；形成第一槽和第二槽后，刻蚀第一槽底部的待刻蚀层，在待刻蚀层的第一区中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层的第二区中形成第二目标槽；在第一目标槽中形成第一互联层；在第二目标槽中形成第二互联层。
本发明还提供一种采用上述任意一种方法所形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的图形化方法中，通过在第三区形成隔离层，所述隔离层隔离第一区和第二区的第一掩膜层，隔离层与第一掩膜层的表面齐平；第一分割掩膜层位于第一区的第一掩膜层上，第二分割掩膜层位于第二区的第一掩膜层上，周边区的第二掩膜层位于周边区第一掩膜层上，因此，刻蚀第一掩膜层之前，第三区的隔离层、第一分割掩膜层、第二分割掩膜层、第一区和第二区的第一掩膜层的表面平坦，因此定义第一槽和第二槽位置的光刻材料在较为平坦的材料上形成，这样利于对光刻材料的曝光过程，提高了图形化方法的可靠性。
附图说明
图1至图7是一种图形化方法进行过程中的结构示意图；
图8至图38是本发明一实施例中图形化方法进行过程中的结构示意图。
具体实施方式
正如背景技术所述，现有的图形化方法的可靠性较差。
图1至图7是一种半导体器件形成过程的结构示意图。
参考图1和图2，图1为半导体器件的俯视图，图2为图1中切割线A-A1的截面图，提供基底100，所述基底100包括互联区A0和包围互联区A0的周边区B0，互联区A0包括若干分立的第一区A01和若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间排布，相邻的第一区A01和第二区A02邻接；在所述基底100的互联区A0和周边区B0上形成第一初始掩膜层111；在所述第一初始掩膜层111表面形成第二初始掩膜层110。
参考图3，去除第一区A01上的第二初始掩膜层110，在第二初始掩膜层110内形成第一凹槽101。
参考图4，去除部分第二区A02上的第二初始掩膜层110，在第二初始掩膜层110内形成第二分割槽102，所述第二分割槽102将第二区A02的第二初始掩膜层110在第二方向上分割，第二方向与第一方向垂直。
参考图5，形成第二分割槽102后，在第一凹槽101的侧壁形成掩膜侧墙120，在形成掩膜侧墙120的过程中，在第二分割槽102中形成填充掩膜层130。
参考图6，形成填充掩膜层130和掩膜侧墙120后，在第一凹槽101内形成第一分割掩膜层140，所述第一分割掩膜层140将第一凹槽101在第二方向分割。
参考图7，形成第一分割掩膜层140后，去除填充掩膜层130两侧的第二区A02上的第二初始掩膜层110，形成第二凹槽；形成第二凹槽后，以第一分割掩膜层140、填充掩膜层130、掩膜侧墙120和周边区B0上的第二初始掩膜层110为掩膜，刻蚀第一初始掩膜层111，在所述第一初始掩膜层111内形成第一主凹槽和第二主凹槽，所述第一主凹槽暴露出基底100第一区A01表面，所述第二主凹槽暴露出基底100第二区A02表面。
由于第一区的第一分割掩膜层形成第一凹槽之后形成，因此形成第一分割掩膜层的过程中的第一分割槽在形成第一凹槽之后，形成第一分割槽过程中所用到的光刻材料需要填充在第一凹槽中，导致不利于对定义第一分割槽位置的光刻材料的曝光过程。若在形成第一凹槽之前形成第一分割槽，那么定义第一凹槽位置的光刻材料需要填充在第一分割槽中，那么不利于对定义第一凹槽位置的光刻材料的曝光过程。综上，导致图形化工艺的可靠性较差。
在此基础上，本发明提供一种图形化方法，提供待刻蚀层，在所述待刻蚀层上形成第一掩膜层，通过在第三区形成隔离层，所述隔离层隔离第一区和第二区的第一掩膜层，隔离层与第一掩膜层的表面齐平；第一分割掩膜层位于第一区的第一掩膜层上，第二分割掩膜层位于第二区的第一掩膜层上，周边区的第二掩膜层位于周边区第一掩膜层上，第三区的隔离层、第一分割掩膜层、第二分割掩膜层、第一区和第二区的第一掩膜层的表面平坦，因此定义第一槽和第二槽位置的光刻材料在较为平坦的材料上形成，这样利于对光刻材料的曝光过程，所述图形化方法的可靠性得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图38是本发明一实施例中图形化方法进行过程中的结构示意图。
参考图8，提供待刻蚀层200，所述待刻蚀层200包括若干分立沿第一方向排布的第一区A1，相邻第一区A1之间具有第二区A2，相邻第一区A1和第二区A2之间具有第三区A3。
所述待刻蚀层200还包括：周边区B，所述周边区B包围第一区A1、第二区A2和第三区A3。
若干第一区A1沿第一方向X排布，若干第二区A2沿第一方向X排布，若干第三区A3沿第一方向X排布。
相邻的第一区A1之间仅具有一个第二区A2，相邻的第二区A2之间仅具有一个第一区A1。
本实施例中，以三个第一区A1、四个第二区A2作为示例。在其他实施例中，第一区和第二区的数量可以选择其他的数值。
在其他实施例中，第一区和第二区的数量相等。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
参考图9，图9为图8基础上的示意图；在所述待刻蚀层200的互联区A和周边区B上形成第一掩膜层210；在第一掩膜层表面形成第二掩膜层220。
本实施例中，还包括：在形成第一掩膜层210之前，在所述待刻蚀层200上形成底层硬掩膜层；形成底层硬掩膜层后，在底层硬掩膜层上形成第一掩膜层210；在第一掩膜层210上形成第二掩膜层220。
本实施例中，底层硬掩膜层与待刻蚀层200接触，第一掩膜层210与底层硬掩膜层接触，第二掩膜层220与第一掩膜层210接触。
所述底层硬掩膜层的材料包括氮化钛。
所述第一掩膜层210的材料包括多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
所述第二掩膜层220的材料包括氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
本实施例中，所述第一掩膜层210选用的材料均属于硬掩膜材料。
本实施例中，第一掩膜层210的材料为多晶硅，第二掩膜层220的材料为氧化硅。
所述底层硬掩膜层的作用包括：底层硬掩膜层作为刻蚀停止层；所述底层硬掩膜层作为后续平坦化互联膜的停止层；所述底层掩膜层为材料为硬掩膜材料，因此后续刻蚀第一硬掩膜层210形成第一槽和第二槽时，底层掩膜层的刻蚀损耗较小，底层掩膜层中图形传递到待刻蚀层200中的过程中，图形传递的稳定性较高。
本实施例中，底层硬掩膜层、第一掩膜层210和第二掩膜层220的材料互不相同。
接着，去除第一区A1的第二掩膜层220；去除第三区A3的第二掩膜层220和第一掩膜层210，在第一掩膜层210内形成第一凹槽。所述第一凹槽的形成方法请参考图10至图20。
参考图10和图11，图10为图9基础上的示意图，图11为图10中切割线M-N的截面图；去除第一区A1的第二掩膜层220；去除第三区A3的第二掩膜层220。
本实施例中，去除第一区A1的第二掩膜层220的过程中，去除第三区A3的第二掩膜层220。
具体为，去除部分第二掩膜层220，在第二掩膜层220内形成第一开口202，所述第一开口202暴露出第一区A1和第三区A3的第一掩膜层210、以及部分周边区B的第一掩膜层210。
所述第一开口202位于第一区A1和第三区A3。因此所述第一开口202的尺寸较大，光刻难度较低。
在一实施例中，形成第一开口202后，在第一开口202内形成第一分割掩膜层；形成第一分割掩膜层后，形成第一凹槽。
所述第一开口202的形成方法包括：在所述第二掩膜层220表面形成图形化层，所述图形化层暴露出第一区和第三区的第二掩膜层220表面；以所述图形化层为掩膜，刻蚀所述第二掩膜层220直至暴露出第一掩膜层210，形成所述第一开口202；刻蚀所述第二掩膜层220后，去除图形化层。
所述图形化层的材料包括光刻胶。
去除所述图形化层的工艺为灰化工艺。
形成第一开口202后，在第二掩膜层220上和第一开口202内形成第一阻挡层，所述第一阻挡层内具有第二开口，所述第二开口暴露出第二区A2的第二掩膜层220表面和第三区A3的第一掩膜层210表面。
所述第一阻挡层的形成方法，请参考图12至图17。
参考图12、图13和图14，图12为图10基础上的示意图，图13为图12中切割线M-N的截面图，图14为图12中切割线M1-N1的截面图；在第二掩膜层220上和第一开口202内形成初始第一阻挡层203；在初始第一阻挡层203上形成图形化的第一光刻胶层204。
所述第一光刻胶层204为形成第一阻挡层的掩膜层。
所述第一光刻胶层204内具有第一光刻开口，所述第一光刻开口暴露出第二区A2和第三区A3上的初始第一阻挡层203表面。
所述初始第一阻挡层203位后续形成第一阻挡层提供材料层。
形成所述初始第一阻挡层203的工艺包括：旋涂工艺。
参考图15、图16和图17，图15为图12基础上的示意图，图16为图15中切割线M-N的截面图，图17为图15中切割线M1-N1的截面图；以第一光刻胶层204为掩膜刻蚀初始第一阻挡层203，直至暴露出第二区A2的第二掩膜层220表面和第三区A3的第一掩膜层210表面，形成第二开口231，且使初始第一阻挡层203形成第一阻挡层230。
本实施例中，还包括，以第一光刻胶层204为掩膜刻蚀初始第一阻挡层203后，去除第一光刻胶层204。
去除所述第一光刻胶层204的工艺为干刻工艺或湿刻工艺。
所述第一阻挡层230为形成第一凹槽的掩膜层之一。
所述第一阻挡层230的材料包括：底部抗反射涂层。
所述第一阻挡层230的材料与第一掩膜层210不同，能够保证刻蚀第一掩膜层210时，第一阻挡层230的刻蚀损耗较小，图形传递的稳定性较高。
第一开口202与第二开口231重叠的区域为第三区A3，此时第一区A1的第一掩膜层210上具有第一阻挡层230，第二区A2的第一掩膜层210上具有第二掩膜层220，暴露出第三区A3的第一掩膜层210表面，因此，为后续去除第三区A3的第一掩膜层210提供条件。
参考图18、图19和图20，图18为图15基础上的示意图，图19为图18中切割线M-N的截面图，图20为图18中切割线M1-N1的截面图；形成第一阻挡层230后，以所述第二掩膜层220和第一阻挡层230为掩膜，刻蚀第一掩膜层210，在所述第一掩膜层210内形成第一凹槽240。
具体为，刻蚀去除第三区A3上的第一掩膜层210，在所述第一掩膜层210内形成第一凹槽240，所述第一凹槽240位于第三区A3上，暴露出第三区A3的待刻蚀层200表面。
刻蚀第一掩膜层210的工艺为干刻工艺或湿刻工艺。
所述第二掩膜层220的材料与第一掩膜层210的材料不同，所述第一阻挡层230的材料与第一掩膜层210的材料也不同。选择对第一掩膜层210刻蚀速度较快，对第二掩膜层220和第一阻挡层230刻蚀速度较慢的刻蚀参数，能保证在去除第一掩膜层210的基础上，对第二掩膜层220和第一阻挡层230损耗较小。
本实施例中，还包括：刻蚀第一掩膜层210后，去除第一阻挡层230。
去除第一阻挡层230的工艺为干刻工艺或湿刻工艺。
本实施例中，所述第一凹槽240暴露出第三区A3的底层硬掩膜层表面。
本实施例中，形成第一凹槽240后，去除第一阻挡层230前，还包括：去除第二区A2的第二掩膜层220，暴露出第二区A2的第一掩膜层210表面。
参考图21和图22，图21为图18基础上的示意图，图22为图21中切割线M-N的截面图；在所述第一凹槽240内形成隔离层250。
在一实施例中，形成隔离层250后，去除第二区A2的第二掩膜层。
所述隔离层250的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
所述隔离层250的厚度为10nm～60nm。
所述隔离层250的形成方法包括：在所述第一凹槽240内、第一区A1的第一掩膜层210、第二区A2的第一掩膜层210和周边区的第二掩膜层220上形成初始隔离层(未图示)；回刻蚀所述初始隔离层，直至暴露出第一区A1的第一掩膜层210、第二区A2的第一掩膜层210和周边区的第二掩膜层220表面，形成所述隔离层250。
形成所述初始隔离层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
所述隔离层250用于隔离后续在第一掩膜层210内形成的第一槽和第二槽，以便后续隔离第一槽内形成的第一互连层和第二槽内形成的第二互连层。
本实施例中，形成隔离层250后，形成第一分割掩膜层。
在一实施例中，形成第一开口后，形成第一阻挡层前，在第一开口内形成第一分割掩膜层，所述第一分割掩膜层沿第二方向贯穿第一区A1，第二方向垂直于第一方向X。
在第一区A1的第一掩膜层210上形成第一分割掩膜层260，所述第一分割掩膜层260沿第二方向贯穿第一区A1。
本实施例中，还包括：在第一区A1边缘的第一掩膜层210上形成第一边缘掩膜层261。
其他实施例中，不形成第一边缘掩膜层261。
本实施例中，形成第一分割掩膜层260过程中，形成第一边缘掩膜层261。
其他实施例中，形成第一分割掩膜层260后，形成第一边缘掩膜层261；或者形成第一边缘掩膜层261后，形成第一分割掩膜层260。
所述第一分割掩膜层260和第一边缘掩膜层261的形成方法请参考图23至图28。
参考图23和图24，图23为图21基础上的示意图，图24为图23中切割线M2-N2的截面图；在所述隔离层250、第一区A1的第一掩膜层210、第二区A2的第一掩膜层210和周边区B的第二掩膜层220上形成第二阻挡层205，所述第二阻挡层205内具有第三开口和第四开口，所述第三开口沿第二方向贯穿第一区，且所述第三开口位于第一区A1中间位置，所述第四开口位于第一区A1沿第二方向的边缘位置，且所述第四开口沿第二方向贯穿第一区；在第三开口内形成第一分割掩膜层260，在第四开口内形成第一边缘掩膜层261。
所述第一分割掩膜层260和第一边缘掩膜层261的形成方法包括：在所述第三开口内、第四开口内和第二阻挡层205上形成第一初始掩膜层(未图示)；平坦化所述第一初始掩膜层直至暴露出第二阻挡层205表面，在第三开口内形成第一分割掩膜层260，在第四开口内形成第一边缘掩膜层261。
所述第一初始掩膜层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
所述第一初始掩膜层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
本实施例中，所述第一初始掩膜层的材料为氧化硅。
所述第二阻挡层205的材料包括：底部抗反射涂层。
参考图25、图26、图27和图28，图25为图23基础上的示意图，图26为图25中切割线M2-N2的截面图，图27为图25中切割线M1-N1的截面图，图28为图25中切割线M-N的截面图；平坦化所述第一初始掩膜层后，去除第二阻挡层205。
去除第二阻挡层205后，暴露出周边区B的第二掩膜层220，第一区A1和第二区A2的第一掩膜层210、第三区A3的隔离层250、第一分割掩膜层260和第一边缘掩膜层261。
所述第一分割掩膜层260沿第二方向覆盖第一区A1的第一掩膜层210和与该第一区A1相邻的两个第三区A3的隔离层250表面。
所述第一分割掩膜层260用于后续在第一区A1的第一掩膜层210内形成第一分割层提供掩膜。
所述第一边缘掩膜层261用于在第一区的边缘形成第一边缘掩膜层，以便后续在第一区A1的第一掩膜层210内的第一槽与第一区A1边缘之间存在第一边缘层，以保证后续再第一槽内形成的第一互连层与相邻的第二互连层之间充分隔离，不发生漏电，从而提高半导体器件的性能。
本实施例中，形成第一分割掩膜层后，形成第二分割掩膜层。
在一实施例中，形成第二分割掩膜层后，形成第一分割掩膜层。
在第二区A2的第一掩膜层210上形成第二分割掩膜层270，所述第二分割掩膜层270沿第二方向贯穿第二区A2；
本实施例中，还包括：在第二区A2边缘的第一掩膜层210上形成第二边缘掩膜层271。
其他实施例中，不形成第二边缘掩膜层271。
本实施例中，形成第二分割掩膜层270过程中，形成第二边缘掩膜层271。
其他实施例中，形成第二分割掩膜层270后，形成第二边缘掩膜层271；或者形成第二边缘掩膜层271后，形成第二分割掩膜层270。
所述第二分割掩膜层270和第二边缘掩膜层271的形成方法请参考图29至图34。
参考图29和图30，图29为图25基础上的示意图，图30为图29中切割线M1-N1的截面图；在所述隔离层250、第一区A1的第一掩膜层210、第二区A2的第一掩膜层210和周边区B的第二掩膜层220上形成第三阻挡层206，所述第三阻挡层206内具有第五开口和第六开口，所述第五开口沿第二方向贯穿第二区A2，且所述第五开口位于第二区A2中间位置，所述第六开口位于第二区A2沿第二方向的边缘位置，且所述第六开口沿第二方向贯穿第二区A2；在第五开口内形成第二分割掩膜层270，在第六开口内形成第二边缘掩膜层271。
本实施例中，所述第三阻挡层206还覆盖第一分割掩膜层260和第一边缘掩膜层261。
所述第二分割掩膜层270和第二边缘掩膜层271的形成方法包括：在所述第五开口内、第六开口内和第三阻挡层206上形成第二初始掩膜层；平坦化所述第二初始掩膜层直至暴露出第三阻挡层表面，在第五开口内形成第二分割掩膜层，在第六开口内形成第二边缘掩膜层；
所述第二初始掩膜层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
所述第二初始掩膜层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
本实施例中，所述第二初始掩膜层的材料为氧化硅。
所述第三阻挡层206的材料包括：底部抗反射涂层。
参考图31、图32、图33和图34，图31为图29基础上的示意图，图32为图31中切割线M2-N2的截面图，图33为图31中切割线M1-N1的截面图，图34为图31中切割线M-N的截面图；平坦化所述第二初始掩膜层后，去除第三阻挡层206。
去除第三阻挡层206后，暴露出周边区B的第二掩膜层220，第一区A1和第二区A2的第一掩膜层、第三区A3的隔离层250、第一分割掩膜层260、第一边缘掩膜层261、第二分割掩膜层270和第二边缘掩膜层271。
所述第二分割掩膜层270沿第二方向覆盖第二区A2的第一掩膜层210和与该第二区A2相邻的两个第三区A3的隔离层250表面。
所述第二分割掩膜层270用于后续在第二区A2的第一掩膜层210内形成第二分割层提供掩膜。
所述第二边缘掩膜层271用于在第二区的边缘形成第二边缘掩膜层，以便后续在第二区A2的第一掩膜层210内的第二槽与第二区A2边缘之间存在第二边缘层，以保证后续再第二槽内形成的第二互连层与相邻的第一互连层之间充分隔离，不发生漏电，从而提高半导体器件的性能。
参考图35、图36、图37和图38，图35为图31基础上的示意图，图36为图35中切割线M2-N2的截面图，图37为图35中切割线M1-N1的截面图，图38为图35中切割线M-N的截面图；以周边区B的第二掩膜层220、第一分割掩膜层260和第二分割掩膜层270为掩膜，刻蚀第一掩膜层210，在所述第一掩膜层210内形成第一槽280和第二槽290，所述第一槽280位于第一区A1内，第一槽280分别位于第一分割掩膜层260沿第二方向的两侧，所述第二槽290位于第二区A2内，且第二槽290分别位于第二分割掩膜层270沿第二方向的两侧。
本实施例中，还包括：形成第一槽280和第二槽290后，刻蚀第一槽280底部的待刻蚀层200，在待刻蚀层200的第一区A1中形成第一目标槽；刻蚀第二槽290底部的待刻蚀层200，在待刻蚀层200的第二区A2中形成第二目标槽；在第一目标槽中形成第一互联层；在第二目标槽中形成第二互联层。
相应的，本实施例还提供一种采用上述方法形成半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种图形化方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括若干分立沿第一方向排布的第一区，相邻第一区之间具有第二区，相邻第一区和第二区之间具有第三区；
在所述第一区、第二区和第三区上形成第一掩膜层；
在所述第一掩膜层表面形成第二掩膜层；
去除第一区的第二掩膜层；
去除第三区的第二掩膜层和第一掩膜层，在第一掩膜层内形成第一凹槽；
在所述第一凹槽内形成隔离层；
去除第二区的第二掩膜层；
去除第一区的第二掩膜层后，在第一区的第一掩膜层上形成第一分割掩膜层，所述第一分割掩膜层沿第二方向贯穿第一区，第二方向垂直于第一方向；
去除第二区的第二掩膜层后，在第二区的第一掩膜层上形成第二分割掩膜层，所述第二分割掩膜层沿第二方向贯穿第二区；
以第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层。
2.根据权利要求1所述的图形化方法，其特征在于，所述隔离层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
3.根据权利要求1所述的图形化方法，其特征在于，所述隔离层的厚度为10nm～60nm。
4.根据权利要求1所述的图形化方法，其特征在于，去除第一区的第二掩膜层的过程中，去除第三区的第二掩膜层。
5.根据权利要求4所述的图形化方法，其特征在于，所述第一凹槽的形成方法包括：去除部分第二掩膜层，在第二掩膜层内形成第一开口，所述第一开口暴露出第一区和第三区的第一掩膜层；形成第一开口后，在第二掩膜层上和第一开口内形成第一阻挡层，所述第一阻挡层内具有第二开口，所述第二开口暴露出第二区的第二掩膜层表面和第三区的第一掩膜层表面；形成第一阻挡层后，以所述第二掩膜层和第一阻挡层为掩膜，刻蚀第一掩膜层，在所述第一掩膜层内形成第一凹槽；刻蚀第一掩膜层后，去除第一阻挡层。
6.根据权利要求5所述的图形化方法，其特征在于，形成第一分割掩膜层后，形成隔离层；所述第一凹槽的形成方法还包括：形成第一开口后，形成第一阻挡层前，在第一开口内形成第一分割掩膜层。
7.根据权利要求5所述的图形化方法，其特征在于，所述第一阻挡层的形成方法包括：在第二掩膜层上和第一开口内形成初始第一阻挡层；在初始第一阻挡层上形成图形化的第一光刻胶层，所述第一光刻胶层暴露出第二区的第二掩膜层表面和第三区的第一掩膜层表面；以第一光刻胶层为掩膜刻蚀初始第一阻挡层直至暴露出第二区的第二掩膜层表面和第三区的第一掩膜层表面，使初始第一阻挡层形成第一阻挡层；以第一光刻胶层为掩膜刻蚀初始第一阻挡层后，去除第一光刻胶层。
8.根据权利要求5所述的图形化方法，其特征在于，所述第一阻挡层的材料包括：底部抗反射涂层。
9.根据权利要求1或5所述的图形化方法，其特征在于，去除第二区的第二掩膜层后，在第一凹槽内形成隔离层；所述隔离层的形成方法包括：在所述第一凹槽内、第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层上形成初始隔离层；回刻蚀所述初始隔离层，直至暴露出第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层表面，形成所述隔离层。
10.根据权利要求9所述的图形化方法，其特征在于，形成所述初始隔离层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种或多种。
11.根据权利要求1所述的图形化方法，其特征在于，形成隔离层后，形成第一分割掩膜层。
12.根据权利要求1所述的图形化方法，其特征在于，所述待刻蚀层还包括：周边区，所述周边区包围第一区、第二区和第三区；所述第一掩膜层覆盖周边区待刻蚀层表面；以周边区第二掩膜层、第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层。
13.根据权利要求12所述的图形化方法，其特征在于，还包括：在第一区边缘的第一掩膜层上形成第一边缘掩膜层。
14.根据权利要求13所述的图形化方法，其特征在于，形成第一分割掩膜层过程中，形成第一边缘掩膜层。
15.根据权利要求14所述的图形化方法，其特征在于，所述第一分割掩膜层和第一边缘掩膜层的形成方法包括：在所述隔离层、第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层上形成第二阻挡层，所述第二阻挡层内具有第三开口和第四开口，所述第三开口沿第二方向贯穿第一区，且所述第三开口位于第一区中间位置，所述第四开口位于第一区沿第二方向的边缘位置，且所述第四开口沿第二方向贯穿第一区；在所述第三开口内、第四开口内和第二阻挡层上形成第一初始掩膜层；平坦化所述第一初始掩膜层直至暴露出第二阻挡层表面，在第三开口内形成第一分割掩膜层，在第四开口内形成第一边缘掩膜层；平坦化所述第一初始掩膜层后，去除第二阻挡层。
16.根据权利要求12所述的图形化方法，其特征在于，还包括：在第二区边缘的第一掩膜层上形成第二边缘掩膜层。
17.根据权利要求16所述的图形化方法，其特征在于，形成第二分割掩膜层过程中，形成第二边缘掩膜层。
18.根据权利要求17所述的图形化方法，其特征在于，所述第二分割掩膜层和第二边缘掩膜层的形成方法包括：在所述隔离层、第一区的第一掩膜层、第二区的第一掩膜层和周边区的第二掩膜层上形成第三阻挡层，所述第三阻挡层内具有第五开口和第六开口，所述第五开口沿第二方向贯穿第二区，且所述第五开口位于第二区中间位置，所述第六开口位于第二区沿第二方向的边缘位置，且所述第六开口沿第二方向贯穿第二区；在所述第五开口内、第六开口内和第三阻挡层上形成第二初始掩膜层；平坦化所述第二初始掩膜层直至暴露出第三阻挡层表面，在第五开口内形成第二分割掩膜层，在第六开口内形成第二边缘掩膜层；平坦化所述第二初始掩膜层后，去除第三阻挡层。
19.根据权利要求1所述的图形化方法，其特征在于，还包括：以第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层，在所述第一掩膜层内形成第一槽和第二槽，所述第一槽位于第一区内，第一槽分别位于第一分割掩膜层沿第二方向的两侧，所述第二槽位于第二区内，且第二槽分别位于第二分割掩膜层沿第二方向的两侧；形成第一槽和第二槽后，刻蚀第一槽底部的待刻蚀层，在待刻蚀层的第一区中形成第一目标槽；刻蚀第二槽底部的待刻蚀层，在待刻蚀层的第二区中形成第二目标槽；在第一目标槽中形成第一互联层；在第二目标槽中形成第二互联层。
20.一种采用权利要求1至19任一项方法所形成的半导体器件。
CN201910172860.6A 2019-03-07 2019-03-07 图形化方法及其形成的半导体器件 Active CN111668155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910172860.6A CN111668155B (zh) 2019-03-07 2019-03-07 图形化方法及其形成的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910172860.6A CN111668155B (zh) 2019-03-07 2019-03-07 图形化方法及其形成的半导体器件

Publications (2)

Publication Number Publication Date
CN111668155A true CN111668155A (zh) 2020-09-15
CN111668155B CN111668155B (zh) 2023-04-28

Family

ID=72381867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910172860.6A Active CN111668155B (zh) 2019-03-07 2019-03-07 图形化方法及其形成的半导体器件

Country Status (1)

Country Link
CN (1) CN111668155B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575787A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107785421A (zh) * 2016-08-29 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575787A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107785421A (zh) * 2016-08-29 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN111668155B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
CN111640656B (zh) 半导体器件及其形成方法
CN111834203B (zh) 半导体器件及其形成方法
US11251044B2 (en) Semiconductor devices and fabrication methods thereof
CN111640659B (zh) 半导体器件及其形成方法
CN111640655B (zh) 半导体器件及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
US11183395B2 (en) Semiconductor device and fabrication method thereof
CN111834212B (zh) 半导体器件及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
CN111986989B (zh) 半导体结构及其形成方法
CN111640660B (zh) 半导体器件及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN112053947B (zh) 图形化方法及其形成的半导体器件
KR20210145986A (ko) 평탄화층 형성 방법 및 이를 이용한 패턴 형성 방법
CN111952170B (zh) 半导体器件及其形成方法
CN111668156B (zh) 图形化方法及其形成的半导体器件
CN111668091B (zh) 半导体器件及其形成方法
CN111668099B (zh) 图形化方法及其形成的半导体器件
CN111952154A (zh) 图形化方法及其形成的半导体器件
CN111640668A (zh) 半导体器件及其形成方法
CN111640653A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant