CN108122762B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108122762B
CN108122762B CN201611089174.5A CN201611089174A CN108122762B CN 108122762 B CN108122762 B CN 108122762B CN 201611089174 A CN201611089174 A CN 201611089174A CN 108122762 B CN108122762 B CN 108122762B
Authority
CN
China
Prior art keywords
layer
fin
initial
groove
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611089174.5A
Other languages
English (en)
Other versions
CN108122762A (zh
Inventor
贺鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611089174.5A priority Critical patent/CN108122762B/zh
Publication of CN108122762A publication Critical patent/CN108122762A/zh
Application granted granted Critical
Publication of CN108122762B publication Critical patent/CN108122762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中形成方法包括：形成衬底和初始鳍部；在所述初始鳍部上形成定位层；刻蚀所述定位层和所述初始鳍部，在所述初始鳍部和所述定位层内形成沟槽；在所述沟槽内形成隔离结构；在所述隔离结构上形成台阶层；形成位于所述台阶层上的伪栅结构和位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。本发明技术方案通过一次刻蚀形成所述沟槽，因此工艺过程中仅使用一次掩模，避免了多次刻蚀中掩膜的对准问题，减小了所述台阶层和所述隔离结构之间的层叠误差，有利于扩大形成所述隔离结构和所述台阶层的工艺窗口，降低工艺难度，提高所形成半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多面栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
此外，为了提高芯片运行速度，提高晶体管的性能，现有技术通过在晶体管的源区、漏区引入应力层，以提高沟道内载流子的迁移率。由锗硅材料或碳硅材料形成的晶体管源区、漏区，能够在晶体管的沟道区域引入压应力或拉应力，从而改善晶体管的性能。所以现有技术中的所述鳍式场效应晶体管内的应力层位于栅极结构两侧的鳍部内。
然而，随着半导体器件尺寸的缩小，晶体管的尺寸的缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。相邻鳍式场效应晶体管的应力层容易出现相连(merge)的现象，从而引起相邻鳍式场效应晶体管源区和漏区之间的桥接。为了防止相邻鳍式场效应晶体管源区和漏区之间的桥接，现有技术引入了单扩散隔断(Single diffusion break，SDB)结构。
但是单扩散隔断结构的形成工艺复杂，工艺窗口小，影响了所形成半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以扩大工艺窗口，改善半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有多个相互平行的初始鳍部；在所述初始鳍部上形成定位层；刻蚀所述定位层和所述初始鳍部，在所述初始鳍部和所述定位层内形成沟槽，所述沟槽将所述初始鳍部分为沿延伸方向排列的多个鳍部；在所述沟槽内形成隔离结构；在所述隔离结构上形成台阶层，所述台阶层顶部表面高于所述鳍部的顶部表面；形成位于所述台阶层上的伪栅结构和位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底上具有多个分立的鳍部；隔离结构，位于延伸方向相邻鳍部之间；台阶层，位于所述隔离结构上，且所述台阶层的顶部表面高于所述鳍部的顶部表面；停止层，位于所述隔离结构和所述鳍部之间；伪栅结构，位于所述台阶层上；栅极结构，位于所述鳍部上且覆盖所述鳍部顶部和侧壁的部分表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案中，采用刻蚀所述定位层和所述初始鳍部的方式，在所述初始鳍部和所述定位层内形成沟槽；通过填充所述沟槽，在所述沟槽内形成隔离结构以及位于所述隔离结构上的台阶层。本发明技术方案通过一次刻蚀形成所述沟槽，因此工艺过程中仅使用一次掩模，避免了多次刻蚀中掩膜的对准问题，减小了所述台阶层和所述隔离结构之间的层叠误差，有利于扩大形成所述隔离结构和所述台阶层的工艺窗口，降低工艺难度，提高所形成半导体结构的性能。
本发明可选方案中，在形成沟槽之后，在所述沟槽的侧壁形成停止层；因此填充所述沟槽所形成的初始台阶层的侧壁上具有停止层。位于所述初始台阶层侧壁上的停止层，在第二减薄处理过程中保护所述初始台阶层，避免所述初始台阶层和所述隔离结构在沿鳍部延伸方向上被减薄，从而扩大形成隔离结构和所述台阶层的工艺窗口，提高形成半导体结构的良率。
附图说明
图1至图5是一种半导体结构形成方法各个步骤对应的剖面结构示意图。
图6至图16是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图；
图17是本发明半导体结构一实施例的结构示意图。
具体实施方式
由背景技术可知，现有技术形成单扩散隔断结构的工艺程序复杂，工艺窗口小，影响所形成半导体结构的性能。现结合现有技术一种半导体结构的形成方法其工艺窗口小问题的原因：
图1至图5，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。
参考图1，形成衬底10，衬底10上具有多个相互平行的初始鳍部11。
参考图2，在所述初始鳍部11内形成沟槽13。形成所述沟槽13的步骤包括：在所述初始鳍部11形成图形层14，所述图形层14内具有第一开口15；以所述图形层14为掩膜，刻蚀所述初始鳍部11，在所述初始鳍部11内形成所述沟槽13。
参考图3，向所述沟槽13(如图2所示)内填充介质材料，形成位于所述初始鳍部11(如图2所示)内的隔离结构16，所述隔离结构16将所述初始鳍部11分为沿延伸方向排列的两个鳍部11b。
参考图4和图5，在所述隔离结构16上形成伪栅结构17a以减少相邻鳍式场效应晶体管源区和漏区之间出现桥接的现象。而且为了降低所述伪栅结构17a接触鳍部11b的可能，需要在所述隔离结构16上形成台阶层18(step oxide)，从而使所形成伪栅结构17a底部表面高于所述鳍部11b的顶部表面。
具体的，形成所述台阶层18的步骤包括：如图4所示，在所述鳍部11b上形成定位层17；在所述定位层17内形成第二开口19，所述第二开口19露出所述隔离结构16；如图5所示，在所述第二开口19(如图4所示)内形成所述台阶层18。
所述隔离结构16和所述台阶层18是通过前后两次光刻形成的，因此前后两次光刻所采用的掩膜存在对准问题。而且隔离结构16沿鳍部17a延伸方向的尺寸较小，因此形成所述台阶层18和形成所述隔离结构16两次光刻之间的层叠误差(overlay)需要控制在3nm以内，从而造成形成所述台阶层18的工艺窗口较小，工艺难度较大，从而造成所形成半导体结构性能的下降。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有多个相互平行的初始鳍部；在所述初始鳍部上形成定位层；刻蚀所述定位层和所述初始鳍部，在所述初始鳍部和所述定位层内形成沟槽，所述沟槽将所述初始鳍部分为沿延伸方向排列的多个鳍部；在所述沟槽内形成隔离结构；在所述隔离结构上形成台阶层，所述台阶层顶部表面高于所述鳍部的顶部表面；形成位于所述台阶层上的伪栅结构和位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。
本发明技术方案通过一次刻蚀形成所述沟槽，因此工艺过程中仅使用一次掩模，避免了多次刻蚀中掩膜的对准问题，减小了所述台阶层和所述隔离结构之间的层叠误差，有利于扩大形成所述隔离结构和所述台阶层的工艺窗口，降低工艺难度，提高所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图16，示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图6，形成衬底100，所述衬底100上具有多个相互平行的初始鳍部110。
所述衬底100用于提供半导体工艺的操作平台；所述初始鳍部110用于形成鳍部，以构成鳍式场效应晶体管。形成所述衬底100和所述初始鳍部110的步骤包括：提供基底；在所述基底表面形成图形化的鳍部掩膜层；以所述鳍部掩膜层为掩膜，刻蚀所述基底，形成所述衬底100和所述初始鳍部110。
所述基底用于提供工艺操作平台，还用于刻蚀形成所述初始鳍部110。本实施例中，所述基底为单晶硅基底，所以所述衬底100和所述初始鳍部110的材料为单晶硅。在本发明其他实施例中，所述基底的材料还可以选自多晶硅或非晶硅；所述基底的材料也可以选自锗、镓砷或硅锗化合物等其他半导体材料。
此外，本发明其他实施例中，所述基底还可以选择具有外延层或外延层上硅结构。具体的，所述基底可以包括衬底以及位于所述衬底表面的半导体层。所述衬底可以选择适于工艺需求或易于集成的衬底；所述半导体层的材料可以选择适于形成鳍部的材料。半导体层的厚度能够通过外延工艺的控制，从而精确控制所形成初始鳍部的高度。
所述鳍部掩膜层用于定义所述初始鳍部110的位置和尺寸。形成所述鳍部掩膜层的步骤包括：在所述基底表面形成鳍部掩膜材料层；在所述鳍部掩膜材料层的表面形成鳍部图形层；以所述鳍部图形层为掩膜，刻蚀所述鳍部掩膜材料层直至露出所述基底的表面，以形成图形化的鳍部掩膜层。具体的，所述鳍部掩膜层的材料为氮化硅。
需要说明的是，本实施例中，在形成所述鳍部掩膜层之前，所述形成方法还包括：在所述基底表面形成缓冲层(图中未示出)，以改善所述鳍部掩膜层与所述基底之间的晶格失配问题。具体的，所述缓冲层的材料可以为氧化物。
本实施例中，所述鳍部图形层为光刻胶层，可以通过涂布工艺和光刻工艺形成。此外，为了缩小所述初始鳍部的特征尺寸，以及相邻初始鳍部之间的距离，进而提高所形成半导体结构的集成度，所述鳍部图形层还可以为多重图形化工艺所形成的掩膜。
需要说明的是，本实施例中，形成所述衬底100之后，在相邻鳍部110之间的衬底100上形成隔离层120，所述隔离层120的顶部表面与所述初始鳍部110的顶部表面齐平。
所述隔离层120用于实现垂直延伸方向相邻初始鳍部110之间的电隔离。所述隔离层120的材料可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
形成所述隔离层120的步骤包括：形成隔离材料层，所述隔离材料层填充于相邻初始鳍部110之间，且所述隔离材料层的顶部表面高于所述初始鳍部110的顶部表面；对所述隔离材料层进行平坦化处理直至露出所述初始鳍部110的顶部表面。
为了使所述隔离材料层能够充分填充相邻初始鳍部110之间的沟槽，所述隔离材料层可以采用流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)工艺形成。
对所述隔离材料层进行平坦化处理的步骤中，可以采用化学机械研磨工艺进行所述平坦化处理。需要说明的是，本实施例中，所述平坦化处理还去除了所述初始鳍部110上的鳍部掩膜层，以露出所述初始鳍部110的顶部表面。
结合参考图7，在所述初始鳍部110上形成定位层130。
所述定位层130用于定义后续所形成隔离结构和台阶层的尺寸和位置，也用于为台阶层的形成提供工艺空间。本实施例中，所述定位层130的材料为氧化硅。本发明其他实施例中，所述定位层的材料还可以为氮化硅。
所述定位层130可以通过化学气相沉积的方式在所述初始鳍部110上形成。具体的，本实施例中，采用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)的方式形成所述定位层130。由于等离子体增强化学气相沉积工艺中的工艺温度较低，所形成定位层130致密度较低，所以采用等离子体增强化学气相沉积形成所述定位层130的做法，有利于提高后续刻蚀工艺中所述定位层130的刻蚀速率。
本实施例中，所述定位层130的厚度不宜过大，也不宜过小。所述定位层130的厚度如果太大，则容易造成材料浪费，而且会增加形成隔离结构和台阶层的工艺难度；所述定位层130的厚度如果太小，会增加后续工艺中隔离结构受损的可能，影响形成所述台阶层的工艺窗口，增加工艺难度。本实施例中，所述定位层130的厚度在10纳米到40纳米范围内。
本实施例中，在相邻鳍部110之间的衬底100上还形成有隔离层120，所以形成定位层130的步骤中，所述定位层130还位于所述隔离层120上，从而在后续工艺中保护所述隔离层120。
参考图8和图9，其中图9是图8中沿AA线的剖视结构示意图。
刻蚀所述定位层130和所述初始鳍部110(如图7所示)，在所述初始鳍部110和所述定位层130内形成沟槽140，所述沟槽140将所述初始鳍部110分为沿延伸方向排列的多个鳍部111。
所述沟槽140用于为形成隔离结构和台阶层提供工艺空间，也用于将所述初始鳍部110分为多个鳍部111。
具体的，刻蚀所述定位层130和所述初始鳍部110的步骤包括：
在所述定位层130上形成具有开口的图形层，所述开口底部露出所述定位层130。所述图形层用于定义所述沟槽140的位置和尺寸。本实施例中，所述图形层为光刻胶层，可以通过涂布工艺和光刻工艺形成。本发明其他实施例中，所述图形层也可以是多重图形化工艺所形成的掩膜。
以所述图形层为掩膜，刻蚀所述定位层130和所述初始鳍部110，形成所述沟槽140。具体的，刻蚀所述定位层130和所述初始鳍部110的步骤包括：采用干法刻蚀的方式刻蚀所述定位层130和所述初始鳍部110。
采用干法刻蚀的方式，通过一次刻蚀形成所述沟槽140的做法，在工艺过程中仅使用一次掩膜，从而避免了多次刻蚀中掩膜的对准问题，有利于减小后续所形成台阶层和所述隔离结构之间的层叠误差，有利于扩大形成所述隔离结构和所述台阶层的工艺窗口，降低工艺难度，提高所形成半导体结构的性能。
具体的，采用干法刻蚀形成所述沟槽140的步骤包括：采用等离子体干法刻蚀的方式刻蚀所述定位层130和所述初始鳍部110。本实施例中，采用等离子体干法刻蚀的方式刻蚀所述定位层130和所述初始鳍部110的步骤中，刻蚀气氛为含氯、氟的气氛。
需要说明的是，如图8所示，本实施例中，所述初始鳍部110之间还具有隔离层120，所以形成所述沟槽140的步骤，所述沟槽140的延伸方向与所述初始鳍部110的延伸方向垂直，且所述沟槽140贯穿所述隔离层120。
参考图10至图12，在所述沟槽140(如图9所示)内形成隔离结构160(如图12所示)。
所述隔离结构160用于实现沿延伸方向排列相邻鳍部111之间的电隔离。
具体的，在所述沟槽140内形成隔离结构160的步骤包括：
如图10和图11所示，对所述沟槽140进行第一填充处理，在所述沟槽140内形成初始隔离结构161。
所述初始隔离结构161用于形成隔离结构。形成所述初始隔离结构的步骤包括：对所述沟槽140进行第一填充处理，形成隔离材料层(图中未示出)，所述隔离材料层填充于所述沟槽140内，此外，所述隔离材料层还位于所述定位层130上；对所述隔离材料层进行平坦化处理，从而在所述沟槽140内形成所述初始隔离结构161。
所述第一填充处理用于形成所述初始隔离结构161。具体的，本实施例中，所述隔离结构160的材料为氧化硅，所以所述初始隔离结构161的材料为氧化硅。本实施例中，对所述沟槽140进行第一填充处理的步骤包括：采用流体化学气相沉积的方式对所述沟槽140进行第一填充处理。采用流体化学气相沉积的方式进行第一填充处理的做法，能够使所形成的所述初始隔离层161对所述沟槽140实现充分填充，减少孔洞、空隙形成的几率。
所述平坦化处理的步骤用于形成位于所述沟槽140内的所述初始隔离结构161。需要说明的是，如图10所示，在形成所述沟槽140之后，对所述沟槽140进行第一填充之前，所述形成方法还包括：在所述定位层130上形成停止层150。
所述平坦化处理的步骤以所述定位层130上的停止层150为停止层，采用化学机械研磨的方式实现。所以形成初始隔离结构161的步骤中，所述初始隔离结构161的顶部表面与所述定位层130上的停止层150表面齐平。所述初始隔离结构161部分位于所述初始鳍部110内，部分位于所述定位层130内。
具体的，在形成所述沟槽140之后，在对所述沟槽140进行第一填充处理之前，所述形成方法还包括：在所述沟槽140底部和侧壁上以及所述定位层130上形成停止层150。
所述停止层150在平坦化工艺中起表示停止的作用。所述停止层150的设置，降低了形成所述初始隔离结构161过程中，对控制膜层厚度的工艺难度，有利于扩大形成所述初始隔离结构161的工艺窗口，降低工艺难度。
需要说明的是，本实施例中，所述停止层150还位于所述沟槽140底部和侧壁上，用于在后续工艺中保护隔离结构，从而降低隔离结构受损的可能，扩大形成隔离结构的工艺窗口，有利于良率的提高。
为了实现表示停止的作用，所述停止层150的材料与所述定位层130的材料不同。具体的，本实施例中，所述定位层130的材料为氧化硅，所以所述停止层150的材料为氮化硅。
形成所述停止层150的步骤包括：通过原子层沉积或化学气相沉积的方式形成所述停止层150。本实施例中，通过原子层沉积工艺形成保形覆盖所述沟槽140底部和侧壁以及所述定位层130表面的停止层150。
采用原子层沉积的方式形成所述停止层150的做法，能够提高所形成停止层150的阶梯覆盖性，从而提高所形成停止层150的质量，扩大工艺窗口，提高所形成半导体结构的性能。本发明其他实施例中，所述停止层也可以通过化学气相沉积(例如，等离子体增强化学气相沉积法)的方式形成。
所述停止层150的厚度不宜太大，也不宜太小。如果所述停止层150的厚度太小，则会影响停止层150在后续的平坦化工艺中起到表示停止的作用；如果所述停止层150的厚度太大，则会引起材料浪费，而且由于所述停止层150还位于所述沟槽140侧壁，所以如果所述停止层150的厚度太大，会填充所述沟槽140的工艺难度，影响所述隔离结构160的形成质量。本实施例中，形成所述停止层150的步骤中，所述停止层150的厚度在5纳米到15纳米范围内。
需要说明的是，为了缓解所述停止层150和所述定位层130以及所述初始鳍部110之间的晶格失配问题，减小所述停止层150和所述定位层130之间的应力，形成所述沟槽140之后，在形成所述停止层150之前，在所述沟槽140的侧壁形成线性氧化层(图中未标示)。
由于所述鳍部111上具有定位层130和停止层150，所述初始隔离结构161顶部表面与所述定位层130上的停止层150表面齐平。
参考图12，沿垂直所述衬底100表面的方向，对所述初始隔离结构161(如图11所示)进行第一减薄处理，形成所述隔离结构160，并在所述定位层130内形成底部露出所述隔离结构160的凹槽162。
所述第一减薄处理的步骤用于形成隔离结构160。采用第一减薄处理将所述初始隔离结构161减薄形成所述隔离结构160的做法，能够减小所形成隔离结构160的工艺难度，扩大形成所述隔离结构160的工艺窗口，有利于提高所形成半导体结构的性能。
本实施例中，通过回刻所述初始隔离结构161的方式进行所述第一减薄处理。具体的，所述回刻所述初始隔离结构161的步骤包括：通过稀氢氟酸或稀氢氟酸的气态物回刻所述初始隔离结构161。
需要说明的是，本实施例中，形成所述隔离结构160的步骤中，所形成隔离结构160的顶部表面低于所述鳍部111的顶部表面。使所形成隔离结构160的顶部表面低于所述鳍部110的顶部表面的做法，能够有效降低后续工艺损伤所述隔离结构160的几率，减少所述隔离结构160受损的可能，提高所形成隔离结构160的质量，改善所形成半导体结构的性能。
本发明其他实施例中，所形成隔离结构的顶部表面也可以与所述鳍部的顶部表面齐平。这种做法有利于降低形成所述隔离结构的工艺难度，降低工艺成本。
继续参考图12，所述第一减薄处理的步骤还在所述定位层130内形成底部露出所述隔离结构160的凹槽162。
所述凹槽162用于为后续形成台阶层提供工艺空间，所以所述第一减薄处理的步骤也用于为后续台阶层的形成提供工艺基础。
本实施例中，由于所述隔离结构160的顶部表面低于所述鳍部111的顶部表面，而所述鳍部111表面上还形成有定位层130和停止层150，所以沿垂直衬底100表面的方向上，所述凹槽162的深度较大，大于所述定位层130和所述停止层150厚度之和。形成较大深度的凹槽162，有利于增大后续所形成初始台阶层的厚度，能够减少所述隔离结构160受损现象的出现。
通过所述第一减薄处理去除部分所述初始隔离结构161(如图11所示)而形成所述凹槽162的做法，无需在形成所述凹槽162的过程中使用掩膜，从而能够避免掩膜与所述初始隔离结构161之间的对准问题，有利于降低工艺成本，扩大工艺窗口，降低工艺难度。
由于所述凹槽162是通过去除部分所述初始隔离结构161而形成的，所以，所述凹槽162是由所述初始隔离结构161、以及所述定位层130侧壁上停止层150围成的。而且所述沟槽140(如图10所示)是通过一次刻蚀所述定位层130和所述初始鳍部110而形成的，因此所述凹槽162与所述隔离结构160之间的层叠对准误差较小，有利于扩大形成台阶层的工艺窗口，降低工艺难度，有利于改善所形成半导体结构的性能。
参考图13至图15，在所述隔离结构160上形成台阶层170，所述台阶层170顶部表面高于所述鳍部111的顶部表面。
所述台阶层170用于与所述鳍部111顶部表面之间形成高度差，从而提高后续所形成伪栅结构的底部表面，使伪栅结构的底部表面高于所述鳍部111的顶部表面，从而降低所形成伪栅结构与所述鳍部111相接触的可能，减少出现桥接的几率，提高所形成半导体结构的性能。
具体的，所述台阶层170的材料也为氧化硅。但是本发明其他实施例中，所述台阶层170的材料也可以为氮化硅。
需要说明的是，本实施例中，形成所述台阶层170材料的致密度大于形成所述隔离结构160的致密度，从而使后续的刻蚀工艺对所述台阶层170和所述隔离结构160具有较大的刻蚀选择比。所述台阶层170和所述隔离结构160的材料设置为具有较大刻蚀选择比的做法，能够降低对后续工艺的控制难度，扩大工艺窗口，有利于减少后续工艺中所述隔离结构160受损现象的出现，有利于改善所形成半导体结构的性能。
具体的，形成所述台阶层170的步骤包括：
参考图13，对所述凹槽162(如图12所示)进行第二填充处理，形成初始台阶层171。
所述初始台阶层171用于形成台阶层。
由于所述初始鳍部110上具有定位层130，所述定位层130上还具有停止层150，因此，形成所述初始台阶层171的步骤中，所述初始台阶层171的顶部表面与所述定位层130的停止层150表面齐平。
形成所述初始台阶层171的步骤包括：对所述凹槽162进行第二填充处理，形成台阶材料层(图中未示出)。所述台阶材料层填充于所述凹槽162内，且顶部表面高于所述停止层150的顶部表面。之后，对所述台阶材料层进行平坦化处理至露出所述停止层150为止。
具体的，对所述凹槽162进行第二填充处理的步骤包括：采用高密度等离子体化学气相沉积(High Density PlasmaChemical Vapor Deposition,HDPCVD)的方式对所述凹槽162进行第二填充处理。
由于所述第一填充处理的步骤中，所述隔离结构160是通过流体化学气相沉积的方式形成，因此采用高密度等离子体化学气相沉积进行所述第二填充处理的做法，能够使所形成的初始台阶层171的致密度大于所述隔离结构160的致密度，从而有利于提高所述初始台阶层171对所述隔离结构160的保护能力，有利于减少所述隔离结构160受损的可能，扩大工艺窗口，降低工艺难度。
对所述台阶材料层进行平坦化处理的步骤，用于去除高于所述停止层150的台阶材料层，形成所述初始台阶层171。所述平坦化处理以所述停止层150为停止层，采用化学机械研磨的方式进行。
由于所述凹槽162与所述隔离结构160之间的层叠对准误差较小，因此第二填充处理所形成初始台阶层171与所述隔离结构160的层叠对准误差较小，有利于降低形成台阶层的工艺难度，有利于提高所形成半导体结构的性能。
结合参考图14和图15，对所述初始台阶层171进行第二减薄处理，形成台阶层170。
所述第二减薄处理的步骤用于去除部分所述初始台阶层171以形成台阶层170。由于所述初始台阶层171与所述隔离结构160的层叠对准误差较小，所以第二减薄处理去除部分所述初始台阶层171所形成的台阶层170与所述隔离结构160之间的层叠对准误差较小，有利于扩大形成所述台阶层170的工艺窗口，改善所形成半导体结构的性能。
需要说明的是，本实施例中，垂直延伸方向相邻鳍部111之间具有隔离层120，所以如图17所示，形成初始台阶层171之后，对所述初始台阶层171进行第二减薄处理的步骤前，去除所述定位层130(如图13所示)，露出所述隔离层120。
去除所述定位层130的步骤用于露出所述隔离层120的顶部表面，从而为减薄所述隔离层120提供工艺表面。由于所述定位层130上还具有停止层150，所以去除所述定位层130的步骤包括：去除所述定位层130上的停止层150，露出所述定位层130；去除所述定位层130，露出所述隔离层120。
本实施例中，所述停止层150的材料为氮化硅，所述定位层130的材料为氧化硅。所以去除所述停止层150的步骤中，可以通过磷酸湿法刻蚀的方式去除所述停止层150；去除所述定位层130的步骤中，可以通过氢氟酸湿法刻蚀的方式去除所述定位层130。
露出所述隔离层120之后，结合参考图15，进行第二减薄处理，去除部分所述初始台阶层171，剩余的初始台阶层171形成台阶层170；第二减薄处理的过程中，沿垂直衬底100表面方向上，减薄所述隔离层120，露出所述鳍部111的部分侧壁表面。
由于所述半导体结构为鳍式场效应晶体管，所述鳍部111的部分侧壁需要被露出，使后续所形成的栅极结构能够覆盖所述鳍部111的部分侧壁表面。所以所述第二减薄处理的过程中，所述初始台阶层171和所述隔离层120均被减薄，从而形成所述台阶层170，并且露出所述鳍部111的部分侧壁表面。
具体的，所述隔离层120和所述初始台阶层171的材料均为氧化硅，因此进行第二减薄处理的步骤中，通过回刻的方式进行所述第二减薄处理。
需要说明的是，本实施例中，所述隔离层120与所述隔离结构160的材料相同，而且都是通过流体化学气相沉积的方式形成的，所述初始台阶层171是通过高密度等离子体化学气相沉积的方式形成的，因此所述初始台阶层171材料的致密度大于所述隔离结构160和所述隔离层120材料的致密度。所以在进行第二减薄处理的步骤中，第二减薄处理对所述隔离层120的刻蚀速率大于对所述初始台阶层171的刻蚀速率。
采用这样材料设置的做法，能够有效降低第二减薄处理过程中，所述隔离结构160受损的可能，扩大形成所述台阶层170的工艺窗口，改善所形成半导体结构的性能。
第二减薄处理对所述隔离层120的刻蚀速率大于对所述初始台阶层171的刻蚀速率，这样设置所述隔离层120和所述初始台阶层171的材料，也能够减少第二减薄处理过程中去除所述初始台阶层171的厚度，减小形成所述台阶层170的工艺难度。
需要说明的是，如图10所示，所述停止层150还位于所述沟槽140的侧壁和底部上，所以所述隔离结构160和所述初始台阶层171的侧壁上均具有停止层150，所以在第二减薄处理过程中，所述隔离结构160和所述初始台阶层171的侧壁上的停止层150能够保护所述隔离结构160的侧壁以及所述初始台阶层171的侧壁，避免平行衬底100表面方向上，所述隔离结构160和所述初始台阶层171受损，从而有利于扩大工艺窗口，降低工艺难度，提高良率。
还需要说明的是，通过在所述沟槽140底部和侧壁上以及所述定位层130上形成停止层150，即在同一膜层沉积步骤中形成位于定位层130上的停止层和位于沟槽140底部和侧壁的停止层。这种做法仅为一示例。本发明其他实施例中，位于定位层130上的停止层与位于沟槽140底部和侧壁的停止层也可以在不同的膜层沉积步骤中形成。
参考图16，形成位于所述台阶层170上的伪栅结构181和位于所述鳍部111上的栅极结构182，所述栅极结构182横跨所述鳍部111且覆盖所述鳍部111部分顶部和部分侧壁的表面。
需要说明的是，在第二减薄处理形成所述台阶层170的步骤中，位于所述初始台阶层171(如图14所示)侧壁还具有停止层150，所述停止层150在第二减薄处理过程中也受到刻蚀。但是第二减薄处理对所述停止层150的刻蚀速率小于对所述初始台阶层171的刻蚀速率，所以所述台阶层170侧壁还具有剩余的停止层150(如图15所示)。剩余停止层150的存在，会影响所形成半导体结构的表面形貌，会影响所述伪栅结构181的形成，所以在形成所述台阶层170之后，所述形成方法还包括：去除高于所述鳍部111顶部表面的停止层150，从而提高所述台阶层170和所述鳍部111顶部表面的平整程度，扩大所述伪栅结构形成工艺的窗口。
所述隔离结构160为单扩散隔断结构，所述伪栅结构181用于实现沿延伸方向相邻鳍部111之间源漏掺杂区之间的隔离，避免相邻鳍式场效应晶体管出现桥接的问题。
具体的，形成所述伪栅结构181和所述栅极结构182的步骤包括：在所述鳍部111以及所述台阶层170上形成栅极材料层；在所述栅极材料层上形成栅极图形层；以所述栅极图形层为掩膜，刻蚀所述栅极材料层，形成位于所述台阶层170上的所述伪栅结构181和位于所述鳍部111上的所述栅极结构182。
相应的，如图16和图17所示，其中图17为图16所对应的立体图，本发明还提供一种半导体结构，包括：
衬底100，所述衬底100上具有多个分立的鳍部111；隔离结构160，位于延伸方向相邻鳍部111之间；台阶层170，位于所述隔离结构160上，且所述台阶层170的顶部表面高于所述鳍部111的顶部表面；停止层150，位于所述隔离结构160和所述鳍部111之间；
所述衬底100用于提供半导体工艺的操作平台；所述鳍部111用于构成鳍式场效应晶体管。本实施例中，所述衬底100和所述鳍部111的材料相同。具体的，所述衬底100和所述鳍部111的材料为单晶硅。在本发明其他实施例，所述衬底和所述鳍部的材料还可以选自多晶硅或非晶硅，也可以选自硅、锗、镓砷或硅锗化合物等其他半导体材料层。
所述隔离结构160用于实现延伸方向排列相邻鳍部111之间的电隔离。具体的，所述隔离结构160的材料为氧化硅。本发明其他实施例中，所述隔离结构的材料还可以氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
台阶层170用于形成与所述鳍部111顶部表面之间的高度差。本实施例中，所述台阶层170的材料为氧化硅。本发明其他实施例中，所述台阶层170的材料还可以是氮化硅。
需要说明的是，本实施例中，所述台阶层170材料的致密度大于所述隔离结构160的致密度，从而使所述台阶层170和所述隔离结构160之间具有较大的刻蚀选择比，进而降低形成所述台阶层170和所述隔离结构160工艺的难度，扩大工艺窗口。
在形成所述隔离结构160和所述台阶层170的过程中，所述停止层150在平坦化工艺中起表示停止的作用。所述停止层150的设置，降低了形成所述隔离结构160和所述台阶层170过程中，对控制膜层厚度的工艺难度，有利于扩大形成所述隔离结构160和所述台阶层170的工艺窗口，降低工艺难度。具体的，本实施例中，所述停止层的材料为氮化硅。
所述停止层150的厚度不宜太大，也不宜太小。如果所述停止层150的厚度太小，则会影响停止层150在平坦化工艺中起表示停止的作用；如果所述停止层150的厚度太大，则会引起材料浪费，而且所述停止层150厚度如果太大，也会增大形成所述隔离结构160和所述台阶层170过程中，填充工艺的难度。本实施例中，形成所述停止层150的步骤中，所述停止层150的厚度为5纳米到15纳米范围内。
需要说明的是，为了缓解所述停止层150和所述定位层130以及所述初始鳍部110之间的晶格失配问题，减小所述停止层150和所述定位层130之间的应力，形成所述沟槽140之后，在形成所述停止层150之前，在所述沟槽140的侧壁形成线性氧化层(图中未标示)。
伪栅结构181，位于所述台阶层170上；以及栅极结构182位于所述鳍部111上，且覆盖所述鳍部111顶部和侧壁的部分表面。本实施例中，所述隔离结构160为单扩散隔断结构，所述伪栅结构181用于实现沿延伸方向相邻鳍部111之间源漏掺杂区之间的隔离，避免相邻鳍式场效应晶体管出现桥接的问题。
本实施例中，所述半导体结构还包括：
隔离层120，位于垂直延伸方向相邻鳍部111之间。所述隔离层120的顶部表面低于所述鳍部111的顶部表面，以露出所述鳍部111的部分侧壁表面。所述隔离层120用于实现垂直延伸方向相邻鳍部111之间的电隔离。所述隔离层120的材料可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
本实施例中，所述隔离层120的材料与所述隔离结构160的材料相同。而且所述隔离层120的致密度小于所述台阶层170的致密度，所以在形成所述台阶层170的过程中，所述台阶层170被刻蚀的速率小于所述隔离层120被刻蚀的速率。采用这样材料设置的做法，能够有效降低形成所述台阶层170过程中，所述隔离结构160受损的可能，扩大形成所述台阶层170的工艺窗口，改善所形成半导体结构的性能。而且采用这样的材料设置，也有利于降低形成所述台阶层170过程中，填充工艺的填充难度。
综上，本发明技术方案通过一次刻蚀形成所述沟槽，因此工艺过程中仅使用一次掩模，避免了多次刻蚀中掩膜的对准问题，减小了所述台阶层和所述隔离结构之间的层叠误差，有利于扩大形成所述隔离结构和所述台阶层的工艺窗口，降低工艺难度，提高所形成半导体结构的性能。而且本发明可选方案中，在形成沟槽之后，在所述沟槽的侧壁形成停止层；因此填充所述沟槽所形成的初始台阶层的侧壁上具有停止层。位于所述初始台阶层侧壁上的停止层，在第二减薄处理过程中保护所述初始台阶层，避免所述初始台阶层和所述隔离结构在沿鳍部延伸方向上被减薄，从而扩大形成隔离结构和所述台阶层的工艺窗口，提高形成半导体结构的良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底上具有多个相互平行的初始鳍部；
在所述初始鳍部上形成定位层；
刻蚀所述定位层和所述初始鳍部，在所述初始鳍部和所述定位层内形成沟槽，所述沟槽将所述初始鳍部分为沿延伸方向排列的多个鳍部；
在所述沟槽侧壁上形成停止层；在所述沟槽内形成隔离结构；
在所述隔离结构上形成台阶层，所述台阶层顶部表面高于所述鳍部的顶部表面；
形成位于所述台阶层上的伪栅结构和位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。
2.如权利要求1所述的形成方法，其特征在于，刻蚀所述定位层和所述初始鳍部的步骤包括：
在所述定位层上形成具有开口的图形层，所述开口底部露出所述定位层；
以所述图形层为掩膜，刻蚀所述定位层和所述初始鳍部，形成所述沟槽。
3.如权利要求1或2所述的形成方法，其特征在于，刻蚀所述定位层和所述初始鳍部的步骤包括：采用干法刻蚀的方式刻蚀所述定位层和所述初始鳍部。
4.如权利要求3所述的形成方法，其特征在于，刻蚀所述定位层和所述初始鳍部的步骤包括：采用等离子体干法刻蚀的方式刻蚀所述定位层和所述初始鳍部。
5.如权利要求4所述的形成方法，其特征在于，采用等离子体干法刻蚀的方式刻蚀所述定位层和所述初始鳍部的步骤中，刻蚀气氛为含氯、氟的气氛。
6.如权利要求1所述的形成方法，其特征在于，所述隔离结构的材料为氧化硅；所述台阶层的材料为氧化硅或氮化硅。
7.如权利要求1所述的形成方法，其特征在于，在所述沟槽内形成隔离结构的步骤包括：
对所述沟槽进行第一填充处理，在所述沟槽内形成初始隔离结构；
沿垂直所述衬底表面的方向，对所述初始隔离结构进行第一减薄处理，形成所述隔离结构，并在所述定位层内形成底部露出所述隔离结构的凹槽；
在所述隔离结构上形成台阶层的步骤包括：
对所述凹槽进行第二填充处理，形成初始台阶层；
对所述初始台阶层进行第二减薄处理，形成台阶层。
8.如权利要求7所述的形成方法，其特征在于，形成沟槽之后，对所述沟槽进行第一填充处理之前，所述形成方法还包括：在所述定位层上形成所述停止层；形成初始隔离结构的步骤中，所述初始隔离结构的顶部表面与所述定位层的停止层表面齐平；形成初始台阶层的步骤中，所述初始台阶层的顶部表面与所述定位层的停止层表面齐平。
9.如权利要求7所述的形成方法，其特征在于，形成沟槽之后，对所述沟槽进行第一填充处理之前，所述形成方法还包括：形成所述台阶层之后，形成所述栅极结构和所述伪栅结构之前，去除高于所述鳍部顶部表面的停止层。
10.如权利要求7所述的形成方法，其特征在于，形成沟槽之后，对所述沟槽进行第一填充处理之前，所述形成方法还包括：在所述沟槽底部以及所述定位层上形成所述停止层；形成初始隔离结构的步骤中，所述初始隔离结构的顶部表面与所述定位层上的停止层表面齐平；形成初始台阶层的步骤中，所述初始台阶层的顶部表面与所述定位层上的停止层表面齐平；形成所述台阶层之后，形成所述栅极结构和所述伪栅结构之前，去除高于所述鳍部顶部表面的停止层。
11.如权利要求8、9或10所述的形成方法，其特征在于，形成所述停止层的步骤中，所述停止层的材料为氮化硅。
12.如权利要求8、9或10所述的形成方法，其特征在于，形成所述停止层的步骤中，所述停止层的厚度在5纳米到15纳米范围内。
13.如权利要求8、9或10所述的形成方法，其特征在于，形成所述停止层的步骤包括：通过原子层沉积或化学气相沉积的方式形成所述停止层。
14.如权利要求1或7所述的形成方法，其特征在于，形成隔离结构的步骤中，所述隔离结构的顶部与所述鳍部的顶部齐平，或者所述隔离结构的顶部低于所述鳍部的顶部。
15.如权利要求7所述的形成方法，其特征在于，所述形成方法还包括：
形成所述衬底之后，形成所述定位层之前，在相邻初始鳍部之间的衬底上形成隔离层，所述隔离层的顶部表面与所述初始鳍部的顶部表面齐平；
形成定位层的步骤中，所述定位层还位于所述隔离层上；
形成沟槽的步骤中，所述沟槽的延伸方向与所述初始鳍部的延伸方向垂直，且所述沟槽贯穿所述隔离层；
形成初始台阶层之后，对所述初始台阶层进行第二减薄处理的步骤前，去除所述定位层，露出所述隔离层；
进行第二减薄处理的过程中，沿垂直衬底表面方向上，减薄所述隔离层，露出所述鳍部的部分侧壁表面。
16.如权利要求15所述的形成方法，其特征在于，所述隔离层的材料与所述隔离结构的材料相同；进行第二减薄处理的步骤中，对所述隔离层的刻蚀速率大于对所述初始台阶层的刻蚀速率。
17.如权利要求7所述的形成方法，其特征在于，对所述沟槽进行第一填充处理的步骤包括：采用流体化学气相沉积的方式对所述沟槽进行第一填充处理；
对所述凹槽进行第二填充处理的步骤包括：采用高密度等离子体化学气相沉积的方式对所述凹槽进行第二填充处理。
18.一种半导体结构，其特征在于，包括：
衬底，所述衬底上具有多个分立的鳍部；
隔离结构，位于延伸方向相邻鳍部之间；
台阶层，位于所述隔离结构上，且所述台阶层的顶部表面高于所述鳍部的顶部表面；
停止层，位于所述隔离结构和所述鳍部之间；
伪栅结构，位于所述台阶层上；
栅极结构，位于所述鳍部上且覆盖所述鳍部顶部和侧壁的部分表面。
19.如权利要求18所述的半导体结构，其特征在于，所述停止层的材料为氮化硅。
20.如权利要求18所述的半导体结构，其特征在于，所述停止层的厚度在5纳米到15纳米范围内。
CN201611089174.5A 2016-11-30 2016-11-30 半导体结构及其形成方法 Active CN108122762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611089174.5A CN108122762B (zh) 2016-11-30 2016-11-30 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611089174.5A CN108122762B (zh) 2016-11-30 2016-11-30 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108122762A CN108122762A (zh) 2018-06-05
CN108122762B true CN108122762B (zh) 2019-12-03

Family

ID=62226465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611089174.5A Active CN108122762B (zh) 2016-11-30 2016-11-30 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108122762B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864016B (zh) * 2019-11-26 2023-11-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782435B (zh) * 2021-08-12 2024-04-30 上海华力集成电路制造有限公司 一种先切SDB FinFET的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5166458B2 (ja) * 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
JP2013183085A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
CN103515215B (zh) * 2012-06-28 2016-06-29 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应管制作方法
US9306069B2 (en) * 2013-09-11 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure of fin field effect transistor
CN103943499B (zh) * 2013-01-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9159833B2 (en) * 2013-11-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
CN105225950B (zh) * 2014-05-29 2018-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法、mos晶体管的形成方法
CN105336624B (zh) * 2014-08-11 2018-07-10 中国科学院微电子研究所 鳍式场效应晶体管及其假栅的制造方法
CN105826266A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、静态随机存储器单元
US9368569B1 (en) * 2015-09-21 2016-06-14 International Business Machines Corporation Punch through stopper for semiconductor device

Also Published As

Publication number Publication date
CN108122762A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
CN105719997B (zh) 半导体结构的形成方法
CN105097649B (zh) 半导体结构的形成方法
CN103515215B (zh) 一种鳍式场效应管制作方法
CN106033742B (zh) 半导体结构的形成方法
KR20150098055A (ko) 반도체 장치 및 그 제조 방법
CN107346759A (zh) 半导体结构及其制造方法
CN104253082A (zh) 半导体结构及其形成方法
CN105551958B (zh) 晶体管的形成方法
CN107564859A (zh) 半导体装置及其制造方法
CN107768308B (zh) 半导体结构及其形成方法
CN107481933A (zh) 半导体结构及其制造方法
CN108122762B (zh) 半导体结构及其形成方法
CN104124172B (zh) 鳍式场效应晶体管及其形成方法
CN105633070B (zh) 一种半导体器件及其制作方法
CN109686702B (zh) 半导体结构及其形成方法
CN110246895A (zh) 半导体结构及其形成方法
TWI728966B (zh) 半導體元件及其製作方法
CN106298526B (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN103632978B (zh) 半导体结构的形成方法
CN116504720A (zh) 一种全包围栅极纳米片cmos器件集成方法
CN103474353B (zh) 一种鳍片和sti结构制作方法
TWI686850B (zh) 半導體裝置及其製作方法
CN104332408A (zh) 一种鳍式场效应晶体管鳍部的制作方法
CN109841507A (zh) 半导体器件及其形成方法
CN104103506A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant